CN110473886A - 半导体元件的制造方法 - Google Patents
半导体元件的制造方法 Download PDFInfo
- Publication number
- CN110473886A CN110473886A CN201810449833.4A CN201810449833A CN110473886A CN 110473886 A CN110473886 A CN 110473886A CN 201810449833 A CN201810449833 A CN 201810449833A CN 110473886 A CN110473886 A CN 110473886A
- Authority
- CN
- China
- Prior art keywords
- opening
- dielectric layer
- semiconductor element
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000004020 conductor Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 10
- 238000009966 trimming Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 133
- 239000000463 material Substances 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004411 aluminium Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- JMOHEPRYPIIZQU-UHFFFAOYSA-N oxygen(2-);tantalum(2+) Chemical compound [O-2].[Ta+2] JMOHEPRYPIIZQU-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开一种半导体元件的制造方法，包括以下步骤。提供基底。在基底的第一面上具有第一介电层结构，在基底的相对于第一面的第二面上具有第二介电层结构，且在第一介电层结构中具有导体层。在第二介电层结构中形成暴露出基底且位于导体层上方的第一开口。在第二介电层结构上形成挡光结构。形成覆盖挡光结构且填入第一开口的介电层。在介电层与基底中形成暴露出导体层的第二开口。在第二开口中形成电连接至导体层的接垫层。上述半导体元件的制造方法可防止用于形成挡光结构的制作工艺对接垫层造成损害。
Description
技术领域
本发明涉及一种半导体制作工艺，且特别是涉及一种半导体元件的制造方法。
背景技术
目前，在与光相关的半导体元件的制作工艺中，会进行挡光结构的制作。举例来说，在影像感测器的制作工艺中，会先制作接垫，再制作挡光结构(如，金属栅格(metalgrid))。如此一来，用于形成挡光结构的制作工艺(如，蚀刻制作工艺)容易对接垫造成损害。
发明内容
本发明提出一种半导体元件的制造方法，其可防止用于形成挡光结构的制作工艺对接垫层造成损害。
本发明提供一种半导体元件的制造方法，包括以下步骤。提供基底。在基底的第一面上具有第一介电层结构，在基底的相对于第一面的第二面上具有第二介电层结构，且在第一介电层结构中具有导体层。在第二介电层结构中形成暴露出基底且位于导体层上方的第一开口。在第二介电层结构上形成挡光结构。形成覆盖挡光结构且填入第一开口的介电层。在介电层与基底中形成暴露出导体层的第二开口。在第二开口中形成电连接至导体层的接垫层。
依照本发明的一实施例所述，在上述半导体元件的制造方法中，第一开口的形成方法可包括以下步骤。在第二介电层结构上形成具有第三开口的图案化光致抗蚀剂层。以图案化光致抗蚀剂层作为掩模，移除部分第二介电层结构。
依照本发明的一实施例所述，在上述半导体元件的制造方法中，第一开口的形成方法还可包括以下步骤。在移除部分第二介电层结构之前，对图案化光致抗蚀剂层进行修剪制作工艺(trimming process)。
依照本发明的一实施例所述，在上述半导体元件的制造方法中，挡光结构例如是金属栅格(metal grid)。
依照本发明的一实施例所述，在上述半导体元件的制造方法中，挡光结构还可形成在第一开口的侧壁上。
依照本发明的一实施例所述，在上述半导体元件的制造方法中，还可包括在第二介电层结构中形成暴露出基底的第四开口。
依照本发明的一实施例所述，在上述半导体元件的制造方法中，第四开口与第一开口可由同一道光刻蚀刻制作工艺形成。
依照本发明的一实施例所述，在上述半导体元件的制造方法中，挡光结构还可形成在第四开口中。
依照本发明的一实施例所述，在上述半导体元件的制造方法中，第二开口与第一开口可光掩模通过相同或不同光掩模形成。
本发明提供另一种半导体元件的制造方法，包括以下步骤。提供基底。在基底上具有介电层结构，且在介电层结构中具有导体层。在介电层结构中形成暴露出导体层的第一开口。在介电层结构上形成挡光结构。形成覆盖挡光结构且填入第一开口的介电层。在介电层中形成暴露出导体层的第二开口。在第二开口中形成电连接至导体层的接垫层。
基于上述，在本发明的半导体元件的制造方法中，由于是在形成挡光结构之后，才形成接垫层，因此可防止用于形成挡光结构的制作工艺对接垫层造成损害。此外，光掩模通过本发明的半导体元件的制造方法，可降地半导体元件的制作工艺所需使用的光掩模数量，进而可降低生产成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1E为本发明一实施例的半导体元件的制造流程剖视图；
图2A至图2G为本发明另一实施例的半导体元件的制造流程剖视图。
符号说明
100、200：基底
102、104、202、204：介电层结构
106、206：导体层
108、110、116、208、212、218：开口
112、214：挡光结构
114、216：介电层
118、220：接垫层
210：图案化光致抗蚀剂层
S1、S3：第一面
S2、S4：第一面
W1、W2：宽度
具体实施方式
图1A至图1E为本发明一实施例的半导体元件的制造流程剖视图。
请参照图1A，提供基底100。基底100例如是半导体基底，如硅基底。基底100可具有感光元件(未示出)，如光二极管。在基底100的第一面S1上具有介电层结构102，在基底100的相对于第一面S1的第二面S2上具有介电层结构104，且在介电层结构102中具有导体层106。在此实施例中，第一面S1是以基底100的正面为例，且第二面S2是以基底100的背面为例，但本发明并不以此为限。
介电层结构102、104可为多层结构或单层结构。介电层结构102、104的材料例如是氧化硅、氮化硅、高介电常数材料(如，氧化铪(HfO)或氧化钽(TaO))或其组合。所属技术领域具有通常知识者可依照产品需求来选择介电层结构的层数与材料。
此外，虽然仅绘示出介电层结构102中的导体层106，但介电层结构102仍可包括其他内连线结构。导体层106可为内连线结构中最接近基底100的内连线结构。导体层106的材料例如是金属，如铝、钨或铜。
在介电层结构104中形成暴露出基底100且位于导体层106上方的开口108。开口108例如是光掩模通过使用光刻蚀刻制作工艺而形成。此外，可在介电层结构104中形成暴露出基底100的开口110。开口110与开口108可由同一道光刻蚀刻制作工艺形成。
请参照图1B，在介电层结构104上形成挡光结构112。挡光结构112例如是金属栅格。此外，挡光结构112还可形成在开口108的侧壁上与开口110中。挡光结构112的材料例如是金属，如钨或铝。挡光结构112的形成方法例如是先光掩模通过沉积制作工艺在介电层结构104上形成挡光材料层(未示出)，再光掩模通过光刻蚀刻制作工艺对挡光材料层进行图案化。
请参照图1C，形成覆盖挡光结构112且填入开口108的介电层114。介电层114的材料例如是氧化硅。介电层114的形成方法例如是化学气相沉积法。此外，可对介电层114进行平坦化制作工艺，如化学机械研磨制作工艺。
请参照图1D，在介电层114与基底100中形成暴露出导体层106的开口116。此外，开口116还可延伸至介电层结构102中。开口108例如是光掩模通过光刻蚀刻制作工艺所形成。开口116与开口108(图1A)可光掩模通过相同或不同光掩模形成。在此实施例中，开口116与开口108是以光掩模通过不同光掩模形成为例，但本发明并不以此为限。
在另一实施例中，在开口116与开口108光掩模通过相同光掩模形成的情况下，在形成开口116的蚀刻制作工艺中，会同时在开口110的位置进行蚀刻。此时，挡光结构112的材料以选择对此蚀刻制作工艺具有高抗蚀刻能力的材料(如，铝)为佳，以避免挡光结构112在此蚀刻制作工艺中受损。
请参照图1E，在开口116中形成电连接至导体层106的接垫层118。接垫层118的材料例如是金属，如铝、钨或铜。接垫层118的形成方法例如是先光掩模通过沉积制作工艺在介电层114上形成填入开口116的接垫材料层(未示出)，再光掩模通过光刻蚀刻制作工艺对接垫材料层进行图案化。
基于上述实施例可知，在上述半导体元件的制造方法中，由于是在形成挡光结构112之后，才形成接垫层118，因此可防止用于形成挡光结构112的制作工艺(如，蚀刻制作工艺)对接垫层118造成损害。此外，光掩模通过上述实施例的半导体元件的制造方法，可降地半导体元件的制作工艺所需使用的光掩模数量，进而可生产降低成本。
图2A至图2G为本发明另一实施例的半导体元件的制造流程剖视图。
请参照图2A，提供基底200。在基底200的第一面S3上具有介电层结构202，在基底200的相对于第一面S3的第二面S4上具有介电层结构204，且在介电层结构202中具有导体层206。关于基底200、介电层结构202、介电层结构204与导体层206的相关内容可参考图1A中对于基底100、介电层结构102、介电层结构104与导体层106的说明，于此不再重复说明。
在介电层结构204上形成具有开口208的图案化光致抗蚀剂层210。开口208可具有宽度W1。图案化光致抗蚀剂层210例如是光掩模通过光刻制作工艺所形成。
请参照图2B，可对图案化光致抗蚀剂层210进行修剪制作工艺，以将开口208的宽度W1扩大为宽度W2，而有助于扩大后续所形成的接垫层的关键尺寸(critical dimension，CD)。修剪制作工艺例如是化学修剪制作工艺(chemical trim process)与电浆修剪制作工艺(plasma trim process)
请参照图2C，以图案化光致抗蚀剂层210作为掩模，移除部分介电层结构204，而在介电层结构204中形成暴露出基底200且位于导体层206上方的开口212。在此实施例中，在开口212的形成方法中，并未同时形成如同图1A中的开口110。
接着，移除图案化光致抗蚀剂层210。图案化光致抗蚀剂层210的移除方法例如是干式去光致抗蚀剂法或湿式去光致抗蚀剂法。
请参照图2D，在介电层结构204上形成挡光结构214。挡光结构214例如是金属栅格。此外，挡光结构214还可形成在开口212的侧壁上。挡光结构214的材料例如是金属，如钨或铝。挡光结构214的形成方法例如是先光掩模通过沉积制作工艺在介电层结构204上形成挡光材料层(未示出)，再光掩模通过光刻蚀刻制作工艺对挡光材料层进行图案化。
请参照图2E，形成覆盖挡光结构214且填入开口212的介电层216。介电层216的材料例如是氧化硅。介电层216的形成方法例如是化学气相沉积法。此外，可对介电层216进行平坦化制作工艺，如化学机械研磨制作工艺。
请参照图2F，在介电层216与基底200中形成暴露出导体层206的开口218。此外，开口218还可延伸至介电层结构202中。开口212例如是光掩模通过光刻蚀刻制作工艺所形成。开口218与开口212(图2C)可光掩模通过相同或不同光掩模形成。在此实施例中，开口218与开口212是以光掩模通过相同光掩模形成为例，但本发明并不以此为限。
请参照图2G，在开口218中形成电连接至导体层206的接垫层220。接垫层220的材料例如是金属，如铝、钨或铜。接垫层220的形成方法例如是先光掩模通过沉积制作工艺在介电层216上形成填入开口218的接垫材料层(未示出)，再光掩模通过光刻蚀刻制作工艺对接垫材料层进行图案化。
基于上述实施例可知，在上述半导体元件的制造方法中，由于是在形成挡光结构214之后，才形成接垫层220，因此可防止用于形成挡光结构214的制作工艺(如，蚀刻制作工艺)对接垫层220造成损害。此外，光掩模通过上述实施例的半导体元件的制造方法，可降地半导体元件的制作工艺所需使用的光掩模数量，进而可生产降低成本。
此外，上述实施例中的半导体元件是以背面照射式(back side illumination)影像感测元件为例来进行说明，但本发明并不以此为限。上述半导体元件的制造方法也可应用于制作正面照射式(front side illumination)影像感测元件。正面照射式影像感测元件与背面照射式影像感测元件的差异如下。在正面照射式影像感测元件中，接垫层所连接的导体层可为位于基底的正面上的最上层导体层。
举例来说，在半导体元件为正面照射式影像感测元件的实施例中，半导体元件的制造方法包括以下步骤。提供基底。在基底上具有介电层结构，且在介电层结构中具有导体层(如，最上层导体层)。在介电层结构中形成暴露出导体层的第一开口。在介电层结构上形成挡光结构。形成覆盖挡光结构且填入第一开口的介电层。在介电层中形成暴露出导体层的第二开口。在第二开口中形成电连接至导体层的接垫层。
综上所述，在上述实施例的半导体元件的制造方法中，由于是在形成挡光结构之后，才形成接垫层，因此可防止用于形成挡光结构的制作工艺对接垫层造成损害。此外，光掩模通过上述实施例的半导体元件的制造方法，可降地半导体元件的制作工艺所需使用的光掩模数量，进而可降低生产成本。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (10)
1.一种半导体元件的制造方法，其特征在于，包括：
提供基底，其中在所述基底的第一面上具有第一介电层结构，在所述基底的相对于所述第一面的第二面上具有第二介电层结构，且在所述第一介电层结构中具有导体层；
在所述第二介电层结构中形成暴露出所述基底且位于所述导体层上方的第一开口；
在所述第二介电层结构上形成挡光结构；
形成覆盖所述挡光结构且填入所述第一开口的介电层；
在所述介电层与所述基底中形成暴露出所述导体层的第二开口；以及
在所述第二开口中形成电连接至所述导体层的接垫层。
2.如权利要求1所述的半导体元件的制造方法，其中所述第一开口的形成方法包括：
在所述第二介电层结构上形成具有第三开口的图案化光致抗蚀剂层；以及
以所述图案化光致抗蚀剂层作为掩模，移除部分所述第二介电层结构。
3.如权利要求2所述的半导体元件的制造方法，其中所述第一开口的形成方法还包括：
在移除部分所述第二介电层结构之前，对所述图案化光致抗蚀剂层进行修剪制作工艺。
4.如权利要求1所述的半导体元件的制造方法，其中所述挡光结构包括金属栅格。
5.如权利要求1所述的半导体元件的制造方法，其中所述挡光结构还形成在所述第一开口的侧壁上。
6.如权利要求1所述的半导体元件的制造方法，还包括在所述第二介电层结构中形成暴露出所述基底的第四开口。
7.如权利要求6所述的半导体元件的制造方法，其中所述第四开口与所述第一开口由同一道光刻蚀刻制作工艺形成。
8.如权利要求6所述的半导体元件的制造方法，其中所述挡光结构还形成在所述第四开口中。
9.如权利要求1所述的半导体元件的制造方法，其中所述第二开口与所述第一开口通过相同或不同光掩模形成。
10.一种半导体元件的制造方法，其特征在于，包括：
提供基底，其中在所述基底上具有介电层结构，且在所述介电层结构中具有导体层；
在所述介电层结构中形成暴露出所述导体层的第一开口；
在所述介电层结构上形成挡光结构；
形成覆盖所述挡光结构且填入所述第一开口的介电层；
在所述介电层中形成暴露出所述导体层的第二开口；以及
在所述第二开口中形成电连接至所述导体层的接垫层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810449833.4A CN110473886A (zh) | 2018-05-11 | 2018-05-11 | 半导体元件的制造方法 |
| CN202211303585.5A CN115548042A (zh) | 2018-05-11 | 2018-05-11 | 半导体元件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810449833.4A CN110473886A (zh) | 2018-05-11 | 2018-05-11 | 半导体元件的制造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211303585.5A Division CN115548042A (zh) | 2018-05-11 | 2018-05-11 | 半导体元件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110473886A true CN110473886A (zh) | 2019-11-19 |
Family
ID=68504692
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211303585.5A Pending CN115548042A (zh) | 2018-05-11 | 2018-05-11 | 半导体元件的制造方法 |
| CN201810449833.4A Pending CN110473886A (zh) | 2018-05-11 | 2018-05-11 | 半导体元件的制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211303585.5A Pending CN115548042A (zh) | 2018-05-11 | 2018-05-11 | 半导体元件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN115548042A (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1725467A (zh) * | 2004-07-20 | 2006-01-25 | 东部亚南半导体株式会社 | 用于制造cmos图像传感器的方法 |
| CN1763917A (zh) * | 2004-10-21 | 2006-04-26 | 力晶半导体股份有限公司 | 半导体元件的制造方法 |
| CN101079967A (zh) * | 2006-02-24 | 2007-11-28 | 索尼株式会社 | 固态成像装置及其制造方法、以及摄像机 |
| CN101150172A (zh) * | 2006-09-20 | 2008-03-26 | 财团法人工业技术研究院 | 相变化存储器及其制造方法 |
| CN101221899A (zh) * | 2007-01-12 | 2008-07-16 | 联华电子股份有限公司 | 修整硬掩模层的方法、形成晶体管栅极的方法和堆叠结构 |
| CN101281917A (zh) * | 2007-04-02 | 2008-10-08 | 台湾积体电路制造股份有限公司 | 集成电路 |
| CN101281871A (zh) * | 2007-04-05 | 2008-10-08 | 联华电子股份有限公司 | 复合硬掩模层、金属氧化物半导体晶体管及其制作方法 |
| CN101359619A (zh) * | 2007-08-01 | 2009-02-04 | 联华电子股份有限公司 | 内连线工艺 |
| US20090200632A1 (en) * | 2008-01-29 | 2009-08-13 | Samsung Electronics Co., Ltd. | Image sensor having through via |
| CN102263117A (zh) * | 2010-05-26 | 2011-11-30 | 精材科技股份有限公司 | 晶片封装体及其形成方法 |
| CN202796959U (zh) * | 2012-09-27 | 2013-03-13 | 豪威科技(上海)有限公司 | 一种背照式影像传感器 |
| CN104637961A (zh) * | 2013-11-13 | 2015-05-20 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
| CN204516768U (zh) * | 2014-04-16 | 2015-07-29 | 半导体元件工业有限责任公司 | 成像电路 |
| CN106340525A (zh) * | 2015-07-06 | 2017-01-18 | 力晶科技股份有限公司 | 半导体元件及其制造方法 |
-
2018
- 2018-05-11 CN CN202211303585.5A patent/CN115548042A/zh active Pending
- 2018-05-11 CN CN201810449833.4A patent/CN110473886A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1725467A (zh) * | 2004-07-20 | 2006-01-25 | 东部亚南半导体株式会社 | 用于制造cmos图像传感器的方法 |
| CN1763917A (zh) * | 2004-10-21 | 2006-04-26 | 力晶半导体股份有限公司 | 半导体元件的制造方法 |
| CN101079967A (zh) * | 2006-02-24 | 2007-11-28 | 索尼株式会社 | 固态成像装置及其制造方法、以及摄像机 |
| CN101150172A (zh) * | 2006-09-20 | 2008-03-26 | 财团法人工业技术研究院 | 相变化存储器及其制造方法 |
| CN101221899A (zh) * | 2007-01-12 | 2008-07-16 | 联华电子股份有限公司 | 修整硬掩模层的方法、形成晶体管栅极的方法和堆叠结构 |
| CN101281917A (zh) * | 2007-04-02 | 2008-10-08 | 台湾积体电路制造股份有限公司 | 集成电路 |
| CN101281871A (zh) * | 2007-04-05 | 2008-10-08 | 联华电子股份有限公司 | 复合硬掩模层、金属氧化物半导体晶体管及其制作方法 |
| CN101359619A (zh) * | 2007-08-01 | 2009-02-04 | 联华电子股份有限公司 | 内连线工艺 |
| US20090200632A1 (en) * | 2008-01-29 | 2009-08-13 | Samsung Electronics Co., Ltd. | Image sensor having through via |
| CN102263117A (zh) * | 2010-05-26 | 2011-11-30 | 精材科技股份有限公司 | 晶片封装体及其形成方法 |
| CN202796959U (zh) * | 2012-09-27 | 2013-03-13 | 豪威科技(上海)有限公司 | 一种背照式影像传感器 |
| CN104637961A (zh) * | 2013-11-13 | 2015-05-20 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
| CN204516768U (zh) * | 2014-04-16 | 2015-07-29 | 半导体元件工业有限责任公司 | 成像电路 |
| CN106340525A (zh) * | 2015-07-06 | 2017-01-18 | 力晶科技股份有限公司 | 半导体元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115548042A (zh) | 2022-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6475891B2 (en) | Method of forming a pattern for a semiconductor device | |
| TWI505324B (zh) | 形成高密度圖案的方法 | |
| TWI473143B (zh) | 在半導體裝置中形成微型圖案之方法 | |
| CN109767978B (zh) | 图案化目标层的制备方法 | |
| JP2002280388A (ja) | 半導体装置の製造方法 | |
| US12009212B2 (en) | Semiconductor device with reduced critical dimensions | |
| US20070015368A1 (en) | Method of reducing silicon damage around laser marking region of wafers in sti cmp process | |
| US20230122820A1 (en) | Semiconductor marks and forming methods thereof | |
| TW201539536A (zh) | 在半導體裝置內形成圖案的方法 | |
| US7910289B2 (en) | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach | |
| US10056291B2 (en) | Post spacer self-aligned cuts | |
| US9230812B2 (en) | Method for forming semiconductor structure having opening | |
| JP2009239030A (ja) | 半導体装置の製造方法 | |
| US20060189122A1 (en) | Method of forming isolated features of semiconductor devices | |
| US8110507B2 (en) | Method for patterning an active region in a semiconductor device using a space patterning process | |
| JP2007110069A (ja) | コンタクトホール形成方法 | |
| CN107919279B (zh) | 形成图案化结构的方法 | |
| CN110473886A (zh) | 半导体元件的制造方法 | |
| US7939451B2 (en) | Method for fabricating a pattern | |
| TWI443758B (zh) | 形成閘極導體結構的方法 | |
| CN109950160A (zh) | 半导体元件的精细互连的制备方法 | |
| CN109427546A (zh) | 半导体结构的制备方法 | |
| KR100222805B1 (ko) | 하프톤 위상 시프트 마스크를 사용한 반도체 디바이스의 제조 방법 | |
| CN107785307B (zh) | 具有台阶型的氮化钛图形的制造方法 | |
| KR100733140B1 (ko) | 식각 마스크의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191119 |
|
| RJ01 | Rejection of invention patent application after publication |