CN109427546A - 半导体结构的制备方法 - Google Patents

半导体结构的制备方法 Download PDF

Info

Publication number
CN109427546A
CN109427546A CN201711260645.9A CN201711260645A CN109427546A CN 109427546 A CN109427546 A CN 109427546A CN 201711260645 A CN201711260645 A CN 201711260645A CN 109427546 A CN109427546 A CN 109427546A
Authority
CN
China
Prior art keywords
core feature
layer
preparation
core
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711260645.9A
Other languages
English (en)
Other versions
CN109427546B (zh
Inventor
施信益
王成维
曾自立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN109427546A publication Critical patent/CN109427546A/zh
Application granted granted Critical
Publication of CN109427546B publication Critical patent/CN109427546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

本公开提供一种半导体结构的制备方法。该制备方法包括以下步骤：提供一基底；形成多个第一核心特征在该基底上方，且该第一核心特征彼此间隔开；形成一间隙层在该第一核心特征上方，且形成该间隙层覆盖每个该第一核心特征的侧壁与其顶表面；形成多个第二核心特征在该基底上方，且通过该第二核心特征暴露该部分间隙层；在该第二核心特征上，执行一致密化处理，且移除该间隙层以形成多个开口在该第一核心特征和该第二个核心特征之间。

Description

半导体结构的制备方法
技术领域
本公开涉及一种半导体结构的制备方法，特别涉及一种半导体结构的图案化方法。
背景技术
在半导体工艺中，通常用光刻技术来定义结构。典型地，集成电路布局设计并输出至一个或多个光掩模上。然后将集成电路布局从光掩模转入至掩模层以形成掩模图案，并从掩模图案转入至目标层。然而，随着包括诸如动态随机存取存储器(DRAM)，快闪存储器，静态随机存取存储器(SRAM)和铁电(FE)存储器等半导体结构的进步的微型化和集成要求，半导体结构或特征这样的元件也变得更加精细和更微型化。于是，在半导体结构和特征尺寸不断缩小下，对于在形成该半导体结构和该特征的技术上，提出越来越大的要求。
上文的「现有技术」说明仅是提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本案的任一部分。
发明内容
本公开的一实施例提供一种半导体结构的制备方法。该制备方法包括以下步骤：提供一基底；形成多个第一核心特征在该基底上方，且该第一核心特征彼此间隔开；形成一间隙层在该第一核心特征上方，且形成该间隙层覆盖每个该第一核心特征的侧壁与其顶表面；形成多个第二核心特征在该基底上方，且通过该第二核心特征暴露该部分间隙层；在该第二核心特征上，执行一致密化处理，且移除该间隙层以形成多个开口在该第一核心特征和该第二个核心特征之间。
在一些实施例中，形成该多个第一核心特征的步骤还包括以下步骤：接着形成一第一牺牲层和一图案化光致抗蚀剂在该基底上方；通过该图案化光致抗蚀剂蚀刻该第一牺牲层以形成该多个第一核心特征。
在一些实施例中，形成该多个第二核心特征的步骤还包括以下步骤：形成一第二牺牲层在该基底上方；以及移除一部分该第二牺牲层以暴露覆盖在每个该第一核心特征的侧壁与其顶表面的部分该间隙层。
在一些实施例中，该半导体结构的制备方法还包括形成一掩模层在该第一核心特征的顶表面上方。
在一些实施例中，形成该多个第二核心特征的步骤还包括以下步骤：形成一第二牺牲层在该基底上方；以及移除一部分该第二牺牲层和部分该间隙层，以暴露每个该第一核心特征的顶表面上方的该掩模层和暴露覆盖在该第一核心特征的侧壁的该间隙层。
在一些实施例中，形成该多个第二核心特征的步骤还包括以下步骤：形成一第二牺牲层在该基底上方；以及移除一部分该第二牺牲层和部分该间隙层，以暴露每个该第一核心特征的顶表面和暴露覆盖在该第一核心特征的侧壁的该间隙层。
在一些实施例中，该第一核心特征和该第二核心特征包括一相同材料。
在一些实施例中，执行该致密化处理，同时致密化该第一核心特征和该第二核心特征。
在一些实施例中，该致密化处理包括紫外线固化(UV curing)或热处理。
在一些实施例中，该热处理包括一温度在约100℃和约300℃之间。
在一些实施例中，该间隙层夹在该第二核心特征和该基底之间。
在一些实施例中，该第一核心特征和该第二核心特征通过该开口彼此间隔开。
在一些实施例中，该基底还包括一硬掩模，形成在该基底上。
在一些实施例中，该硬掩模包括一多层结构。
在一些实施例中，该多层结构包括至少一第一掩模层，和至少一第二掩模层，该第二掩模层堆叠在该第一掩模层上。
在一些实施例中，该半导体结构的制备方法还包括通过该开口蚀刻该硬掩模以形成多个凹槽在硬掩模中。
在一些实施例中，该半导体结构的制备方法还包括通过该凹槽蚀刻该基底以形成多个半导体结构。
在一些实施例中，该半导体结构通过数个间隙彼此间隔开。
在一些实施例中，该数个间隙的一宽度实质上等同于该间隙层的一厚度。
在本公开的实施例中，在第二牺牲层上执行致密化处理，因此第二核心特征的蚀刻速率不同于间隙层的蚀刻速率。如此，在移除间隙层以形成开口的期间，第二核心特征的轮廓不受影响。因此，形成在第一核心特征和第二核心特征之间的开口足够深到具有清晰的轮廓。更重要的是当转入开口至基底时，因为开口包括够深的深度，所以可获得精细半导体结构。
相比之下，在不对第二核心特征进行致密化处理的比较方法中，第一核心特征和第二牺牲层之间的开口不够深，这是因为在移除间隙层期间蚀刻和消耗第二牺牲层。所以，通过转入该开口至基底而形成的半导体结构受不充分的蚀刻问题，且半导体元件的可靠性与性能受到不利的影响。
上文已相当广泛地概述本公开的技术特征及优点，俾使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开本领域技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开本领域技术人员亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求合并考虑附图时，可得以更全面了解本申请案的公开内容，附图中相同的元件符号是指相同的元件。
图1是根据本公开的一些实施例的流程图，说明一种半导体结构的制备方法。
图2至图10是根据本公开的一些实施例的示意图，说明该半导体结构的制备方法的各种制造阶段。
图11至图13是根据本公开的其他实施例的示意图，说明该半导体结构的制备方法。
图14至图16是根据本公开的其他实施例的示意图，说明该半导体结构的制备方法。
附图标记说明：
10 制备方法
102-112 步骤
200 基底
202 目标层
204 硬掩模
206a 第一掩模层
206b 第二掩模层
208 掩模层
210 第一牺牲层
212 第一核心特征
214 上部
220 图案化光致抗蚀剂
230 间隙层
232 开口
234 凹槽
236 间隙
242 第二核心特征
244 上部
250 致密化处理
260 半导体结构
L1、L2、L3 线宽
T 厚度
W1、W2、W3 宽度
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
「一实施例」、「实施例」、「例示实施例」、「其他实施例」、「另一实施例」等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用「在实施例中」一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制本领域技术人员已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。
「一实施例」、「实施例」、「例示实施例」、「其他实施例」、「另一实施例」等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用「在实施例中」一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制本领域技术人员已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。
如本文所使用的，术语“特征”是指图案的部分，例如线，间隙(隔)，通孔，柱，沟渠，沟槽或缘沟。如本文所使用的，术语“核心”是指在垂直水平上形成的掩模特征。如本文所使用的，“目标层”是指要形成半导体结构图案的一层。目标层可以是基底的一部分。目标层也可以是形成在基底上的金属层、半导体层或绝缘层。
如本文所使用的，在本公开中所使用的术语“图案化”来描述在一表面上形成一预定图案的操作。图案化操作包括各种不同的步骤和工艺，且根据不同的实施例而有所变化。在一些实施例中，采用图案化工艺来对现有的膜或层进行图案化。图案化工艺包括在现有的膜或层上形成掩模，并用蚀刻或其它移除工艺除去未掩模的膜或层。掩模可以是光致抗蚀剂或硬掩模。在一些实施例中，采用图案化工艺直接在一表面上形成图案层。图案化工艺包括在表面上形成感光膜，进行光刻工艺，且进行显影处理。剩余的感光膜保持并集成至半导体元件中。
图1是根据本公开的一些实施例的流程图，说明一种半导体结构的制备方法10。半导体结构的制备方法10包括步骤102，提供一基底。半导体结构的制备方法10还包括步骤104，形成多个第一核心特征彼此间隔开在基底上方。半导体结构的制备方法10还包括步骤106，形成一间隙层在该第一核心特征上方，且该间隙层覆盖每个第一核心特征的侧壁和其顶表面。半导体结构的制备方法10还包括步骤108，形成多个第二核心特征在该基底上方。更重要的是通过第二核心特征以暴露出部分间隙层。半导体结构的制备方法10还包括步骤110，在该第二核心特征上执行一致密化处理。半导体结构的制备方法10还包括步骤112，经致密化处理后，移除间隙层以形成多个开口在该第一核心特征与该第二核心特征之间。半导体结构的制备方法10将根据一个或多个实施例而作进一步描述。
图2至图10是根据本公开的一些实施例的示意图，说明该半导体结构的制备方法10的各种制造阶段。参考图2，根据步骤102提供一基底200。基底200可以包括硅(Si)、镓(Ga)、砷化镓(GaAs)、氮化镓(GaN)、应变硅(strained silicon)、硅-锗(SiGe)、碳化硅(SiC)、金刚石(diamond)、外延层(epitaxy layer)或其组合。在本公开的一些实施例中，目标层202形成在基底200上方。目标层202可包括多层或单层。目标层202可以是通过IC工艺形成的各种的IC组件、部件或结构的层。组件，部件和结构的示例包括晶体管，电容器，电阻器，二极管，导电线，电极，间隙壁，沟渠等。目标层202可包括基于要形成的装置的类型所选择的材料。目标层材料的示例包括例如但不限于介电材料、半导体材料和导电材料。
仍参照图2，在目标层202和基底200上方提供一硬掩模204。在本公开的一些实施例中，硬掩模204包括一多层结构。例如但不限于，硬掩模204可包括至少一第一掩模层206a和一第二掩模层206b，第二掩模层206b堆叠在第一掩模层206a上。更重要的是第一掩模层206a和第二掩模层206b在组成上可包括不同的材料或在组成上系数不同的材料，这样，使用适合的蚀刻化学，相对于第一掩模层206a，可选择性地移除第二掩模层206b。作为示例而非限制，第一掩模层206a可包括氧化硅(SiO)材料，氮化硅(SiN)材料或氮氧化硅(SiON)材料。第二掩模层206b可以包括SiO材料，SiN材料或SiON材料。第二掩模层206b可选择性使用，所以当使用合适的蚀刻化学时，可选择性地移除第二掩模层206b而不影响第一掩模层206a。本领域技术人员可轻易理解本公开基于给定应用的成本，时间，功效和工艺考量，来选择单层硬掩模或双层硬掩模。
仍参照图2，在硬掩模204上方，形成第一牺牲层210。在本公开的一些实施例中，第一牺牲层210可包括有机材料，且有机材料可包括感光材料或非感光材料，但本公开不限于此。另外，如图2所示，掩模层208可以选择性地形成在第一牺牲层210上方。然而，在本公开的一些实施例中，可以省略掩模层208。掩模层208可提供改良过的蚀刻选择性和/或抗反射性，以用于移除第一牺牲层210，且可提供一实质上平坦的表面，在其上可形成另外的材料，如下所述。
在掩模层208和/或第一牺牲层210上方形成图案化光致抗蚀剂220，如图2所示。图案化光致抗蚀剂220可包括，例如但不限于，通过传统光刻所形成的线路，如在半导体制造领域中公知的。应可理解的是为了简化说明虽在图2中绘示三条图案化光致抗蚀剂220线，但显而易见的，这在本领域技术人员在考虑本公开内容时，可形成任何数量的光致抗蚀剂线。
参考图3，根据步骤104，通过图案化光致抗蚀剂220蚀刻第一牺牲层210，以形成多个第一核心特征212在基底200上方。如图3所示，第一核心特征212彼此间隔开。本领域技术人员可轻易理解这第一核心特征212包括藉图案化光致抗蚀剂220所定义的线路。之后，移除图案化光致抗蚀剂220。第一核心特征212包括一线宽L1，且在第一核心特征212之间的间隙包括宽度W1。
参考图4，根据步骤106，间隙层230形成在第一核心特征220上方。间隙层230共形地形成以覆盖或涂覆每个第一核心特征212的侧壁和其顶表面，如图4所示。在本公开的一些实施例中，间隙层230包括一厚度T。在本公开的一些实施例中，间隙层230的厚度T小于20纳米(nm)。在本公开的一些实施例中，间隙层230的厚度T小于12纳米(nm)，但本公开不限于此。间隙层230可包括与第一牺牲层210不同的材料，但本公开不限于此。在本公开的一些实施例中，间隙层230可以包括例如但不限于氮化硅(SiN)，氧化硅(SiO)，氮氧化硅(SiON)，其组合，其堆叠层或其类似物。
参考图5，形成第二牺牲层240在基底200上方。形成第二牺牲层240以填入第一核心特征212和间隙层230之间的间隙。在本公开的一些实施例中，第二牺牲层240可包括有机材料，而有机材料可包括感光材料或非感光材料，但本公开不限于此。在本公开的一些实施例中，第二牺牲层240包括与第一牺牲层210不同的材料。在本公开的一些实施例中，第一牺牲层210第二牺牲层240包括相同的材料。
参考图6，根据步骤108，移除一部分第二牺牲层240以形成多个第二核心特征242，且暴露出部分间隙层230。在本公开的一些实施例中，部分第二牺牲层240可通过回蚀刻工艺移除，但是本公开不限于此。因此，如图6所示，第二牺牲层240被回蚀刻以暴露出在第一核心特征212的顶表面和侧壁上方的间隙层230。因此，剩余的第二牺牲层240可包括多个第二核心特征242，且第二核心特征包括线宽L2。更重要的是第二核心特征242的线宽L2基本上等同于第一核心特征212的线宽L1。如图6所示，当第二核心特征242覆盖间隙层230，第一核心特征212被间隙层230所覆盖。另外，第一核心特征212和第二核心特征242通过间隙层230彼此间隔开，间隙层230包括厚度T。
参考图7，根据步骤110，随后对第二核心特征242执行致密化处理250。在本公开的一些实施例中，致密化处理250包括一例如UV处理或化学处理的表面处理。在本公开的一些实施例中，致密化处理250包括一热处理，且该热处理包括一温度，该温度在约100度(℃)和约300度(℃)之间。因此，致密化处理250改变及致密化至少每个第二核心特征242的一部分，例如表面或上部。如图7所示，至少每个第二核心特征242的上部244因而被致密化。所以，第二核心特征242的上部244的蚀刻速率与间隙层230的蚀刻速率足够不同。另外，如图7所示，因为第一核心特征212被间隙层230所覆盖，所以第一核心特征212的蚀刻速率基本上不受致密化处理250的影响。
参考图8，根据步骤112，在致密化处理250后，移除间隙层230以在第一核心特征212和第二核心特征242之间形成多个开口232。在本公开的一些实施例中，如图8所示，硬掩模204暴露出开口232的底部。如上所述，由于第二核心特征242的上部244的蚀刻速率与间隙层230的蚀刻速率足够不同，在第一核心特征212的顶表面和侧壁上的间隙层230部分可以被移除而不损害或消耗第二核心特征242。因此，第一核心特征212和第二核心特征242通过开口232彼此间隔开，且开口232包括与间隙层230的厚度T相同的宽度W2。另外，根据本实施例，第一核心特征212的高度小于第二核心特征242的高度。
参考图9，接着暴露在开口232的底部的硬掩模204被蚀刻以形成多个凹槽234。如图9所示，凹槽234形成在第一核心特征212和第二核心特征242之间。在本公开的一些实施例中，凹槽234可以至少形成在第二硬掩模层206b中，但本公开不限于此。
参考图10，通过凹槽234蚀刻基底200或目标层202以形成多个半导体结构260。值得注意的是半导体结构260包括一线宽L3，且线宽L3实质上等同于第一核心特征212的线宽L1和第二核心特征242的线宽L2。如图10所示，通过间隙236，半导体结构260彼此间隔开，且间隙236的宽度W3实质上等同于间隙层230的厚度T。
根据上述实施例，在第二核心特征242上执行致密化处理250，因此至少第二核心特征242的上部244的蚀刻速率与间隙层230的蚀刻速率足够不同。如此，在移除间隙层230以形成开口232时，第二核心特征242的轮廓不受影响。因此，形成在第一核心特征210和第二核心特征242之间的开口232足够深到具有清晰的轮廓。更重要的是通过开口232转入至硬掩模204中，然后转入至基底200或目标层202，可获得精细半导体结构260。
图11至图13是根据本公开的其他实施例的示意图，说明半导体结构的制备方法的各种制造阶段。应当理解，为了清楚简单，在图2至图10和图11至图13中的相似特征由相同的附图标记标识。此外，图2至图10和图11至图13中的类似元件可包括类似的材料，引此为了简洁起见省略了这些细节。如图11所示，在本公开的一些实施例中，执行步骤102至106，且如图11所示，在基底200上方形成间隙层230。如上所述，间隙层230覆盖多个第一核心特征212的侧壁和其顶面。因为通过执行步骤102至106所获得的部件与上述类似，所以为了简洁起见省略了这些细节，且因此仅提供其差异处。接着，形成第二牺牲层240在基底200上方。随后，根据步骤108，移除一部分的第二牺牲层240以形成多个第二核心特征242，且暴露部分间隙层230。如上所述，部分第二牺牲层240可通过回蚀刻工艺移除，但本公开不限于此。在本公开的一些实施例中，回蚀刻第二牺牲层240至在第一核心特征212的顶表面和其侧壁上方暴露出间隙层230。更重要的是，如图11所示，在第一核心特征212的顶表面上方的第二牺牲层240和间隙层230被进一步移除以在第一核心特征212的顶表面上方暴露出掩模层208。因此，根据步骤108，剩余的第二牺牲层240可包括多个第二核心特征242。如图11所示，通过间隙层230，第一核心特征212和第二核心特征242彼此间隔开，间隙层230包括厚度T。
参考图12，根据步骤110，随后在第二核心特征242上执行致密化处理250。如上所述，在一些实施例中，致密化处理250可包括表面处理，例如UV处理或化学处理。在一些实施例中，致密化处理250可以包括热处理。如图12所示，至少每个第二核心特征242的上部244被致密化，因此第二核心特征242的上部244的蚀刻速率与间隙层230的蚀刻速率足够不同。在一些实施例中，由于如图12所示，因为第一核心特征212被间隙层230所覆盖，所以第一核心特征212的蚀刻速率基本上不受致密化处理250的影响。
如图13所示，可以执行步骤112以移除间隙层230，且如上所述在第一核心特征212和第二核心特征242之间形成多个开口232。如图13所示，在开口232的底暴露硬掩模204。此外，间隙层230夹在基底200和第二核心特征242之间。如上所述，开口232可被转入至硬掩模204，然后转入至基底200或目标层202。此外，根据本实施例，第一核心特征212的高度实质上等同于第二核心特征242的高度。
如上所述，在第二核心特征242上执行致密化处理250，因此至少第二核心特征242的上部244的蚀刻速率与间隙层230的蚀刻速率足够不同。如此，在移除间隙层230以形成开口232的期间，第二核心特征242的轮廓不受影响。如上所述，形成在第一核心特征210和第二核心特征242之间的开口232足够深到具有清晰的轮廓。更重要的是，通过开口232转入至硬掩模204，然后转入至基底200或目标层202，可获得精细半导体结构。
图14至图16是根据本公开的一些实施例的示意图，说明该半导体结构的制备方法的各种制造阶段。应当理解，为了清楚简单，在图2至图10和图14至图16中的相似特征由相同的附图标记标识。此外，图2至图10和图14至图16中的类似元件可以包括类似的材料，因此为了简洁起见省略了这些细节。如图14所示，在本公开的一些实施例中，执行步骤102至106，且在基底200上方形成间隙层230。如上所述，间隙层230覆盖多个第一核心特征212的侧壁和其顶表面。因为通过执行步骤102至106所获得的部件与上述类似，所以为了简洁起见省略了一些细节，仅在差异处详细说明。接下来，在基底200上方形成第二牺牲层240。随后，在步骤108中，移除一部分的第二牺牲层240以形成多个第二核心特征242且暴露部分间隙层230。如上所述，部分第二牺牲层240可通过回蚀工艺移除，但本公开不限于此。在本公开的一些实施例中，回蚀刻第二牺牲层240以在第一核心特征212的顶表面和侧壁上方暴露出间隙层230。更重要的是，如图14所示，进一步移除第一核心特征212的顶表面上方的间隙层230和掩模层208之类的层，以暴露出第一核心特征212的顶表面。因此，在步骤108中，剩余的第二牺牲层240可包括多个第二核心特征242。如图14所示，第一核心特征212和第二核心特征242通过间隙层230彼此间隔开，间隙层230包括厚度T。
参考图15，在步骤110中，随后在第一核心特征212和第二核心特征242上同时进行致密化处理250。如上所述，致密化处理250可包括例如一UV处理或在本公开的一些实施例的一化学处理。致密化处理250可包括热处理。根据本实施例，由于第一核心特征212的顶表面被暴露出来，所以至少每个第一核心特征212的上部214和每个第二核心部特征242的上部244会被致密化。在一些实施例中，第一核心特征212和第二核心特征242可包括相同的材料，且第一核心特征212的上部214的蚀刻速率和第二核心特征242的上部244的蚀刻速率与经过致密化处理250的间隙层230的蚀刻速率不同。然而，应当理解，第一核心特征212和第二核心特征242可包括不同的材料，但第一和第二核心特征212、242的上部214、244的蚀刻速率仍可被修改为与经过致密化处理250的间隙层230的蚀刻速率不同。
如图16所示，在步骤112中，形成多个开口232在第一核心特征212和第二核心特征242之间。硬掩模204暴露出开口232的底部。此外，间隙层230被夹在基底200和第二核心特征242之间。另外，开口232可以被转入至硬掩模204，然后转入至基底200或目标层202。另外，根据本实施例，第一核心特征212的高度实质上等同于第二核心特征242的高度。
在本公开的实施例中，在第二牺牲层240上执行致密化处理250，因此至少第二核心特征242的上部244的蚀刻速率与间隙层230的蚀刻速率足够不同。如此，在移除间隙层230以形成开口232的期间，第二核心特征242的轮廓不受影响。因此，形成在第一核心特征212和第二核心特征242之间的开口232足够深到具有清晰的轮廓。更重要的是通过开口232转入至硬掩模204，然后转入至基底200或目标层202，可获得精细半导体结构260。
相比之下，在不对第二核心特征进行致密化处理的比较方法中，第一核心特征和第二牺牲层之间的开口不够深，这是因为在移除间隙层期间蚀刻和消耗第二牺牲层。所以，通过转入该开口至基底而形成的半导体结构受不充分的蚀刻问题，且半导体元件的可靠性与性能受到不利的影响。
本公开的一实施例提供了一种半导体结构的制备方法。该方法包括以下步骤：提供一基底。形成多个第一核心特征在该基底上方，且该第一核心特征彼此间隔开。形成一间隙层在该第一核心特征上方，其中形成该间隙层覆盖每个该第一核心特征的侧壁和其顶表面。形成多个第二核心特征在该基底上方，且通过该第二核心特征暴露该部分间隙层。在该第二核心特征上，执行一致密化处理，且移除该间隙层以形成多个开口在该第一核心特征和该第二个核心特征之间。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本申请案的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，此等工艺、机械、制造、物质组成物、手段、方法、或步骤是包含于本申请案的权利要求内。

Claims (19)

1.一种半导体图案的制备方法，包括：
提供一基底；
形成多个第一核心特征在该基底上方，且该第一核心特征彼此间隔开；
形成一间隙层在该第一核心特征上方，该间隙层覆盖每个该第一核心特征的侧壁与其顶表面；
形成多个第二个核心特征在该基底上方，其中通过该第二个核心特征暴露该部分间隙层；
在该第二核心特征上，执行一致密化处理；以及
经该致密化处理后，移除该间隙层以形成多个开口在该第一核心特征和该第二核心特征之间。
2.如权利要求1所述的制备方法，其中形成所述多个第一核心特征还包括：
接着形成一第一牺牲层和一图案化光致抗蚀剂在该基底上方；以及
通过该图案化光致抗蚀剂蚀刻该第一牺牲层以形成所述多个第一核心特征。
3.如权利要求1所述的制备方法，其中形成所述多个第二核心特征还包括：
形成一第二牺牲层在该基底上方；以及
移除一部分该第二牺牲层以暴露覆盖在每个该第一核心特征的侧壁与其顶表面的部分该间隙层。
4.如权利要求1所述的制备方法，还包括形成一掩模层在该第一核心特征的顶表面上方。
5.如权利要求4所述的制备方法，形成所述多个第二核心特征还包括：
形成一第二牺牲层在该基底上方；以及
移除一部分该第二牺牲层和部分该间隙层，以暴露每个该第一核心特征的顶表面上方的该掩模层和暴露覆盖在该第一核心特征的侧壁的该间隙层。
6.如权利要求1所述的制备方法，其中形成所述多个第二核心特征还包括：
形成一第二牺牲层在该基底上方；以及
移除一部分该第二牺牲层和部分该间隙层，以暴露每个该第一核心特征的顶表面和暴露覆盖在该第一核心特征的侧壁的该间隙层。
7.如权利要求6所述的制备方法，其中该第一核心特征和该第二核心特征包括一相同材料。
8.如权利要求7所述的制备方法，其中执行该致密化处理，同时致密化该第一核心特征和该第二核心特征。
9.如权利要求1所述的制备方法，其中该致密化处理包括紫外线固化或热处理。
10.如权利要求9所述的制备方法，其中该热处理包括一温度在约100℃和约300℃之间。
11.如权利要求1所述的制备方法，其中该间隙层夹在该第二核心特征和该基底之间。
12.如权利要求1所述的制备方法，其中该第一核心特征和该第二核心特征通过该开口彼此间隔开。
13.如权利要求1所述的制备方法，其中该基底还包括一硬掩模，形成在该基底上。
14.如权利要求13所述的制备方法，其中该硬掩模包括一多层结构。
15.如权利要求14所述的制备方法，其中该多层结构包括至少一第一掩模层，和至少一第二掩模层，该第二掩模层堆叠在该第一掩模层上。
16.如权利要求13所述的制备方法，还包括通过该开口蚀刻该硬掩模以形成多个凹槽在硬掩模中。
17.如权利要求16所述的制备方法，还包括通过该凹槽蚀刻该基底以形成多个半导体结构。
18.如权利要求13所述的制备方法，其中该半导体结构通过数个间隙彼此间隔开。
19.如权利要求18所述的制备方法，其中所述数个间隙的一宽度实质上等同于该间隙层的一厚度。
CN201711260645.9A 2017-08-28 2017-12-04 半导体结构的制备方法 Active CN109427546B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/688,384 US10147611B1 (en) 2017-08-28 2017-08-28 Method for preparing semiconductor structures
US15/688,384 2017-08-28

Publications (2)

Publication Number Publication Date
CN109427546A true CN109427546A (zh) 2019-03-05
CN109427546B CN109427546B (zh) 2020-11-27

Family

ID=64452016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711260645.9A Active CN109427546B (zh) 2017-08-28 2017-12-04 半导体结构的制备方法

Country Status (3)

Country Link
US (1) US10147611B1 (zh)
CN (1) CN109427546B (zh)
TW (1) TWI652722B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI750574B (zh) * 2020-01-31 2021-12-21 華邦電子股份有限公司 半導體記憶體結構及其形成方法
US11205574B2 (en) 2020-03-05 2021-12-21 Winbond Electronics Corp. Method for forming a semiconductor memory structure

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642152B1 (en) * 2001-03-19 2003-11-04 Advanced Micro Devices, Inc. Method for ultra thin resist linewidth reduction using implantation
CN101064245A (zh) * 2006-04-25 2007-10-31 力晶半导体股份有限公司 硬掩模层与半导体元件的制造方法
US20080090419A1 (en) * 2006-10-17 2008-04-17 Cha-Won Koh Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
CN102362334A (zh) * 2009-03-23 2012-02-22 美光科技公司 在衬底上形成图案的方法
US20120228742A1 (en) * 2005-05-23 2012-09-13 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
CN104733291A (zh) * 2013-12-19 2015-06-24 台湾积体电路制造股份有限公司 用于集成电路图案化的方法
CN105810566A (zh) * 2015-01-21 2016-07-27 三星电子株式会社 半导体装置和制造半导体装置的方法
US20160307772A1 (en) * 2015-04-15 2016-10-20 Applied Materials, Inc. Spacer formation process with flat top profile
US20170092496A1 (en) * 2015-09-24 2017-03-30 Tokyo Electron Limited Methods of Forming Etch Masks for Sub-Resolution Substrate Patterning
CN107039246A (zh) * 2015-11-02 2017-08-11 三星电子株式会社 半导体器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
KR100734464B1 (ko) * 2006-07-11 2007-07-03 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US9721784B2 (en) 2013-03-15 2017-08-01 Applied Materials, Inc. Ultra-conformal carbon film deposition
US20150024597A1 (en) * 2013-07-16 2015-01-22 HGST Netherlands B.V. Method for sidewall spacer line doubling using polymer brush material as a sacrificial layer
US20150118863A1 (en) 2013-10-25 2015-04-30 Lam Research Corporation Methods and apparatus for forming flowable dielectric films having low porosity
TWI640042B (zh) * 2015-03-09 2018-11-01 聯華電子股份有限公司 半導體裝置之圖案化結構的製作方法
US9484202B1 (en) 2015-06-03 2016-11-01 Applied Materials, Inc. Apparatus and methods for spacer deposition and selective removal in an advanced patterning process
US10629435B2 (en) * 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10074543B2 (en) * 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642152B1 (en) * 2001-03-19 2003-11-04 Advanced Micro Devices, Inc. Method for ultra thin resist linewidth reduction using implantation
US20120228742A1 (en) * 2005-05-23 2012-09-13 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
CN101064245A (zh) * 2006-04-25 2007-10-31 力晶半导体股份有限公司 硬掩模层与半导体元件的制造方法
US20080090419A1 (en) * 2006-10-17 2008-04-17 Cha-Won Koh Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
CN102362334A (zh) * 2009-03-23 2012-02-22 美光科技公司 在衬底上形成图案的方法
CN104733291A (zh) * 2013-12-19 2015-06-24 台湾积体电路制造股份有限公司 用于集成电路图案化的方法
CN105810566A (zh) * 2015-01-21 2016-07-27 三星电子株式会社 半导体装置和制造半导体装置的方法
US20160307772A1 (en) * 2015-04-15 2016-10-20 Applied Materials, Inc. Spacer formation process with flat top profile
US20170092496A1 (en) * 2015-09-24 2017-03-30 Tokyo Electron Limited Methods of Forming Etch Masks for Sub-Resolution Substrate Patterning
CN107039246A (zh) * 2015-11-02 2017-08-11 三星电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
TWI652722B (zh) 2019-03-01
CN109427546B (zh) 2020-11-27
US10147611B1 (en) 2018-12-04
TW201913731A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
CN100472714C (zh) 用于制造硬掩模的方法
TWI505324B (zh) 形成高密度圖案的方法
US10553433B2 (en) Method for preparing a semiconductor structure
US7473644B2 (en) Method for forming controlled geometry hardmasks including subresolution elements
CN1681084B (zh) 在一种材料和用该材料加工的半导体结构中产生图形的方法
KR101609479B1 (ko) 패턴을 형성하는 메커니즘
CN109767978A (zh) 图案化目标层的制备方法
US11133374B2 (en) Method for fabricating magnetic core
US20140220493A1 (en) Self Aligned Patterning With Multiple Resist Layers
CN109427546A (zh) 半导体结构的制备方法
US10529570B1 (en) Method for preparing a semiconductor structure
US10332749B2 (en) Method for preparing a semiconductor pattern having semiconductor structure of different lengths
US10262862B1 (en) Method of forming fine interconnection for semiconductor devices
US7939451B2 (en) Method for fabricating a pattern
CN107658290A (zh) 形成光刻对准标记的方法
EP1577941A2 (en) Method for creating a pattern in a material and semiconductor structure processed therewith

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant