KR100733140B1 - 식각 마스크의 형성 방법 - Google Patents
식각 마스크의 형성 방법 Download PDFInfo
- Publication number
- KR100733140B1 KR100733140B1 KR1020060053013A KR20060053013A KR100733140B1 KR 100733140 B1 KR100733140 B1 KR 100733140B1 KR 1020060053013 A KR1020060053013 A KR 1020060053013A KR 20060053013 A KR20060053013 A KR 20060053013A KR 100733140 B1 KR100733140 B1 KR 100733140B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- spacer
- forming
- preliminary
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000005530 etching Methods 0.000 title claims description 56
- 125000006850 spacer group Chemical group 0.000 claims abstract description 138
- 239000000463 material Substances 0.000 claims abstract description 76
- 239000010409 thin film Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 4
- 239000002002 slurry Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 23
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
나노급의 미세 패턴을 형성하기 위한 식각 마스크의 형성 방법이 개시되어 있다. 기판 상에 제1 물질을 포함하는 예비 패턴을 형성한다. 상기 예비 패턴의 측벽에 상기 제1 물질과 다른 식각 선택비를 갖는 제2 물질을 포함하여 제1 스페이서를 형성하고, 제1 스페이서의 측벽에 상기 제1 물질을 포함하여 제2 스페이서를 형성하고, 상기 제2 스페이서의 측벽에 상기 제2 물질을 포함하여 제3 스페이서를 형성한다. 상기 스페이서들은 상기 예비 패턴과 실질적으로 동일한 폭을 갖도록 형성한다. 상기 제3 스페이서를 갖는 결과물을 덮는 상기 제1 물질을 포함하는 박막을 형성한다. 상기 결과물에 평탄화 공정을 수행하여 실질적으로 동일한 폭의 상면을 갖는 패턴들을 형성한다. 상기 제1 물질을 포함하는 패턴들 또는 제2 물질을 포함하는 패턴들을 식각하여 식각 마스크를 형성한다. 상기 예비 패턴 사이의 간격보다 좁은 간격으로 형성되는 식각 마스크에 의해 50nm 이하의 거리로 이격되는 라인/스페이스 패턴을 형성할 수 있다.
Description
도 1은 본 발명의 실시예 1에 따른 식각 마스크를 나타내는 단면도이다.
도 2 내지 도 6은 도 1에 도시된 식각 마스크의 형성 방법을 설명하기 위한 공정 단면도들이다.
도 7은 본 발명의 실시예 2에 따른 식각 마스크를 나타내는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100, 200 : 기판 102, 216 : 패턴
104, 220 : 제2 스페이서 패턴 105, 205 : 예비 패턴 폭
106, 224 : 박막 패턴 110, 230 : 식각 마스크
115 : 식각 마스크 간격 202 : 패드 질화막
204 : 예비 패턴 206 : 예비 패턴 간격
207 : 제1 스페이서 폭 208 : 제1 스페이서
209 : 제2 스페이서 폭 210 : 제2 스페이서
211 : 제3 스페이서 폭 212 : 제3 스페이서
213 : 박막 패턴 간격 214 : 박막
218 : 제1 스페이서 패턴 222 : 제3 스페이서 패턴
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 미세 선폭을 갖는 패턴을 형성하기 위한 식각 마스크의 형성 방법에 관한 것이다.
반도체 장치의 각종 패턴은 포토리소그라피(photolithography) 기술에 의해 형성된다는 것은 널리 알려져 있다. 포토리소그라피 기술은 반도체 웨이퍼 상의 절연막이나 도전막 등과 같은 패턴을 형성하여야 할 막 위에 포토레지스트 막을 형성하는 단계, 이 포토레지스트 막의 소정 부분을 X-선이나 자외선 등과 같은 광선에 노출시켜 용해도(solubility)를 증가시킨 후 현상에 의해서 용해도가 큰 부분을 제거하여 포토레지스트 막 패턴을 형성하는 단계, 및 상기 패턴을 형성하여야 할 막의 노출된 부분을 에칭에 의하여 제거하여 배선이나 전극 등 각종 패턴을 형성하는 단계로 구성된다.
포토리소그라피 기술에서 해상력을 높이기 위한 여러 기술이 시도되고 있다. 먼저, 투영 노광 장치의 해상도(resolution)를 향상시키기 위해서는 광원의 파장을 감소시켜야 하는데, 예를 들어 파장이 436㎚ 및 365㎚인 G-라인 및 i-라인의 투영 노광 장치는 라인/스페이스 패턴의 경우 공정 해상도가 각각 0.5㎛ 및 0.3㎛ 정도가 한계이다. 따라서, 공정 해상도가 0.15㎛ 이하의 미세 패턴을 형성하기 위해서는 예를 들어, 파장이 248㎚인 KrF 엑시머 레이저(excimer laser)나 193㎚인 ArF 엑시머 레이저와 같은 원자외선(deep ultra violet; DUV)을 광원으로 사용하는 노광 장치를 사용하고 있다.
또한, 투영 노광 장치와는 별도로 공정 상의 방법으로는, 노광 마스크로서 위상 반전 마스크(phase shift mask; PSM)를 이용하는 노광 방법이나 사입사 조명(tilted illumination) 방법과 같은 변형 조명 방법(modified illumination method) 등이 개발되어 해상도 한계치를 낮추고 있다.
현재 90㎚급의 디자인-룰을 갖는 반도체 장치의 양산에는 ArF 엑시머 레이저를 광원으로 사용하는 노광 기술이 채택되고 있으나, 현재 사용되는 노광 기술들을 이용하여 50㎚ 이하의 거리로 이격되는 초미세 패턴을 형성하는 것은 여전히 어렵다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 반도체 장치에 50nm 이하의 거리로 이격되는 패턴을 형성할 수 있는 식각 마스크의 형성 방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위하여 본 발명은, 기판 상에 제1 물질을 포함하는 예비 패턴을 형성한다. 상기 예비 패턴의 측벽에 상기 제1 물질과 다른 식각 선택비를 갖는 제2 물질을 포함하며 상기 예비 패턴과 실질적으로 동일한 폭을 갖는 제1 스페이서를 형성한다. 상기 제1 스페이서의 측벽에 상기 제1 물질을 포함하며 상기 예비 패턴과 실질적으로 동일한 폭을 갖는 제2 스페이서를 형성한다. 상기 제2 스페이서의 측벽에 상기 제2 물질을 포함하며 상기 예비 패턴과 실질적으로 동일한 폭을 갖는 제3 스페이서를 형성한다. 상기 제3 스페이서를 갖는 결 과물을 덮는 상기 제1 물질을 포함하는 박막을 형성한다. 상기 박막을 갖는 결과물에 평탄화 공정을 수행하여 실질적으로 동일한 폭의 상면을 갖는 패턴, 제1 스페이서 패턴, 제2 스페이서 패턴, 제3 스페이서 패턴 및 박막 패턴을 형성한다. 상기 제1 물질을 포함하는 패턴들 또는 제2 물질을 포함하는 패턴들을 식각하여 상기 패턴, 제2 스페이서 패턴 및 박막 패턴으로 이루어진 식각 마스크를 형성한다. 또는 제1 스페이서 패턴 및 제3 스페이서 패턴으로 이루어진 식각 마스크를 형성한다.
바람직하게는, 상기 식각 마스크 사이의 간격은 상기 예비 패턴 사이의 간격의 1/4이다.
본 발명의 상기 제1 물질은 실리콘 산화물(SiO2), 폴리실리콘, 실리콘 질화물(SiN), 실리콘 게르마늄(SiGe)으로 이루어진 군으로부터 선택된 하나의 물질을 포함한다.
상기 평탄화 공정은 화학기계적 연마하며, 상기 연마시 상기 제1 물질을 포함하는 패턴들과 상기 제2 물질을 포함하는 패턴들의 연마 선택비가 1 : 10 내지 50인 슬러리를 이용하는 것이 바람직하다.
또한, 상기 패턴, 제2 스페이서 패턴 및 박막 패턴으로 이루어진 식각 마스크 또는 상기 제1 스페이서 패턴 및 제3 스페이서 패턴으로 이루어진 식각 마스크는 상기 제2 물질을 포함하는 패턴들과 상기 제1 물질을 포함하는 패턴들에 대하여 1 : 10 이상인 식각 선택비를 갖는 식각액을 이용하여 식각하는 것이 바람직하다.
이와 같이 구성된 본 발명의 식각 마스크의 형성 방법에 따르면, 식각 선택 비가 다른 두 물질을 번갈아 이용하여 복수개의 스페이서를 형성하는 방법으로 예비 패턴의 간격보다 1/4의 간격을 갖는 식각 마스크를 형성할 수 있다. 따라서, 상기 식각 마스크를 이용하여 기판 상에 형성된 절연막 및 도전막을 식각하여 예비 패턴의 간격보다 1/4의 간격을 갖는 초미세 라인/스페이스 패턴을 형성할 수 있다.
이하, 본 발명에 따른 바람직한 실시예에 따른 식각 마스크의 형성 방법을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막이 다른 막 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막이 개재될 수 있다.
도 1은 본 발명의 실시예 1에 따른 반도체 장치의 식각 마스크를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 실시예 1에 따른 식각 마스크(110)는 기판(100), 상기 기판(100) 상에 형성된 패턴(102)들, 제2 스페이서 패턴(104)들 및 박막 패턴(106)들을 포함한다.
기판(100)은 단결정 실리콘 기판이다. 상기 기판(100)은 도시되지는 않았지만 액티브 영역을 정의하기 위한 액티브 패턴 또는 배선을 형성하기 위해 형성된 절연막 및 도전막을 포함한다.
상기 패턴(102)은 상기 기판(100) 상에 형성된 상기 제2 스페이서 패턴(104) 들사이에 위치하고, 상기 패턴(102)은 상기 제2 스페이서 패턴(104)과 제1 간격으로 이격되어 있다. 상기 제1 간격은 상기 패턴(102)의 선폭과 동일하다. 일 예로서, 상기 패턴은 40 내지 50nm의 선폭을 갖는다. 특히, 상기 패턴(102)은 50nm 이하의 선폭을 갖는 것이 바람직하다. 상기 패턴(102)은 제1 물질을 포함한다.
이때, 상기 제1 물질의 예로서는 실리콘 산화물(SiO2), 폴리실리콘, 실리콘 질화물(SiN), 실리콘 게르마늄(SiGe)등을 들 수 있다. 일 예로서, 상기 제1 물질은 실리콘 산화물(SiO2)이다.
상기 제2 스페이서 패턴(104)은 상기 기판(100) 상에 형성된 상기 패턴(102)과 상기 박막 패턴(106) 사이에 존재하고, 상기 제2 스페이서 패턴(104)은 상기 패턴(102) 및 박막 패턴(106)과 상기 제1 간격으로 이격되어 있다. 상기 제2 스페이서 패턴(104)은 상기 패턴(102)의 선폭과 동일한 약 40 내지 50nm의 선폭을 갖는다. 특히, 상기 제2 스페이서 패턴(104)은 50nm 이하의 선폭을 갖는 것이 바람직하다. 상기 제2 스페이서 패턴(104)은 상기 제1 물질을 포함한다.
상기 박막 패턴(106)은 상기 기판(100) 상에 형성된 상기 제2 스페이서 패턴(104)들 사이에 형성하고, 상기 박막 패턴(106)은 상기 제2 스페이서 패턴(104) 과 상기 제1 간격으로 이격되어 있다. 상기 박막 패턴(106)은 상기 패턴(102)의 선폭과 동일한 약 40 내지 50nm의 선폭을 갖는다. 특히, 상기 박막 패턴(106)은 50nm 이하의 선폭을 갖는 것이 바람직하다. 상기 제2 스페이서 패턴(104)은 상기 제1 물질을 포함한다.
이와 같이, 상기 식각 마스크(110)를 형성하는 상기 패턴(102), 제2 스페이서 패턴(104) 및 박막 패턴(106)의 선폭 및 간격(115)은 동일하게 형성된다. 상기 식각 마스크(110)는 이후에 상기 절연막 또는 도전막을 식각하여 기판(100) 상에 50nm 이하의 초미세 라인/스페이스 패턴(미도시)을 형성하는데 사용될 수 있다.
도 2 내지 도 6은 도 1에 도시된 식각 마스크의 형성 방법을 설명하기 위한 공정 단면도들이다.
도 2를 참조하면, 기판(200) 상에 제1 물질을 포함하는 예비 패턴(204)을 형성한다. 구체적으로 상기 기판(200) 상에는 제1 물질로 이루어진 막을 형성한다. 상기 제1 물질의 예로서는 실리콘 산화물(SiO2), 폴리실리콘, 실리콘 질화물(SiN) 및 실리콘 게르마늄(SiGe)등을 들 수 있다. 이어서, 사진식각 공정을 수행하여 상기 제1 물질로 이루어진 막을 패터닝한다. 그 결과, 상기 기판(200) 상에는 예비 패턴(204)들이 형성된다.
상기 예비 패턴(204)은 상기 식각 마스크(110)에 포함된 패턴을 형성하기 위해 형성된 패턴이다. 이때, 상기 예비 패턴(204)들 사이의 간격(206)은 상기 예비 패턴(204)의 폭의 약 7배 정도이다.
도 3을 참조하면, 상기 예비 패턴(204)의 측벽에 제1 스페이서(208)를 형성한다. 먼저, 예비 패턴(204)이 형성된 기판(200) 상에 상기 제1 물질과 다른 식각 선택비를 갖는 제2 물질로 이루어진 제1 스페이서막(미도시)을 연속적으로 형성한다. 상기 제1 스페이서막의 두께는 상기 예비 패턴(204)의 폭의 두께보다 같거나 큰 것이 바람직하다.
상기 제2 물질의 예로서는 실리콘 산화물(SiO2), 폴리실리콘, 실리콘 질화물(SiN), 실리콘 게르마늄(SiGe)등을 들 수 있다. 일 예로서, 상기 제1 물질이 실리콘 산화물(SiO2)인 경우 상기 제2 물질은 상기 실리콘 산화물과의 식각 선택비가 약 1 : 40 인 실리콘 질화물(SiN)을 사용할 수 있다.
상기 제1 스페이서막은 저압 화학 기상 증착(LPCVD)법, 펄스 증착(PLD)법 또는 원자층 증착(ALD)법으로 형성될 수 있다. 이때, 상기 펄스 증착(PLD)법이나 원자층 증착(ALD)법을 이용하여 산화막을 증착할 경우, 기존의 화학 기상 증착(CVD) 방법에 비해 등각성이 우수한 박막을 얻을 수 있다. 이어서, 상기 제1 스페이서막에 전면 식각 공정을 수행한다. 그 결과, 상기 예비 패턴(204)의 측벽에 존재하는 제1 스페이서(208)이 형성된다. 상기 제1 스페이서(208)는 상기 예비 패턴(204)과 실질적으로 동일한 폭(205)을 갖는다.
따라서 상기 제1 스페이서(208)의 사이 간격은 상기 예비 패턴(204)들 사이 간격의 약 5/7을 갖는다.
상기 예비 패턴(204)과 상기 제1 스페이서(208)는 최종적으로 얻어지는 라인 /스페이스 패턴의 임계 치수(CD) 제어에 가장 큰 영향을 미친다. 따라서, 상기 예비 패턴(204) 및 상기 제1 스페이서(208)의 두께는 식각 마스크의 임계 치수에 따라 적절하게 변경될 수 있다.
도 4를 참조하면, 상기 제1 스페이서(208)의 측벽에 제2 스페이서(210) 및 제3 스페이서(212)를 형성한다. 즉, 상기 제1 스페이서(208)의 측벽에 상기 제1 물질을 포함하는 제2 스페이서(210)를 형성하고, 상기 제2 스페이서(210)의 측벽에 상기 제1 물질과 서로 다른 식각 선택비를 갖는 제2 물질을 포함하는 제3 스페이서(212)를 형성한다.
구체적으로, 상기 제2 스페이서(210)는 상기 제1 스페이서(208)가 형성된 상기 기판(200) 상에 상기 예비 패턴(204)과 동일한 제1 물질로 상기 제2 스페이서막(미도시)을 형성한 다음, 상기 제2 스페이서막에 전면 건식 식각 공정을 수행하여 형성한다. 이어서, 상기 제3 스페이서(212)는 상기 제2 스페이서(210)가 형성된 상기 기판(200) 상에 상기 제1 스페이서(208)와 동일한 제2 물질로 상기 제3 스페이서막(미도시)을 형성한 후 상기 제3 스페이서막에 전면 식각 공정을 수행하여 형성한다. 상기 제2 스페이서(210) 및 상기 제3 스페이서(212)는 상기 예비 패턴(204)과 실질적으로 동일한 폭(205)을 갖는다.
이에 따라, 상기 제3 스페이서(212)가 형성된 결과물들의 사이 간격(213)은 상기 예비 패턴(204)들의 사이 간격(206)의 약 6/7을 갖는다. 즉, 상기 제3 스페이서(212)가 형성된 결과물들 저면의 사이 간격(213)은 상기 예비 패턴(204)의 폭(205)과 실질적으로 동일하게 된다.
도 5를 참조하면, 제3 스페이서(212)가 형성된 결과물을 덮으면서 상기 제1 물질로 이루어진 박막(214)을 형성한다.
상기 박막은 상기 예비 패턴(204)의 폭(215)과 실질적으로 동일한 폭(213)만큼 이격된 상기 제3 스페이서(212)가 형성된 결과물들 사이를 매립하면서 상기 예비 패턴(204)의 상면을 완전히 덮도록 증착된다.
도 6을 참조하면, 패턴(216), 제1 스페이서 패턴(218), 제2 스페이서 패턴(220), 제3 스페이서 패턴(222) 및 박막 패턴(224)을 형성한다.
상기 패턴들은 상기 박막(214) 및 상기 박막(214) 하부의 예비 패턴(204), 제1 스페이서(208), 제2 스페이서(210), 제3 스페이서(212) 및 박막(214)에 평탄화 공정을 수행하여 형성한다.
이때, 상기 평탄화 공정은 화학기계적 연마하여 수행한다. 바람직하게는, 상기 화학기계적 연마시 상기 제1 물질을 포함하는 패턴들과 상기 제2 물질을 포함하는 패턴들의 연마 선택비가 1 : 10 내지 50인 슬러리를 이용한다.
이에 따라, 상기 기판 상에 실질적으로 동일한 폭을 갖으면서 제1 물질을 포함하는 패턴들과 제2 물질을 포함하는 패턴들이 교번되는 패턴(216), 제1 스페이서 패턴(218), 제2 스페이서 패턴(220), 제3 스페이서 패턴(222) 및 박막 패턴(224)이 형성된다. 즉, 제1 물질을 포함하는 패턴들과 제2 물질을 포함하는 패턴들이 형성된다.
그러므로, 처음 예비 패턴(204)을 형성한 경우에 비해 상기 패턴(216)과 다음에 오는 패턴(216) 사이에는 동일한 폭을 갖는 7개의 패턴들이 추가로 형성된다. 이중 상기 패턴(216)과 동일한 제1 물질을 포함하는 패턴은 3개가 형성되므로, 상기 제1 물질을 포함하는 패턴들의 간격은 상기 예비 패턴(204)의 형성 간격보다 1/4로 감소된다.
이후에, 상기 제2 물질을 포함하는 패턴인 제1 스페이서 패턴(218) 및 제3 스페이서 패턴(222)이 제거한다. 그 결과, 도 1에 도시된 바와 같이 패턴(102), 제2 스페이서 패턴(104) 및 박막 패턴(106)을 포함하는 식각 마스크(110)가 형성된다. 상기 식각 마스크(110)는 제1 물질을 포함하는 패턴들의 조합으로 이루어져 있다.
상기 제2 물질을 포함하는 패턴을 제거하는 공정은 건식 또는 습식 식각 공정을 포함한다. 상기 패턴(216), 제2 스페이서 패턴(220) 및 박막 패턴(224)으로 이루어진 식각 마스크(도 1, 220)를 형성하기 위한 식각 공정시 상기 제2 물질을 포함하는 패턴들과 상기 제1 물질을 포함하는 패턴들에 대하여 1 : 10 이상인 식각 선택비를 갖는 식각액을 이용한다. 바람직하게는 1 : 10 내지 40인 식각 선택비를 갖는 식각액을 이용한다.
상기 기판(200) 상에 형성된 식각 마스크(도 1, 110)는 상기 패턴(102), 제2 스페이서 패턴(104) 및 박막 패턴(106)이 상기 예비 패턴(204)의 사이 간격의 1/4 간격으로 이격된다. 상기 식각 마스크(110)는 이후에 기판(200) 상에 액티브 패턴 또는 배선을 형성하기 위해 사용될 수 있다.
도 7은 본 발명의 실시예 2에 따른 식각 마스크를 나타내는 단면도이다.
도 7을 참조하면, 본 발명의 실시예 2에 따른 식각 마스크(230)는 기 판(200), 상기 기판(200) 상에 형성된 제1 스페이서 패턴(218)들 및 제3 스페이서 패턴(222)들을 포함한다.
상기 실시예 2에 따른 식각 마스크(230)는 상기 실시예 1에 도시된 패턴(216), 제1 스페이서 패턴(218), 제2 스페이서 패턴(220), 제3 스페이서 패턴(222) 및 박막 패턴(224) 중에서 제1 물질로 이루어진 패턴을 제거하는 공정을 수행함으로서 형성된다. 즉, 패턴(216), 제2 스페이서 패턴(220) 및 박막 패턴(224)을 제거함으로서 형성된다.
상기 제1 스페이서 패턴(218)은 상기 기판(200) 상에 형성된 상기 제3 스페이서 패턴(222) 사이에 형성되고, 상기 제1 스페이서 패턴(218)은 상기 제3 스페이서 패턴(222)과 상기 제1 스페이서 패턴(218)의 선폭과 동일한 제1 간격으로 이격되어 있다. 상기 제1 스페이서 패턴(218)은 상기 제1 물질과 다른 식각 선택비를 갖는 제2 물질을 포함한다.
상기 제2 물질의 예로서는 실리콘 산화물(SiO2), 폴리실리콘, 실리콘 질화물(SiN), 실리콘 게르마늄(SiGe) 등을 들 수 있다. 일 예로서, 상기 제1 물질이 실리콘 산화물(SiO2)인 경우 상기 제2 물질은 상기 실리콘 산화물과의 식각 선택비가 약 1 : 40인 실리콘 질화물(SiN)을 사용할 수 있다.
상기 제3 스페이서 패턴(222)은 상기 기판(200) 상에 형성된 상기 제1 스페이서 패턴(218) 사이에 형성되고, 상기 제1 스페이서 패턴(218)은 상기 제3 스페이서 패턴(222)과 상기 제1 스페이서 패턴(218)의 선폭과 동일한 제1 간격으로 이격 된다. 상기 제3 스페이서 패턴(222)은 상기 제2 물질을 포함한다.
그 결과, 상기 제1 스페이서 패턴(218) 및 상기 제3 스페이서 패턴(222)의 선폭 및 간격이 동일하게 형성된 식각 마스크(230)가 형성된다.
상기 식각 마스크(230)는 이후에 상기 기판(200) 상에 형성된 절연막 및 도전막을 식각하여 50nm 이하의 초미세 라인/스페이스 패턴(미도시)을 형성하는데 사용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예인 식각 마스크의 형성 방법에 따르면, 식각 선택비가 다른 두 물질을 번갈아 이용하여 복수개의 스페이서를 형성하는 방법으로 예비 패턴의 간격보다 1/4의 간격을 갖는 식각 마스크를 형성할 수 있다. 따라서, 상기 식각 마스크를 이용하여 기판 상에 형성된 절연막 또는 도전막을 식각하여 예비 패턴의 간격보다 1/4의 간격을 갖는 초미세 라인/스페이스 패턴을 형성할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (5)
- 기판 상에 제1 물질을 포함하는 예비 패턴을 형성하는 단계;상기 예비 패턴의 측벽에 상기 제1 물질과 다른 식각 선택비를 갖는 제2 물질을 포함하며 상기 예비 패턴과 실질적으로 동일한 폭을 갖는 제1 스페이서를 형성하는 단계;상기 제1 스페이서의 측벽에 상기 제1 물질을 포함하며 상기 예비 패턴과 실질적으로 동일한 폭을 갖는 제2 스페이서를 형성하는 단계;상기 제2 스페이서의 측벽에 상기 제2 물질을 포함하며 상기 예비 패턴과 실질적으로 동일한 폭을 갖는 제3 스페이서를 형성하는 단계;상기 제3 스페이서를 갖는 결과물을 덮는 상기 제1 물질을 포함하는 박막을 형성하는 단계;상기 박막을 갖는 결과물에 평탄화 공정을 수행하여 실질적으로 동일한 폭의 상면을 갖는 패턴, 제1 스페이서 패턴, 제2 스페이서 패턴, 제3 스페이서 패턴 및 박막 패턴을 형성하는 단계; 및상기 제1 물질을 포함하는 패턴들 또는 제2 물질을 포함하는 패턴들을 식각하여 상기 패턴, 제2 스페이서 패턴 및 박막 패턴으로 이루어진 식각 마스크 또는 제1 스페이서 패턴 및 제3 스페이서 패턴으로 이루어진 식각 마스크를 형성하는 단계를 포함하는 식각 마스크의 형성 방법.
- 제1항에 있어서, 상기 식각 마스크 사이의 간격은 상기 예비 패턴 사이의 간격의 1/4인 것을 특징으로 하는 식각 마스크의 형성 방법.
- 제1항에 있어서, 상기 제1 물질은 실리콘 산화물(SiO2), 폴리실리콘, 실리콘 질화물(SiN), 실리콘 게르마늄(SiGe)으로 이루어진 군으로부터 선택된 하나의 물질을 포함하는 것을 특징으로 하는 식각 마스크의 형성 방법.
- 제1항에 있어서, 상기 평탄화 공정은 화학기계적 연마하며, 상기 연마시 상기 제1 물질을 포함하는 패턴들과 상기 제2 물질을 포함하는 패턴들의 연마 선택비가 1 : 10 내지 50인 슬러리를 이용하는 것을 특징으로 하는 식각 마스크의 형성 방법.
- 제1항에 있어서, 상기 패턴, 제2 스페이서 패턴 및 박막 패턴으로 이루어진 식각 마스크 또는 상기 제1 스페이서 패턴 및 제3 스페이서 패턴으로 이루어진 식각 마스크는 상기 제2 물질을 포함하는 패턴들과 상기 제1 물질을 포함하는 패턴들에 대하여 1 : 10 이상인 식각 선택비를 갖는 식각액을 이용하여 식각하는 것을 특징으로 하는 식각 마스크의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060053013A KR100733140B1 (ko) | 2006-06-13 | 2006-06-13 | 식각 마스크의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060053013A KR100733140B1 (ko) | 2006-06-13 | 2006-06-13 | 식각 마스크의 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100733140B1 true KR100733140B1 (ko) | 2007-06-28 |
Family
ID=38373658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060053013A KR100733140B1 (ko) | 2006-06-13 | 2006-06-13 | 식각 마스크의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100733140B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928312A (zh) * | 2013-01-10 | 2014-07-16 | 中芯国际集成电路制造(上海)有限公司 | 图案的形成方法 |
| CN106486348A (zh) * | 2015-08-31 | 2017-03-08 | 罗门哈斯电子材料有限责任公司 | 接触孔形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004237A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 자기정렬 콘택 공정을 포함하는 반도체 메모리 소자 제조방법 |
| JP2004356628A (ja) * | 2003-05-27 | 2004-12-16 | Samsung Electronics Co Ltd | 犠牲マスク膜を使用して自己整列コンタクト構造体を形成する方法 |
| KR20060062490A (ko) * | 2004-12-03 | 2006-06-12 | 주식회사 하이닉스반도체 | 전기적 단락을 방지할 수 있는 반도체 소자 제조 방법 |
-
2006
- 2006-06-13 KR KR1020060053013A patent/KR100733140B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004237A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 자기정렬 콘택 공정을 포함하는 반도체 메모리 소자 제조방법 |
| JP2004356628A (ja) * | 2003-05-27 | 2004-12-16 | Samsung Electronics Co Ltd | 犠牲マスク膜を使用して自己整列コンタクト構造体を形成する方法 |
| KR20060062490A (ko) * | 2004-12-03 | 2006-06-12 | 주식회사 하이닉스반도체 | 전기적 단락을 방지할 수 있는 반도체 소자 제조 방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928312A (zh) * | 2013-01-10 | 2014-07-16 | 中芯国际集成电路制造(上海)有限公司 | 图案的形成方法 |
| CN106486348A (zh) * | 2015-08-31 | 2017-03-08 | 罗门哈斯电子材料有限责任公司 | 接触孔形成方法 |
| CN106486348B (zh) * | 2015-08-31 | 2019-07-16 | 罗门哈斯电子材料有限责任公司 | 接触孔形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10020196B2 (en) | Methods of forming etch masks for sub-resolution substrate patterning | |
| KR100354440B1 (ko) | 반도체 장치의 패턴 형성 방법 | |
| US10103032B2 (en) | Methods of forming etch masks for sub-resolution substrate patterning | |
| KR101087835B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| US7312158B2 (en) | Method of forming pattern | |
| KR100866735B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US8951918B2 (en) | Method for fabricating patterned structure of semiconductor device | |
| US20130264622A1 (en) | Semiconductor circuit structure and process of making the same | |
| US9034762B2 (en) | Triple patterning method | |
| CN102446703A (zh) | 双重图形化方法 | |
| US7510973B2 (en) | Method for forming fine pattern in semiconductor device | |
| KR20010004612A (ko) | 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법 | |
| KR100733140B1 (ko) | 식각 마스크의 형성 방법 | |
| KR20090049524A (ko) | 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법 | |
| US9230812B2 (en) | Method for forming semiconductor structure having opening | |
| JP2010118529A (ja) | 半導体素子の製造方法 | |
| US8110507B2 (en) | Method for patterning an active region in a semiconductor device using a space patterning process | |
| TWI443758B (zh) | 形成閘極導體結構的方法 | |
| KR100995142B1 (ko) | 반도체소자의 컨택홀 형성방법 | |
| KR100629604B1 (ko) | 반도체 소자의 게이트 라인 형성 방법 | |
| KR20070007496A (ko) | 반도체 장치의 미세 패턴 형성 방법 | |
| KR20100013968A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR20090067369A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| US20150044875A1 (en) | Method of forming pattern | |
| US20050142872A1 (en) | Method of forming fine pattern for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100528 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |