CN109950160A - 半导体元件的精细互连的制备方法 - Google Patents

半导体元件的精细互连的制备方法 Download PDF

Info

Publication number
CN109950160A
CN109950160A CN201810371968.3A CN201810371968A CN109950160A CN 109950160 A CN109950160 A CN 109950160A CN 201810371968 A CN201810371968 A CN 201810371968A CN 109950160 A CN109950160 A CN 109950160A
Authority
CN
China
Prior art keywords
core layer
preparation
layer
line portion
extension line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810371968.3A
Other languages
English (en)
Other versions
CN109950160B (zh
Inventor
施江林
施信益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN109950160A publication Critical patent/CN109950160A/zh
Application granted granted Critical
Publication of CN109950160B publication Critical patent/CN109950160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern

Abstract

本公开提供一种半导体元件的精细互连的制备方法。该制备方法包括下列步骤：提供一基底；在该基底上形成一第一核心层，其中该第一核心层包括一基部、多个延伸线部、以及多个隔离线部，该多个延伸线部是从该基部沿着一第一方向延伸，该多个隔离线部是与该基部隔开；随后，在该第一核心层的侧壁上，形成一间隙子；然后，在该基底上形成一第二核心层，其中该第二核心层包括多个环绕线部以及多个封闭线部，该多个环绕线部围绕该多个隔离线部，该多个封闭线部被该多个延伸线部所围住；移除该间隙子，以形成多个开口在该第一核心层和该第二核心层之间。在移除该间隙子之后，该第一核心层和该第二核心层沿着一第二方向交替排列，该第二方向垂直该第一方向。

Description

半导体元件的精细互连的制备方法
技术领域
本公开主张2017年12月21日申请的美国临时申请案第62/608,801号及2018/02/12申请的美国正式申请案第15/894,095号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。
背景技术
在半导体工艺中，一般采用黄光技术来定义结构。典型地来说，设计出集成电路布局并输出至一个或多个掩模上。然后集成电路布局将从掩模转移至遮罩层，以形成遮罩图案，并从遮罩图案转移至目标层。然而，随着推进半导体元件(包括诸如动态随机存取技艺体(DRAM)、快闪技艺体、静态随机存取技艺体(SRAM)和铁电(FE)技艺体等技艺体元件)的小型化和整合要求，用于此类元件的半导体结构或特征也变为更精细和更小型化。因此，半导体结构和特征尺寸持续的缩小，对用于形成结构和特征的技术提出了越来越高的要求。
上文的「现有技术」说明仅提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本公开的任一部分。
发明内容
本公开提供一种半导体元件的精细互连的制备方法。该制备方法包括下列步骤：提供一基底；在该基底上形成一第一核心层，其中该第一核心层包括一基部、多个延伸线部、以及多个隔离线部，该多个延伸线部是从该基部沿着一第一方向延伸，该多个隔离线部是与该基部隔开；随后，在该第一核心层的侧壁上，形成一间隙子；然后，在该基底上形成一第二核心层，其中该第二核心层包括多个环绕线部以及多个封闭线部，该多个环绕线部围绕该多个隔离线部，该多个封闭线部被该多个延伸线部所围住；移除该间隙子，以形成多个开口在该第一核心层和该第二核心层之间。在移除该间隙子之后，该第一核心层和该第二核心层沿着一第二方向交替排列，该第二方向垂直该第一方向。
在本公开的一些实施例中，该多个隔离线部借着该多个环绕线部与该多个延伸线部分开。
在本公开的一些实施例中，在沿着该第二方向截取的一剖面图中，该多个隔离线部、该多个延伸线部、该多个环绕线部，以及该多个环绕线部在第二方向上的宽度皆实质相同。
在本公开的一些实施例中，该多个隔离线部、该多个延伸线部、该多个环绕线部，以及该多个封闭线部，借着多个开口彼此间隔开。
在本公开的一些实施例中，在沿着该第二方向所截取的一剖面图中，该多个环绕线部在该多个隔离线部的两侧，且借着该多个开口与该隔离线部分开。
在本公开的一些实施例中，在沿着该第二方向所截取的一剖面图中，该多个延伸线部在该多个封闭线部的两侧，且借着该多个开口与该封闭线部分开。
在本公开的一些实施例中，该第一核心层包括一另基部，其中该多个延伸线部连接在该基部与该另基部之间。
在本公开的一些实施例中，该多个隔离线部与该另基部隔离。
在本公开的一些实施例中，该第一核心层和该第二核心层包括相同的材料。
在本公开的一些实施例中，形成一第一核心层的该步骤还包括下列步骤：在该基底上，按序形成一第一牺牲层和一第一图案化光刻胶；借着该图案化光刻胶，蚀刻该第一牺牲层，以形成该第一核心层。
在本公开的一些实施例中，形成该第一核心层的该步骤还包括下列步骤：在蚀刻该第一牺牲层之前，在该图案化光刻胶上，实施一修整步骤。
在本公开的一些实施例中，形成该间隙子在该第一核心层的侧壁上还包括下列步骤：形成该间隙子在该第一牺牲层上；移除间隙子的顶部，使得该间隙子的侧部留在该第一核心层的侧壁上。
在本公开的一些实施例中，形成该第二核心层还包括下列步骤：形成一第二牺牲层在该基底上；移除该第二牺牲层的顶部，以暴露该第一核心层并暴露该第一核心层的侧壁上的该间隙子。
在本公开的一些实施例中，该制备方法另包括：形成一硬遮罩形成于该基底上。
在本公开的一些实施例中，该制备方法另包括：借着该多个开口蚀刻该硬遮罩，以形成多个组合线部；将该多个组合线部分成多个精细互连。
在本公开的一些实施例中，该多个精细互连包括金属垫。
在本公开的一些实施例中，将该多个组合线部分成该多个精细互连包括下列步骤：剥除该硬遮罩；形成一第三牺牲层在该基底上；形成一正光刻胶在该第三牺牲层上；借着该正光刻胶，蚀刻该第三牺牲层，以形成该多个精细互连。
在本公开的一些实施例中，在沿着该第二方向所截取的一剖面图中，该多个精细互连在该第二方向上的宽度实质相同。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得优选了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参见实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1为根据本公开的一些实施例的流程图，例示一种半导体元件的精细互连的制备方法。
图2A和2B为根据本公开的一些实施例的示意图，例示图1的制备方法的制造阶段。
图3A至图3C为根据本公开的一些实施例的示意图，例示图1的制备方法的一制造阶段，其中图3B为沿着图3A的A-A'的剖面图，而图3C则为沿着图3A的B-B'的剖面图。
图4A至图4C为根据本公开的一些实施例的示意图，例示图1的制备方法的一制造阶段，其中图4B为沿着图4A的A-A'的剖面图，而图4C则为沿着图4A的B-B'的剖面图。
图5A至图5C为根据本公开的一些实施例的示意图，例示图1的制备方法的一制造阶段，其中图5B为沿着图5A的A-A'的剖面图，而图5C则为沿着图5A的B-B'的剖面图。
图6A至图6C为根据本公开的一些实施例的示意图，例示图1的制备方法的一制造阶段，其中图6B为沿着图4A的A-A'的剖面图，而图6C则为沿着图6A的B-B'的剖面图。
图7A至图7C为根据本公开的一些实施例的示意图，例示图1的制备方法的一制造阶段，其中图7B为沿着图7A的A-A'的剖面图，而图7C则为沿着图7A的B-B'的剖面图。
图8A至图8C为根据本公开的一些实施例的示意图，例示图1的制备方法的一制造阶段，其中图8B为沿着图8A的A-A'的剖面图，而图4C则为沿着图8A的B-B'的剖面图。
图9为根据本公开的一些实施例的流程图，例示一种半导体元件的精细互连的制备方法。
图10A至图10C为根据本公开的一些实施例的示意图，例示图9的制备方法的一制造阶段，其中图10B为沿着图10A的A-A'的剖面图，而图10C则为沿着图10A的B-B'的剖面图。
图11A至图11C为根据本公开的一些实施例的示意图，例示图9的制备方法的一制造阶段，其中图11B为沿着图11A的A-A'的剖面图，而图11C则为沿着图11A的B-B'的剖面图。
图12A至图12C为根据本公开的一些实施例的示意图，例示图9的制备方法的一制造阶段，其中图12B为沿着图4A的A-A'的剖面图，而图12C则为沿着图12A的B-B'的剖面图。
图13A至图13C为根据本公开的一些实施例的示意图，例示图9的制备方法的一制造阶段，其中图13B为沿着图4A的A-A'的剖面图，而图13C则为沿着图13A的B-B'的剖面图。
附图标记说明：
10、10' 方法
102～114 步骤
200 基底
202 目标层
204 硬遮罩
208 遮罩层
210 第一牺牲层
211 第一核心层
212a、212a' 基部
212c、212c' 隔离线部
212b、212b' 延伸线部
220 图案化光刻胶
230 间隙子
232 凹槽
234、P1、P2、P3 开口
240 第二牺牲层
242 第二核心层
243a、243a' 环绕线部
243b、243b' 封闭线部
250 第三牺牲层
260 组合线部
270 正光刻胶
280 精细互连
D1 第一方向
D2 第二方向
W1～W10 宽度
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
「一实施例」、「实施例」、「例示实施例」、「其他实施例」、「另一实施例」等是指本公开所描述的实施例可包含特定特征、结构或特性，然而并非每一实施例必须包含该特定特征、结构或特性。再者，重复使用「在实施例中」一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细说明的内容，而是由权利要求定义。
如本文所使用的术语“特征”是指图案的部分，例如线、间隙(隔)、通孔、柱、沟渠、沟槽或缘沟。如本文所使用的术语“核心”是指在垂直水平上形成的遮罩特征。如本文所使用的“目标层”是指要形成半导体结构图案的一层。目标层可以是基底的一部分。目标层也可以是形成在基底上的金属层、半导体层或绝缘层。
如本文所使用的，在本公开中所使用的术语“图案化”来描述在一表面上形成一预定图案的操作。图案化操作包括各种不同步骤和工艺，且根据不同的实施例而有所变化。在一些实施例中，采用图案化工艺来对现有的膜或层进行图案化。图案化工艺包括形成遮罩在现有的膜或层上，并用蚀刻或其它移除工艺除去未遮罩的膜或层。遮罩可以是光刻胶或硬遮罩。在一些实施例中，采用图案化工艺直接在一表面上形成图案层。图案化工艺包括在表面上形成感光膜，进行黄光刻工艺，并实施显影工艺。保留剩余的感光膜并整合至半导体元件中。
图1为根据本公开的一些实施例的流程图，例示一种半导体元件的精细互连的制备方法。
参照图1，半导体元件的精细互连的制备方法10包括步骤102，提供一基底。半导体元件的精细互连的制备方法10还包括步骤104，形成一第一核心层，其中该第一核心层包括一基部、多个延伸线部、以及多个隔离线部，该多个延伸线部从该基部沿着一第一方向延伸，该多个隔离线部与该基部隔开。半导体元件的精细互连的制备方法10还包括步骤106，在该第一核心层的侧壁上，形成一间隙子。半导体元件的精细互连的制备方法10还包括步骤108，形成一第二核心层，其中该第二核心层包括多个环绕线部以及多个封闭线部，该多个环绕线部围绕该多个隔离线部，该多个封闭线部被该多个延伸线部所围住。半导体元件的精细互连的制备方法10还包括步骤110，移除该间隙子以形成多个开口在该第一核心层和该第二核心层之间。在移除该间隙子之后，该第一核心层和该第二核心层沿着一第二方向交替排列，该第二方向垂直于该第一方向。根据一个或多个实施例将于下文中进一步描述半导体元件的精细互连的制备方法10。
为了便于理解步骤102，提供一基底，请参见图2A和2B。图2A和2B为根据本公开的一些实施例的示意图，例示图1的制备方法的制造阶段。
参照图2A，根据步骤102提供基底200。基底材料的示例例如(可包括但不限于)硅(Si)、镓(Ga)、砷化镓(GaAs)、氮化镓(GaN)、应变硅、硅-锗(SiGe)、碳化硅(SiC)、金刚石、外延层或其组合。
仍参照图2A，在本公开的一些实施例中，在基底200上，形成目标层202。目标层202可以包括多层或单层。目标层202可以是其中借着IC工艺而形成的各种IC组件、部件或结构的层。组件、部件或结构的示例包括晶体管、电容器、电阻器、二极管、导线、电极、间隙子和沟渠。目标层202可包括基于待形成元件的类型而所选择的材料。目标层材料例如(包括但不限于)介电材料、半导体材料和导电材料。
依旧参照图2A，在目标层202和基底200上，提供硬遮罩204。在本公开的一些实施例中，硬遮罩204为多层结构。基于对于给定应用的成本、时间、性能和工艺考虑，现有技艺人士可轻易理解，本公开是否选择单层硬遮罩或双层硬遮罩。硬遮罩204可包括(例如但不限于)碳(C)材料、硅(Si)材料、氧化硅(SiO)材料、氮化硅(SiN)材料或氮氧化硅(SiON)材料。
一样参照图2A，该制备方法10进行到步骤104，形成一第一核心层。在基底200上，形成第一牺牲层210。在本公开的一些实施例中，第一牺牲层210形成在硬遮罩204上方。第一牺牲层210可包括(例如但不限于)旋涂式介电材料，且旋涂式介电材料可包括氧化硅(SiO)材料或氮化硅(SiN)材料。
依旧参照图2A，此外，可在第一牺牲层210上，选择性地形成遮罩层208。然而，在本公开的一些实施例中，可省略遮罩层208。在本公开的一些实施例中，遮罩层208可提供改善的蚀刻选择性和/或抗反射性，用以移除第一牺牲层210，以及提供一实质平坦表面，并于其上可形成另外的材料。如图2A所示，在遮罩层208和/或第一牺牲层210上方，形成图案化光刻胶220。如所现有的半导体制造领域，图案化光刻胶220可包括通过实施(例如但不限于)传统的黄光刻技术而形成的线。
参照图2B，在本公开的一些实施例中，可在图案化光刻胶220上执行一修整步骤，使得图案化光刻胶220的宽度进一步的缩小，就如图2A和2B所示。然而，在本公开的一些实施例中，借着传统的黄光刻技术所形成的图案化光刻胶220时，图案化光刻胶220包括期望宽度时，就可省略该修整步骤。
为了进一步了解步骤104，形成一第一核心层，请参照图3A至图3C。图3A至图3C为根据本公开的一些实施例的示意图，例示图1的制备方法的一制造阶段，其中图3B为沿着图3A的A-A'的剖面图，而图3C则为沿着图3A的B-B'的剖面图。然后根据步骤104，借着图案化光刻胶220蚀刻第一牺牲层210以在基底200上形成第一核心层211。现有技艺的人士应可轻易理解第一核心层211(包括线)乃借着图案化光刻胶220所定义出的。之后，将图案化光刻胶220移除。
一样参照图3A至图3C，第一核心层211包括基部212a、多个延伸线部212b，是从基部212a沿着第一方向D1延伸，以及多个隔离线部212c，是与基部212a隔离。多个延伸线部212b连接至另一部分，例如基部212a，以及多个隔离线部212c与该另一部分隔离。
依旧参照图3A至图3C，多个延伸线部212b在宽度为W1的接合处与基部212a连接，以及所述接合处借着具有宽度W3的一开口彼此间隔开。此外，多个延伸线部212b从所述接合处沿着第一方向D1延伸，且划分成具有宽度W2的至少两条线，其中该两条线借着具有宽度W4的一开口彼此间隔开。在一些实施例中，在所述接合处的延伸线部212b的宽度W1大于延伸线部212b的宽度W2。在一些实施例中，接合处的开口的宽度W3大于分隔延伸线部212b的开口的宽度W4，但本公开并不限于此。
仍旧参照图3A至图3C，在本公开的一些实施例中，在不分割成更细的线且不改变宽度下，多个延伸线部212b从基部212a延伸，也就是不存在接合处。应注意在整个本公开中，多个延伸线部212b是从基部212a延伸的线，与宽度无关。
同样参照图3A至图3C，多个隔离线部212c位于具有宽度W3的开口中，并介于多个延伸线部212b之间。如图3A和3C所示，隔离线部212c借着该开口与延伸线部212b和基部212a分隔。此外，多个隔离线部212c与多个延伸线部212b沿着第一方向D1延伸。
一样参照图3A至图3C，多个隔离线部212c具有宽度W5。在本公开的一些实施例中，宽度W5与宽度W2实质相同，但本公开并不限于此。
如图3A至图3C所示，为了简化说明，虽然延伸线部212b的最细线乃为四条线，但可清楚的是，现有技艺的人士在考虑本公开时，可照需要形成任何数量的最细线。例如，多个延伸线部212b可以从基部212a延伸，然后分成更多的线，但本公开并不限于此。同样，虽然为了简化说明，在图3A至图3C中仅示出一条隔离线部212c，同样可理解，对于现有技艺的人士，在考虑本公开时，显而易见地，可以形成任意数量的线。
同样参照图3A至图3C，多个延伸线部212b和多个隔离线部212c沿着第一方向D1延伸且沿着第二方向D2排列，而第二方向D2垂直于第一方向D1。在一些实施例中，基部212a沿着第二方向D2延伸。
仍旧参照图3A至图3C，在本公开的一些实施例中，第一核心层211包括一另基部212a'。然而，在本公开的一些实施例中可省略一另基部212a'。在包括一另基部212a'的实施例中，多个延伸线部212b在基部212a和基部212a'之间作连接。在包括一另基部212a'的实施例中，多个隔离线部212c与基部212a，和基部212a'两者隔离。应理解，为了简洁起见，以下附图并未示出一另基部212a'，但本公开并不限于此。
为了便于理解步骤106，请参照图4A至图4C，在第一核心层的侧壁上形成一间隙子。图4A至图4C为根据本公开的一些实施例的示意图，例示图1的制备方法的一制造阶段，其中图4B为沿着图4A的A-A'的剖面图，而图4C则为沿着图4A的B-B'的剖面图。如图4A至图4C所示，间隙子230共形地形成，以覆盖或涂覆延伸线部212b和隔离线部212c中的侧壁和顶表面。间隙子230可包括不同于第一核心层211的材料，但本公开并不限于此。在本公开的一些实施例中，间隙子230可包括(例如但不限于)氮化硅(SiN)、氧化硅(SiO)、氮氧化硅(SiON)、其组合、其堆叠层或其相似物。在本公开的一些实施例中，间隙子230可借着原子层沉积或原子层化学气相沉积形成，但本公开并不限于此。
为了进一步理解步骤106，请参照图5A至图5C，在第一核心层的侧壁上，形成一间隙子。图5A至图5C为根据本公开的一些实施例的示意图，例示图1的制备方法的一制造阶段，其中图5B为沿着图5A的A-A'的剖面图，而图5C则为沿着图5A的B-B'的剖面图。根据步骤106，移除间隙子230的顶部，并同时将间隙子230的侧部留在第一核心层211的侧壁上，从而形成间隙子230在第一核心层211的侧壁上。在本公开的一些实施例中，借着实施(例如但不限于)一非等向性蚀刻工艺，如同在半导体制造领域中已知的，移除间隙子230的顶部。
参照图5A至图5C，在移除间隙子230的顶部之后，第一核心层211的顶表面未被覆盖。另外，基底200或硬遮罩204则借着间隙子230中的凹槽232而被暴露出来。
为了便于理解步骤108，请参见图6A至图6C，形成一第二核心层。图6A至图6C为根据本公开的一些实施例的示意图，例示图1的制备方法的一制造阶段，其中图6B为沿着图6A的A-A'的剖面图，而图6C则为沿着图6A的B-B'的剖面图。参照图6A至图6C，在基底200上，形成第二牺牲层240。第二牺牲层240形成在基底200上以填入在间隙子230中的凹槽232。第二牺牲层240可包括(例如但不限于)旋涂式介电材料，并且旋涂式介电材料可包括氧化硅(SiO)材料或氮化硅(SiN)材料。在本公开的一些实施例中，第一牺牲层210和第二牺牲层240包括相同的材料。
为了便于理解步骤108，请参见图7A至图7C，形成一第二核心层。图7A至图7C为根据本公开的一些实施例的示意图，例示图1的制备方法的一制造阶段，其中图7B为沿着图7A的A-A'的剖面图，而图7C则为沿着图7A的B-B'的剖面图。移除第二牺牲层240的顶部以暴露第一核心层211的顶表面和覆盖第一核心层211的侧壁之间隙子230。在本公开的一些实施例中，第二核心层211的第二牺牲层240的顶部可通过回蚀刻工艺或化学机械平坦化来移除，但本公开并不限于此。因此，根据步骤108，形成第二核心层242。
参照图7A至图7C，第二核心层242包括多个环绕线部243a，围绕多个隔离线部212c，以及包括多个封闭线部243b，由多个延伸线部212b所围绕。在移除第二牺牲层240的顶部之后，第一核心层211被暴露出来。
如图7A所示，多个隔离线部212c，被多个环绕线部243a所包围，以及间隙子230介于在多个隔离线部212b和环绕线部243a之间。在图7C的剖面图中，多个环绕线部243a位于多个隔离线部212c的两侧，且借着间隙子230与隔离线部212c分开。此外，多个环绕线部243a借着间隙子230与多个延伸线部212b分开。此外，多个隔离线部212c借着多个环绕线部243a与多个延伸线部212b分开。
如图7A所示，多个封闭线部243b被多个延伸线部212b所包住，以及间隙子230介于在多个延伸线部212b和封闭线部243b之间。在图7C的剖面图中，多个封闭线部243b位于两个延伸线部212b之间，且借着间隙子230与隔离线部212b分开。此外，多个封闭线部243b借着多个延伸线部212b与多个环绕线部243a分开。
仍旧参照图7A至图7C，在本公开的一些实施例中，第一核心层211和第二核心层242沿着第二方向D2交替排列。在本公开的一些实施例中，如图7B的剖面图所示，在接合处间，多个环绕线部243a具有宽度W6。此外，隔离线部212c和延伸线部212b之间的环绕线部243a具有宽度W7，宽度W7小于宽度W6。此外，在第二方向D2上，多个封闭线部243b具有宽度W8。在本公开的一些实施例中，宽度W5和W8实质相同。在本公开的一些实施例中，宽度W2和W7实质相同。在一些实施例中，宽度W2、W5、W7和W8实质相同。
为了便于理解步骤110，请参见图8A至图8C，移除间隙子以在第一核心层和第二核心层之间形成多个开口。图8A至图8C为根据本公开的一些实施例的示意图，例示图1的制备方法的一制造阶段，其中图8B为沿着图8A的A-A'的剖面图，而图8C则为沿着图8A的B-B'的剖面图。根据步骤110，从基底200中，移除间隙子230，以在第一核心层211和第二核心层242之间形成多个开口234。因此，多个隔离线部212c、多个延伸线部212b、多个环绕线部243a，以及多个封闭线部243b借着多个开口234彼此间隔开。现有技艺的人士在考虑本公开时可清楚知道，由于第一核心层211和第二核心层242的蚀刻速率与间隙子230的蚀刻速率完全不同，所以可在不损坏或消耗第一核心层211或第二核心层242下移除间隙子230。
此外，在图8C的剖面图中，多个环绕线部243a位于多个隔离线部212c的两侧并借着开口234与隔离线部212c分开。此外，在图8C中所示，多个延伸线部212b位于多个封闭线部243b的两侧并借着开口234与封闭线部243b分开。
图9为根据本公开的一些实施例的流程图，例示一种半导体元件的精细互连的制备方法10'。由于步骤102至110与上文关于图1所述雷同，为了简洁起见，故省略雷同的细节，仅在此提供差异之处。
同样参照图9，在步骤110之后，半导体元件的精细互连的制备方法10'进行到步骤112，借着所述开口蚀刻该硬遮罩，以形成多个组合线部。半导体元件的精细互连的制备方法10'进一步包括步骤114，将该多个组合线部分成多个精细互连。根据一个或多个实施例，将进一步描述半导体元件的精细互连的制备方法10。
为了便于理解步骤112，请参见图10A至图10C，借着所述开口蚀刻该硬遮罩，以形成多个组合线部。图10A至图10C为根据本公开的一些实施例的示意图，例示图9的制备方法的一制造阶段，其中图10B为沿着图10A的A-A'的剖面图，而图10C则为沿着图10A的B-B'的剖面图。在步骤112中，第一核心层211和第二核心层242的图案被转移至基底200或目标层202。在本公开的一些实施例中，根据步骤112，借着多个开口234，蚀刻硬遮罩204和目标层202以形成多个组合线部260。
同样参照图10A至图10C，现有技艺的人士应可轻易理解，多个组合线部260包括借着第一核心层211和第二核心层242所定义出的线。多个组合线部260包括多个隔离线部212c'、多个延伸线部212b'、多个环绕线部243a'，以及多个封闭线部243b'。为简化说明，带有单引号“'”的相同数字表示相同图案。例如，多个隔离线部212c'与图8A中的多个隔离线部212c具有相同图案。现有技艺的人士应可轻易理解，多个组合线部260的相对位置和宽度，与第一核心层211和第二核心层242一致，为了简洁的故，删除相似细节。
应注意，多个组合线部260同样具有一连接至多个延伸线部212b'的基部，但是为了简洁起见，在下面的描述中省略了基部这部分。
为了便于理解步骤114，把多个组合线部分开成多个精细互连，请参见图11A至图11C。图11A至图11C为根据本公开的一些实施例的示意图，例示图9的制备方法的一制造阶段，其中图11B为沿着图11A的A-A'的剖面图，而图11C则为沿着图11A的B-B'的剖面图。在步骤112之后，移除硬遮罩204。接下来，在基底200上，形成第三牺牲层250。第三牺牲层250形成在基底200上以填入在多个组合线部260之间之间隙。在本公开的一些实施例中，第三牺牲层250的材料可包括与第一牺牲层210或第二牺牲层240类似的材料，但本公开并不限于此。
为了便于理解步骤114，请参见图12A和图12B，多个组合线部分成多个精细互连。图12A至图12C为根据本公开的一些实施例的示意图，例示图9的制备方法的一制造阶段，其中图12B为沿着图12A的A-A'的剖面图，而图12C则为沿着图12A的B-B'的剖面图。如图12A至图12C所示，在第三牺牲层250上，形成正光刻胶270。如在半导体制造领域中所已知的，正光刻胶270可包括借着实施(例如但不限于)传统的黄光刻技术而形成的线。在本公开的一些实施例中，可在正光刻胶270上执行一修整步骤，使得正光刻胶270的宽度可以进一步缩小。然而，在本公开的一些实施例中，当借着传统的黄光刻技术所形成的正光刻胶270包括期望宽度时，可省略该修整步骤。
参照图12A，正光刻胶270的开口P1、P2和P3由实线示出，其中借着开口P1、P2和P3，暴露出部分的第三牺牲层250。在第三牺牲层250下面而所暴露出的多个隔离线部212c'、多个延伸线部212b'、多个环绕线部243a'和多个封闭线部243b'将被蚀刻掉。
对于步骤114的附加说明，把多个组合线部分开成多个精细互连，请参见图13A至图13C。图13A至图13C为根据本公开的一些实施例的示意图，例示图9的制备方法的一制造阶段，其中图13B为沿着图13A的A-A'的剖面图，而图13C则为沿着图13A的B-B'的剖面图。在形成正光刻胶270之后，借着正光刻胶270的开口P1、P2和P3，蚀刻第三牺牲层250和目标层202。因此，根据步骤114，把多个组合线部260分成多个的精细互连280。
参照图12A和13A，多个延伸线部212b'与基部隔离且由于开口P1而被划分开。多个隔离线部212c'借着开口P3被进一步分割。多个环绕线部243a'由于开口P1而被划分开而且再被开口P3作进一步分割。由于开口P2，多个封闭线部243b'被分割成几条线。
参照图13B，在本公开的一些实施例中，多个精细互连在第二方向上的宽度W9实质相同。参照图13C所示，在本公开的一些实施例中，多个精细互连在第二方向上的宽度W10实质相同。
本公开提供一种半导体元件的精细互连的制备方法。该制备方法包括下列步骤：提供一基底；在该基底上形成一第一核心层，其中该第一核心层包括一基部、多个延伸线部、以及多个隔离线部，该多个延伸线部从该基部沿着一第一方向延伸，该多个隔离线部与该基部隔开；随后，在该第一核心层的侧壁上，形成一间隙子；然后，在该基底上形成一第二核心层，其中该第二核心层包括多个环绕线部以及多个封闭线部，该多个环绕线部围绕该多个隔离线部，该多个封闭线部被该多个延伸线部所围住；移除该间隙子，以形成多个开口在该第一核心层和该第二核心层之间。在移除该间隙子之后，该第一核心层和该第二核心层沿着一第二方向交替排列，该第二方向垂直该第一方向。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或达到实质相同结果的现存或未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本公开的权利要求内。

Claims (18)

1.一种半导体元件的精细互连的制备方法，包括：
提供一基底；
形成一第一核心层在该基底上，其中该第一核心层包括一基部、多个延伸线部、以及多个隔离线部，该多个延伸线部从该基部沿着一第一方向延伸，该多个隔离线部与该基部隔开；
形成一间隙子在该第一核心层的侧壁上；
形成一第二核心层在该基底上，其中该第二核心层包括多个环绕线部、以及包括多个封闭线部，该多个环绕线部围绕该多个隔离线部，该多个封闭线部被多个延伸线部所围住；以及
移除该间隙子以形成多个开口在该第一核心层和该第二核心层之间，其中在移除该间隙子后，该第一核心层和该第二核心层沿着一第二方向交替排列，该第二方向垂直该第一方向。
2.如权利要求1所述的制备方法，其中该多个隔离线部借着该多个环绕线部与该多个延伸线部分开。
3.如权利要求1所述的制备方法，其中在沿着该第二方向截取的一剖面图中，该多个隔离线部、该多个延伸线部、该多个环绕线部，以及该多个环绕线部在第二方向上的宽度皆实质相同。
4.如权利要求1所述的制备方法，其中该多个隔离线部、该多个延伸线部、该多个环绕线部，以及该多个封闭线部，借着多个开口彼此间隔开。
5.如权利要求4所述的制备方法，其中在沿着该第二方向所截取的一剖面图中，该多个环绕线部在该多个隔离线部的两侧，且借着该多个开口与该隔离线部分开。
6.如权利要求4所述的制备方法，其中在沿着该第二方向所截取的一剖面图中，该多个延伸线部在该多个封闭线部的两侧，且借着该多个开口与该封闭线部分开。
7.如权利要求1所述的制备方法，其中该第一核心层包括一另基部，其中该多个延伸线部连接在该基部与该另基部之间。
8.如权利要求7所述的制备方法，其中该多个隔离线部与该另基部隔离。
9.如权利要求1所述的制备方法，其中该第一核心层和该第二核心层包括相同的材料。
10.如权利要求1所述的制备方法，包括：
形成一第一牺牲层在该基底上；
形成一第一图案化光刻胶在该第一牺牲层上；以及
借着该图案化光刻胶，蚀刻该第一牺牲层，以形成该第一核心层。
11.如权利要求10所述的制备方法，其中形成该第一核心层还包括：
在蚀刻该第一牺牲层之前，在该图案化光刻胶上，实施一修整步骤。
12.如权利要求1所述的制备方法，其中形成该间隙子在该第一核心层的侧壁上还包括：
形成该间隙子在第一牺牲层上；以及
移除间隙子的顶部，使得该间隙子的侧部留在该第一核心层的侧壁上。
13.如权利要求1所述的制备方法，其中形成该第二核心层还包括：
形成一第二牺牲层在该基底上；以及
移除该第二牺牲层的顶部，以暴露该第一核心层并暴露该第一核心层的侧壁上的该间隙子。
14.如权利要求1所述的制备方法，另包括：形成一硬遮罩形成于该基底上。
15.如权利要求14所述的制备方法，还包括：
借着该多个开口蚀刻该硬遮罩，以形成多个组合线部；以及
将该多个组合线部分成多个精细互连。
16.如权利要求1所述的制备方法，其中该多个精细互连包括金属垫。
17.如权利要求15所述的制备方法，其中将该多个组合线部分成该多个精细互连还包括：
剥除该硬遮罩；
形成一第三牺牲层在该基底上；
形成一正光刻胶在该第三牺牲层上；以及
借着该正光刻胶，蚀刻该第三牺牲层，以形成该多个精细互连。
18.如权利要求15所述的制备方法，其中在沿着该第二方向所截取的一剖面图中，该多个精细互连在该第二方向上的宽度实质相同。
CN201810371968.3A 2017-12-21 2018-04-24 半导体元件的精细互连的制备方法 Active CN109950160B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762608801P 2017-12-21 2017-12-21
US62/608,801 2017-12-21
US15/894,095 2018-02-12
US15/894,095 US10262862B1 (en) 2017-12-21 2018-02-12 Method of forming fine interconnection for semiconductor devices

Publications (2)

Publication Number Publication Date
CN109950160A true CN109950160A (zh) 2019-06-28
CN109950160B CN109950160B (zh) 2020-09-08

Family

ID=66098549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810371968.3A Active CN109950160B (zh) 2017-12-21 2018-04-24 半导体元件的精细互连的制备方法

Country Status (3)

Country Link
US (1) US10262862B1 (zh)
CN (1) CN109950160B (zh)
TW (1) TWI694492B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736062A (zh) * 2019-10-28 2021-04-30 南亚科技股份有限公司 半导体元件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1619774A (zh) * 2003-11-19 2005-05-25 旺宏电子股份有限公司 具有缩小间距的半导体元件及其形成方法
US7696101B2 (en) * 2005-11-01 2010-04-13 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
TWI503864B (zh) * 2009-12-23 2015-10-11 Intel Corp 圖案化方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260151A (ja) * 1987-04-17 1988-10-27 Nec Corp 微細配線の形成方法
KR100741040B1 (ko) * 1999-10-15 2007-07-20 가부시키가이샤 에바라 세이사꾸쇼 배선형성방법 및 장치
TW475237B (en) * 2000-12-07 2002-02-01 Dongbu Electronics Co Ltd Method for fabricating semiconductor device
JP4516450B2 (ja) * 2005-03-02 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US9391200B2 (en) * 2014-06-18 2016-07-12 Stmicroelectronics, Inc. FinFETs having strained channels, and methods of fabricating finFETs having strained channels
KR102310511B1 (ko) * 2014-12-19 2021-10-08 삼성전자주식회사 반도체 소자 및 그 형성 방법
US10622368B2 (en) * 2015-06-24 2020-04-14 Sandisk Technologies Llc Three-dimensional memory device with semicircular metal-semiconductor alloy floating gate electrodes and methods of making thereof
US10217863B2 (en) * 2016-06-28 2019-02-26 International Business Machines Corporation Fabrication of a vertical fin field effect transistor with an asymmetric gate structure
US10032855B1 (en) * 2017-01-05 2018-07-24 International Business Machines Corporation Advanced metal insulator metal capacitor
US10043746B1 (en) * 2017-02-06 2018-08-07 International Business Machines Corporation Fabrication of vertical fuses from vertical fins
US10546785B2 (en) * 2017-03-09 2020-01-28 International Business Machines Corporation Method to recess cobalt for gate metal application

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1619774A (zh) * 2003-11-19 2005-05-25 旺宏电子股份有限公司 具有缩小间距的半导体元件及其形成方法
US7696101B2 (en) * 2005-11-01 2010-04-13 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
TWI503864B (zh) * 2009-12-23 2015-10-11 Intel Corp 圖案化方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736062A (zh) * 2019-10-28 2021-04-30 南亚科技股份有限公司 半导体元件及其制备方法

Also Published As

Publication number Publication date
US10262862B1 (en) 2019-04-16
TWI694492B (zh) 2020-05-21
CN109950160B (zh) 2020-09-08
TW201937555A (zh) 2019-09-16

Similar Documents

Publication Publication Date Title
TWI505324B (zh) 形成高密度圖案的方法
US10553433B2 (en) Method for preparing a semiconductor structure
US11133374B2 (en) Method for fabricating magnetic core
US9437541B2 (en) Patterning approach to reduce via to via minimum spacing
US6187694B1 (en) Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer
US9773680B1 (en) Advanced method for scaled SRAM with flexible active pitch
CN109148269B (zh) 半导体装置的形成方法
US10147608B1 (en) Method for preparing a patterned target layer
CN109309091A (zh) 图案化方法
US20090203217A1 (en) Novel self-aligned etch method for patterning small critical dimensions
US8889550B2 (en) Lithographic method for making networks of conductors connected by vias
US20090200583A1 (en) Feature Patterning Methods
CN109950160A (zh) 半导体元件的精细互连的制备方法
US10529570B1 (en) Method for preparing a semiconductor structure
US10410910B1 (en) Method for preparing semiconductor structures
CN109427546A (zh) 半导体结构的制备方法
US10332749B2 (en) Method for preparing a semiconductor pattern having semiconductor structure of different lengths
JP2005191182A (ja) 半導体装置及びその製造方法
CN109920761B (zh) 半导体元件的制作方法
CN109994382B (zh) 修复的掩模结构以及产生的下方图案化结构
CN112768351B (zh) 一种图形形成方法
EP1577941B1 (en) Method for creating a pattern in a material and semiconductor structure processed therewith
KR100503377B1 (ko) 반도체 소자의 에어갭 제조 방법
CN110473886A (zh) 半导体元件的制造方法
TW201448118A (zh) 使用間隔物圖案轉印形成柵欄導體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant