TW201937555A - 半導體元件之精細互連的製備方法 - Google Patents

半導體元件之精細互連的製備方法 Download PDF

Info

Publication number
TW201937555A
TW201937555A TW107111461A TW107111461A TW201937555A TW 201937555 A TW201937555 A TW 201937555A TW 107111461 A TW107111461 A TW 107111461A TW 107111461 A TW107111461 A TW 107111461A TW 201937555 A TW201937555 A TW 201937555A
Authority
TW
Taiwan
Prior art keywords
line portions
core layer
forming
layer
base portion
Prior art date
Application number
TW107111461A
Other languages
English (en)
Other versions
TWI694492B (zh
Inventor
施江林
施信益
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW201937555A publication Critical patent/TW201937555A/zh
Application granted granted Critical
Publication of TWI694492B publication Critical patent/TWI694492B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

本揭露提供一種半導體元件之精細互連的製備方法。該製備方法包括下列步驟：提供一基底；在該基底上形成一第一核心層，其中該第一核心層包括一基部、複數個延伸線部、以及複數個隔離線部，該複數個延伸線部係從該基部沿著一第一方向延伸，該複數個隔離線部係與該基部隔開；隨後，在該第一核心層的側壁上，形成一間隙子；然後，在該基底上形成一第二核心層，其中該第二核心層包括複數個環繞線部以及複數個封閉線部，該複數個環繞線部係圍繞該複數個隔離線部，該複數個封閉線部係被該複數個延伸線部所圍住；移除該間隙子，以形成複數個開口在該第一核心層和該第二核心層之間。在移除該間隙子之後，該第一核心層和該第二核心層沿著一第二方向交替排列，該第二方向垂直該第一方向。

Description

半導體元件之精細互連的製備方法
本申請案主張2017/12/21申請之美國臨時申請案第62/608,801號及2018/02/12申請之美國正式申請案第15/894,095號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。 本揭露係關於一種製備半導體結構之方法，特別是關於一種半導體元件之精細互連的製備方法。
在半導體製程中，一般採用黃光技術來定義結構。典型地來說，設計出積體電路佈局並輸出至一個或多個光罩上。然後積體電路佈局將從光罩轉移至遮罩層，以形成遮罩圖案，並從遮罩圖案轉移至目標層。然而，隨著推進半導體元件（包括諸如動態隨機存取技藝體（DRAM）、快閃技藝體、靜態隨機存取技藝體（SRAM）和鐵電（FE）技藝體等技藝體元件）的小型化和整合要求，用於此類元件的半導體結構或特徵也變為更精細和更小型化。因此，半導體結構和特徵尺寸持續的縮小，對用於形成結構和特徵的技術提出了越來越高的要求。 上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露提供一種半導體元件之精細互連的製備方法。該製備方法包括下列步驟：提供一基底；在該基底上形成一第一核心層，其中該第一核心層包括一基部、複數個延伸線部、以及複數個隔離線部，該複數個延伸線部係從該基部沿著一第一方向延伸，該複數個隔離線部係與該基部隔開；隨後，在該第一核心層的側壁上，形成一間隙子；然後，在該基底上形成一第二核心層，其中該第二核心層包括複數個環繞線部以及複數個封閉線部，該複數個環繞線部係圍繞該複數個隔離線部，該複數個封閉線部係被該複數個延伸線部所圍住；移除該間隙子，以形成複數個開口在該第一核心層和該第二核心層之間。在移除該間隙子之後，該第一核心層和該第二核心層沿著一第二方向交替排列，該第二方向垂直該第一方向。 在本揭露之一些實施例中，該複數個隔離線部藉著該複數個環繞線部與該複數個延伸線部分開。 在本揭露之一些實施例中，在沿著該第二方向截取的一剖面圖中，該複數個隔離線部、該複數個延伸線部、該複數個環繞線部，以及該複數個環繞線部在第二方向上的寬度皆實質相同。 在本揭露之一些實施例中，該複數個隔離線部、該複數個延伸線部、該複數個環繞線部，以及該複數個封閉線部，藉著複數個開口彼此間隔開。 在本揭露之一些實施例中，在沿著該第二方向所截取的一剖面圖中，該複數個環繞線部在該複數個隔離線部的兩側，且藉著該複數個開口與該隔離線部分開。 在本揭露之一些實施例中，在沿著該第二方向所截取的一剖面圖中，該複數個延伸線部在該複數個封閉線部的兩側，且藉著該複數個開口與該封閉線部分開。 在本揭露之一些實施例中，該第一核心層包括一另基部，其中該複數個延伸線部連接在該基部與該另基部之間。 在本揭露之一些實施例中，該複數個隔離線部與該另基部隔離。 在本揭露之一些實施例中，該第一核心層和該第二核心層包括相同的材料。 在本揭露之一些實施例中，形成一第一核心層的該步驟還包括下列步驟：在該基底上，依序形成一第一犧牲層和一第一圖案化光阻；藉著該圖案化光阻，蝕刻該第一犧牲層，以形成該第一核心層。 在本揭露之一些實施例中，形成該第一核心層的該步驟還包括下列步驟：在蝕刻該第一犧牲層之前，在該圖案化光阻上，實施一修整步驟。 在本揭露之一些實施例中，形成該間隙子在該第一核心層的側壁上還包括下列步驟：形成該間隙子在該第一犧牲層上；移除間隙子的頂部，使得該間隙子之側部留在該第一核心層的側壁上。 在本揭露之一些實施例中，形成該第二核心層還包括下列步驟：形成一第二犧牲層在該基底上；移除該第二犧牲層的頂部，以暴露該第一核心層並暴露該第一核心層的側壁上的該間隙子。 在本揭露之一些實施例中，該製備方法另包括：形成一硬遮罩形成於該基底上。 在本揭露之一些實施例中，該製備方法另包括：藉著該複數個開口蝕刻該硬遮罩，以形成複數個組合線部；將該複數個組合線部分成複數個精細互連。 在本揭露之一些實施例中，該複數個精細互連包括金屬墊。 在本揭露之一些實施例中，將該複數個組合線部分成該複數個精細互連包括下列步驟：剝除該硬遮罩；形成一第三犧牲層在該基底上；形成一正光阻在該第三犧牲層上；藉著該正光阻，蝕刻該第三犧牲層，以形成該複數個精細互連。 在本揭露之一些實施例中，在沿著該第二方向所截取的一剖面圖中，該複數個精細互連在該第二方向上的寬度實質相同。 上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。 「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。 為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。 如本文所使用的術語“特徵”是指圖案的部分，例如線、間隙(隔)、通孔、柱、溝渠、溝槽或緣溝。如本文所使用的術語“核心”是指在垂直水平上形成的遮罩特徵。如本文所使用的“目標層”是指要形成半導體結構圖案之一層。目標層可以是基底的一部分。目標層也可以是形成在基底上的金屬層、半導體層或絕緣層。 如本文所使用的，在本揭露中所使用的術語“圖案化”來描述在一表面上形成一預定圖案之操作。圖案化操作包括各種不同步驟和製程，且根據不同之實施例而有所變化。在一些實施例中，採用圖案化製程來對現有的膜或層進行圖案化。圖案化製程包括形成遮罩在現有的膜或層上，並用蝕刻或其它移除製程除去未遮罩的膜或層。遮罩可以是光阻或硬遮罩。在一些實施例中，採用圖案化製程直接在一表面上形成圖案層。圖案化製程包括在表面上形成感光膜，進行黃光微影製程，並實施顯影製程。保留剩餘的感光膜並整合至半導體元件中。 圖1為根據本揭露之一些實施例的流程圖，例示一種半導體元件之精細互連的製備方法。 參照圖1，半導體元件之精細互連的製備方法10包括步驟102，提供一基底。半導體元件之精細互連的製備方法10還包括步驟104，形成一第一核心層，其中該第一核心層包括一基部、複數個延伸線部、以及複數個隔離線部，該複數個延伸線部係從該基部沿著一第一方向延伸，該複數個隔離線部係與該基部隔開。半導體元件之精細互連的製備方法10還包括步驟106，在該第一核心層的側壁上，形成一間隙子。半導體元件之精細互連的製備方法10還包括步驟108，形成一第二核心層，其中該第二核心層包括複數個環繞線部以及複數個封閉線部，該複數個環繞線部係圍繞該複數個隔離線部，該複數個封閉線部係被該複數個延伸線部所圍住。半導體元件之精細互連的製備方法10還包括步驟110，移除該間隙子以形成複數個開口在該第一核心層和該第二核心層之間。在移除該間隙子之後，該第一核心層和該第二核心層沿著一第二方向交替排列，該第二方向垂直於該第一方向。根據一個或多個實施例將於下文中進一步描述半導體元件之精細互連的製備方法10。 為了便於理解步驟102，提供一基底，請參見圖2A和2B。圖2A和2B為根據本揭露之一些實施例的示意圖，例示圖1之製備方法之製造階段。 參照圖2A，根據步驟102提供基底200。基底材料的示例例如(可包括但不限於)矽（Si）、鎵（Ga）、砷化鎵（GaAs）、氮化鎵（GaN）、應變矽、矽 - 鍺（SiGe）、碳化矽（SiC）、金剛石、外延層或其組合。 仍參照圖2A，在本揭露的一些實施例中，在基底200上，形成目標層202。目標層202可以包括多層或單層。目標層202可以是其中藉著IC製程而形成的各種IC組件、部件或結構的層。組件、部件或結構的示例包括電晶體、電容器、電阻器、二極管、導線、電極、間隙子和溝渠。目標層202可包括基於待形成元件的類型而所選擇的材料。目標層材料例如(包括但不限於)介電材料、半導體材料和導電材料。 依舊參照圖2A，在目標層202和基底200上，提供硬遮罩204。在本揭露的一些實施例中，硬遮罩204為多層結構。基於對於給定應用的成本、時間、性能和製程考慮，習知技藝人士可輕易理解，本揭露是否選擇單層硬遮罩或雙層硬遮罩。硬遮罩204可包括(例如但不限於)碳（C）材料、矽（Si）材料、氧化矽（SiO）材料、氮化矽（SiN）材料或氮氧化矽（SiON）材料。 一樣參照圖2A，該製備方法10進行到步驟104，形成一第一核心層。在基底200上，形成第一犧牲層210。在本揭露的一些實施例中，第一犧牲層210形成在硬遮罩204上方。第一犧牲層210可包括(例如但不限於)旋塗式介電材料，且旋塗式介電材料可包括氧化矽（SiO）材料或氮化矽（SiN）材料。 依舊參照圖2A，此外，可在第一犧牲層210上，選擇性地形成遮罩層208。然而，在本揭露的一些實施例中，可省略遮罩層208。在本揭露的一些實施例中，遮罩層208可提供改善的蝕刻選擇性和/或抗反射性，用以移除第一犧牲層210，以及提供一實質平坦表面，並於其上可形成另外的材料。如圖2A所示，在遮罩層208和/或第一犧牲層210上方，形成圖案化光阻220。如所習知之半導體製造領域，圖案化光阻220可包括通過實施(例如但不限於)傳統的黃光微影技術而形成的線。 參照圖2B，在本揭露的一些實施例中，可在圖案化光阻220上執行一修整步驟，使得圖案化光阻220的寬度進一步的縮小，就如圖2A和2B所示。然而，在本揭露的一些實施例中，藉著傳統的黃光微影技術所形成的圖案化光阻220時，圖案化光阻220包括期望寬度時，就可省略該修整步驟。 為了進一步了解步驟104，形成一第一核心層，請參照圖3A至圖3C。圖3A至圖3C為根據本揭露之一些實施例的示意圖，例示圖1之製備方法之一製造階段，其中圖3B為沿著圖3A之A-A'的剖面圖，而圖3C則為沿著圖3A之B-B'的剖面圖。然後根據步驟104，藉著圖案化光阻220蝕刻第一犧牲層210以在基底200上形成第一核心層211。習知技藝之人士應可輕易理解第一核心層211(包括線)乃藉著圖案化光阻220所定義出的。之後，將圖案化光阻220移除。 一樣參照圖3A至圖3C，第一核心層211包括基部212a、複數個延伸線部212b，係從基部212a沿著第一方向D1延伸，以及複數個隔離線部212c，係與基部212a隔離。複數個延伸線部212b連接至另一部分，例如基部212a，以及複數個隔離線部212c與該另一部分隔離。 依舊參照圖3A至圖3C，複數個延伸線部212b在寬度為W1的接合處與基部212a連接，以及該等接合處藉著具有寬度W3的一開口彼此間隔開。此外，複數個延伸線部212b從該等接合處沿著第一方向D1延伸，且劃分成具有寬度W2的至少兩條線，其中該兩條線藉著具有寬度W4的一開口彼此間隔開。在一些實施例中，在該等接合處的延伸線部212b的寬度W1大於延伸線部212b的寬度W2。在一些實施例中，接合處的開口的寬度W3大於分隔延伸線部212b的開口的寬度W4，但本揭露並不限於此。 仍舊參照圖3A至圖3C，在本揭露的一些實施例中，在不分割成更細的線且不改變寬度下，複數個延伸線部212b從基部212a延伸，也就是不存在接合處。應注意在整個本揭露中，複數個延伸線部212b是從基部212a延伸的線，與寬度無關。 同樣參照圖3A至圖3C，複數個隔離線部212c位於具有寬度W3的開口中，並介於複數個延伸線部212b之間。如圖3A和3C所示，隔離線部212c藉著該開口與延伸線部212b和基部212a分隔。此外，複數個隔離線部212c與複數個延伸線部212b沿著第一方向D1延伸。 一樣參照圖3A至圖3C，複數個隔離線部212c具有寬度W5。在本揭露的一些實施例中，寬度W5與寬度W2實質相同，但本揭露並不限於此。 如圖3A至圖3C所示，為了簡化說明，雖然延伸線部212b的最細線乃為四條線，但可清楚的是，習知技藝之人士在考慮本揭露時，可照需要形成任何數量的最細線。例如，複數個延伸線部212b可以從基部212a延伸，然後分成更多的線，但本揭露並不限於此。同樣，雖然為了簡化說明，在圖3A至圖3C中僅示出一條隔離線部212c，同樣可理解，對於習知技藝之人士，在考慮本揭露時，顯而易見地，可以形成任意數量的線。 同樣參照圖3A至圖3C，複數個延伸線部212b和複數個隔離線部212c沿著第一方向D1延伸且沿著第二方向D2排列，而第二方向D2垂直於第一方向D1。在一些實施例中，基部212a沿著第二方向D2延伸。 仍舊參照圖3A至圖3C，在本揭露的一些實施例中，第一核心層211包括一另基部212a'。然而，在本揭露的一些實施例中可省略一另基部212a'。在包括一另基部212a'的實施例中，複數個延伸線部212b在基部212a和基部212a'之間作連接。在包括一另基部212a'的實施例中，複數個隔離線部212c與基部212a，和基部212a'兩者隔離。應理解，為了簡潔起見，以下附圖並未示出一另基部212a'，但本揭露並不限於此。 為了便於理解步驟106，請參照圖4A至圖4C，在第一核心層的側壁上形成一間隙子。圖4A至圖4C為根據本揭露之一些實施例的示意圖，例示圖1之製備方法之一製造階段，其中圖4B為沿著圖4A之A-A'的剖面圖，而圖4C則為沿著圖4A之B-B'的剖面圖。如圖4A至圖4C所示，間隙子230共形地形成，以覆蓋或塗覆延伸線部212b和隔離線部212c中的側壁和頂表面。間隙子230可包括不同於第一核心層211的材料，但本揭露並不限於此。在本揭露的一些實施例中，間隙子230可包括(例如但不限於)氮化矽（SiN）、氧化矽（SiO）、氮氧化矽（SiON）、其組合、其堆疊層或其相似物。在本揭露的一些實施例中，間隙子230可藉著原子層沉積或原子層化學氣相沉積形成，但本揭露並不限於此。 為了進一步理解步驟106，請參照圖5A至圖5C，在第一核心層的側壁上，形成一間隙子。圖5A至圖5C為根據本揭露之一些實施例的示意圖，例示圖1之製備方法之一製造階段，其中圖5B為沿著圖5A之A-A'的剖面圖，而圖5C則為沿著圖5A之B-B'的剖面圖。根據步驟106，移除間隙子230的頂部，並同時將間隙子230的側部留在第一核心層211的側壁上，從而形成間隙子230在第一核心層211的側壁上。在本揭露的一些實施例中，藉著實施(例如但不限於)一非等向性蝕刻製程，如同在半導體製造領域中已知的，移除間隙子230的頂部。 參照圖5A至圖5C，在移除間隙子230的頂部之後，第一核心層211的頂表面未被覆蓋。另外，基底200或硬遮罩204則藉著間隙子230中之凹槽232而被暴露出來。 為了便於理解步驟108，請參見圖6A至圖6C，形成一第二核心層。圖6A至圖6C為根據本揭露之一些實施例的示意圖，例示圖1之製備方法之一製造階段，其中圖6B為沿著圖6A之A-A'的剖面圖，而圖6C則為沿著圖6A之B-B'的剖面圖。參照圖6A至圖6C，在基底200上，形成第二犧牲層240。第二犧牲層240形成在基底200上以填入在間隙子230中的凹槽232。第二犧牲層240可包括 (例如但不限於) 旋塗式介電材料，並且旋塗式介電材料可包括氧化矽（SiO）材料或氮化矽（SiN）材料。在本揭露的一些實施例中，第一犧牲層210和第二犧牲層240包括相同的材料。 為了便於理解步驟108，請參見圖7A至圖7C，形成一第二核心層。圖7A至圖7C為根據本揭露之一些實施例的示意圖，例示圖1之製備方法之一製造階段，其中圖7B為沿著圖7A之A-A'的剖面圖，而圖7C則為沿著圖7A之B-B'的剖面圖。移除第二犧牲層240的頂部以暴露第一核心層211的頂表面和覆蓋第一核心層211之側壁的間隙子230。在本揭露的一些實施例中，第二核心層211的第二犧牲層240的頂部可藉由回蝕刻製程或化學機械平坦化來移除，但本揭露並不限於此。因此，根據步驟108，形成第二核心層242。 參照圖7A至圖7C，第二核心層242包括複數個環繞線部243a，係圍繞複數個隔離線部212c，以及包括複數個封閉線部243b，係由複數個延伸線部212b所圍繞。在移除第二犧牲層240的頂部之後，第一核心層211被暴露出來。 如圖7A所示，複數個隔離線部212c，係被複數個環繞線部243a所包圍，以及間隙子230介於在複數個隔離線部212b和環繞線部243a之間。在圖7C的剖面圖中，複數個環繞線部243a位於複數個隔離線部212c的兩側，且藉著間隙子230與隔離線部212c分開。此外，複數個環繞線部243a藉著間隙子230與複數個延伸線部212b分開。此外，複數個隔離線部212c藉著複數個環繞線部243a與複數個延伸線部212b分開。 如圖7A所示，複數個封閉線部243b被複數個延伸線部212b所包住，以及間隙子230介於在複數個延伸線部212b和封閉線部243b之間。在圖7C的剖面圖中，複數個封閉線部243b位於兩個延伸線部212b之間，且藉著間隙子230與隔離線部212b分開。此外，複數個封閉線部243b藉著複數個延伸線部212b與複數個環繞線部243a分開。 仍舊參照圖7A至圖7C，在本揭露的一些實施例中，第一核心層211和第二核心層242沿著第二方向D2交替排列。在本揭露的一些實施例中，如圖7B的剖面圖所示，在接合處間，複數個環繞線部243a具有寬度W6。此外，隔離線部212c和延伸線部212b之間的環繞線部243a具有寬度W7，寬度W7小於寬度W6。此外，在第二方向D2上，複數個封閉線部243b具有寬度W8。在本揭露的一些實施例中，寬度W5和W8實質相同。在本揭露的一些實施例中，寬度W2和W7實質相同。在一些實施例中，寬度W2、W5、W7和W8實質相同。 為了便於理解步驟110，請參見圖8A至圖8C，移除間隙子以在第一核心層和第二核心層之間形成複數個開口。圖8A至圖8C為根據本揭露之一些實施例的示意圖，例示圖1之製備方法之一製造階段，其中圖8B為沿著圖8A之A-A'的剖面圖，而圖8C則為沿著圖8A之B-B'的剖面圖。根據步驟110，從基底200中，移除間隙子230，以在第一核心層211和第二核心層242之間形成複數個開口234。因此，複數個隔離線部212c、複數個延伸線部212b、複數個環繞線部243a，以及複數個封閉線部243b藉著複數個開口234彼此間隔開。習知技藝之人士在考慮本揭露時可清楚知道，由於第一核心層211和第二核心層242的蝕刻速率與間隙子230的蝕刻速率完全不同，所以可在不損壞或消耗第一核心層211或第二核心層242下移除間隙子230，。 此外，在圖8C的剖面圖中，複數個環繞線部243a位於複數個隔離線部212c的兩側並藉著開口234與隔離線部212c分開。此外，在圖8C中所示，複數個延伸線部212b位於複數個封閉線部243b的兩側並藉著開口234與封閉線部243b分開。 圖9為根據本揭露之一些實施例的流程圖，例示一種半導體元件之精細互連之製備方法10'。由於步驟102至110與上文關於圖1所述雷同，為了簡潔起見，故省略雷同之細節，僅在此提供差異之處。 同樣參照圖9，在步驟110之後，半導體元件之精細互連的製備方法10'進行到步驟112，藉著該等開口蝕刻該硬遮罩，以形成複數個組合線部。半導體元件之精細互連的製備方法10'進一步包括步驟114，將該複數個組合線部分成複數個精細互連。根據一個或多個實施例，將進一步描述半導體元件之精細互連的製備方法10。 為了便於理解步驟112，請參見圖10A至圖10C，藉著該等開口蝕刻該硬遮罩，以形成複數個組合線部。圖10A至圖10C為根據本揭露之一些實施例的示意圖，例示圖9之製備方法之一製造階段，其中圖10B為沿著圖10A之A-A'的剖面圖，而圖10C則為沿著圖10A之B-B'的剖面圖。在步驟112中，第一核心層211和第二核心層242的圖案被轉移至基底200或目標層202。在本揭露的一些實施例中，根據步驟112，藉著複數個開口234，蝕刻硬遮罩204和目標層202以形成複數個組合線部260。 同樣參照圖10A至圖10C，習知技藝之人士應可輕易理解，複數個組合線部260包括藉著第一核心層211和第二核心層242所定義出的線。複數個組合線部260包括複數個隔離線部212c'、複數個延伸線部212b'、複數個環繞線部243a'，以及複數個封閉線部243b'。為簡化說明，帶有單引號“ ' ”的相同數字表示相同圖案。例如，複數個隔離線部212c'與圖8A中的複數個隔離線部212c具有相同圖案。習知技藝之人士應可輕易理解，複數個組合線部260的相對位置和寬度，與第一核心層211和第二核心層242一致，為了簡潔之故，刪除相似細節。 應注意，複數個組合線部260同樣具有一連接至複數個延伸線部212b'的基部，但是為了簡潔起見，在下面的描述中省略了基部這部分。 為了便於理解步驟114，把複數個組合線部分開成複數個精細互連，請參見圖11A至圖11C。圖11A至圖11C為根據本揭露之一些實施例的示意圖，例示圖9之製備方法之一製造階段，其中圖11B為沿著圖11A之A-A'的剖面圖，而圖11C則為沿著圖11A之B-B'的剖面圖。在步驟112之後，移除硬遮罩204。接下來，在基底200上，形成第三犧牲層250。第三犧牲層250形成在基底200上以填入在複數個組合線部260之間的間隙。在本揭露的一些實施例中，第三犧牲層250的材料可包括與第一犧牲層210或第二犧牲層240類似的材料，但本揭露並不限於此。 為了便於理解步驟114，請參見圖12A和圖12B，複數個組合線部分成複數個精細互連。圖12A至圖12C為根據本揭露之一些實施例的示意圖，例示圖9之製備方法之一製造階段，其中圖12B為沿著圖12A之A-A'的剖面圖，而圖12C則為沿著圖12A之B-B'的剖面圖。如圖12A至圖12C所示，在第三犧牲層250上，形成正光阻270。如在半導體製造領域中所已知的，正光阻270可包括藉著實施(例如但不限於)傳統的黃光微影技術而形成的線。在本揭露的一些實施例中，可在正光阻270上執行一修整步驟，使得正光阻270的寬度可以進一步縮小。然而，在本揭露的一些實施例中，當藉著傳統的黃光微影技術所形成的正光阻270包括期望寬度時，可省略該修整步驟。 參照圖12A，正光阻270的開口P1、P2和P3由實線示出，其中藉著開口P1、P2和P3，暴露出部分的第三犧牲層250。在第三犧牲層250下面而所暴露出的複數個隔離線部212c'、複數個延伸線部212b'、複數個環繞線部243a'和複數個封閉線部243b'將被蝕刻掉。 對於步驟114的附加說明，把複數個組合線部分開成複數個精細互連，請參見圖13A至圖13C。圖13A至圖13C為根據本揭露之一些實施例的示意圖，例示圖9之製備方法之一製造階段，其中圖13B為沿著圖13A之A-A'的剖面圖，而圖13C則為沿著圖13A之B-B'的剖面圖。在形成正光阻270之後，藉著正光阻270的開口P1、P2和P3，蝕刻第三犧牲層250和目標層202。因此，根據步驟114，把複數個組合線部260分成複數個的精細互連280。 參照圖12A和13A，複數個延伸線部212b'與基部隔離且由於開口P1而被劃分開。複數個隔離線部212c'藉著開口P3被進一步分割。複數個環繞線部243a'由於開口P1而被劃分開而且再被開口P3作進一步分割。由於開口P2，複數個封閉線部243b'被分割成幾條線。 參照圖13B，在本揭露的一些實施例中，複數個精細互連在第二方向上的寬度W9實質相同。參照圖13C所示，在本揭露的一些實施例中，複數個精細互連在第二方向上的寬度W10實質相同。 本揭露提供一種半導體元件之精細互連的製備方法。該製備方法包括下列步驟：提供一基底；在該基底上形成一第一核心層，其中該第一核心層包括一基部、複數個延伸線部、以及複數個隔離線部，該複數個延伸線部係從該基部沿著一第一方向延伸，該複數個隔離線部係與該基部隔開；隨後，在該第一核心層的側壁上，形成一間隙子；然後，在該基底上形成一第二核心層，其中該第二核心層包括複數個環繞線部以及複數個封閉線部，該複數個環繞線部係圍繞該複數個隔離線部，該複數個封閉線部係被該複數個延伸線部所圍住；移除該間隙子，以形成複數個開口在該第一核心層和該第二核心層之間。在移除該間隙子之後，該第一核心層和該第二核心層沿著一第二方向交替排列，該第二方向垂直該第一方向。 雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。 再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
10、10'‧‧‧方法
102～114‧‧‧步驟
200‧‧‧基底
202‧‧‧目標層
204‧‧‧硬遮罩
208‧‧‧遮罩層
210‧‧‧第一犧牲層
211‧‧‧第一核心層
212a、212a'‧‧‧基部
212c、212c'‧‧‧隔離線部
212b、212b'‧‧‧延伸線部
220‧‧‧圖案化光阻
230‧‧‧間隙子
232‧‧‧凹槽
234、P1、P2、P3‧‧‧開口
240‧‧‧第二犧牲層
242‧‧‧第二核心層
243a、243a'‧‧‧環繞線部
243b、243b'‧‧‧封閉線部
250‧‧‧第三犧牲層
260‧‧‧組合線部
270‧‧‧正光阻
280‧‧‧精細互連
D1‧‧‧第一方向
D2‧‧‧第二方向
W1～ W10‧‧‧寬度
參見實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為根據本揭露之一些實施例的流程圖，例示一種半導體元件之精細互連之製備方法。 圖2A和2B為根據本揭露之一些實施例的示意圖，例示圖1之製備方法之製造階段。 圖3A至圖3C為根據本揭露之一些實施例的示意圖，例示圖1之製備方法之一製造階段，其中圖3B為沿著圖3A之A-A'的剖面圖，而圖3C則為沿著圖3A之B-B'的剖面圖。 圖4A至圖4C為根據本揭露之一些實施例的示意圖，例示圖1之製備方法之一製造階段，其中圖4B為沿著圖4A之A-A'的剖面圖，而圖4C則為沿著圖4A之B-B'的剖面圖。 圖5A至圖5C為根據本揭露之一些實施例的示意圖，例示圖1之製備方法之一製造階段，其中圖5B為沿著圖5A之A-A'的剖面圖，而圖5C則為沿著圖5A之B-B'的剖面圖。 圖6A至圖6C為根據本揭露之一些實施例的示意圖，例示圖1之製備方法之一製造階段，其中圖6B為沿著圖4A之A-A'的剖面圖，而圖6C則為沿著圖6A之B-B'的剖面圖。 圖7A至圖7C為根據本揭露之一些實施例的示意圖，例示圖1之製備方法之一製造階段，其中圖7B為沿著圖7A之A-A'的剖面圖，而圖7C則為沿著圖7A之B-B'的剖面圖。 圖8A至圖8C為根據本揭露之一些實施例的示意圖，例示圖1之製備方法之一製造階段，其中圖8B為沿著圖8A之A-A'的剖面圖，而圖4C則為沿著圖8A之B-B'的剖面圖。 圖9為根據本揭露之一些實施例的流程圖，例示一種半導體元件之精細互連的製備方法。 圖10A至圖10C為根據本揭露之一些實施例的示意圖，例示圖9之製備方法之一製造階段，其中圖10B為沿著圖10A之A-A'的剖面圖，而圖10C則為沿著圖10A之B-B'的剖面圖。 圖11A至圖11C為根據本揭露之一些實施例的示意圖，例示圖9之製備方法之一製造階段，其中圖11B為沿著圖11A之A-A'的剖面圖，而圖11C則為沿著圖11A之B-B'的剖面圖。 圖12A至圖12C為根據本揭露之一些實施例的示意圖，例示圖9之製備方法之一製造階段，其中圖12B為沿著圖4A之A-A'的剖面圖，而圖12C則為沿著圖12A之B-B'的剖面圖。 圖13A至圖13C為根據本揭露之一些實施例的示意圖，例示圖9之製備方法之一製造階段，其中圖13B為沿著圖4A之A-A'的剖面圖，而圖13C則為沿著圖13A之B-B'的剖面圖。

Claims (18)

  1. 一種半導體元件之精細互連的製備方法，包括： 提供一基底； 形成一第一核心層在該基底上，其中該第一核心層包括一基部、複數個延伸線部、以及複數個隔離線部，該複數個延伸線部係從該基部沿著一第一方向延伸，該複數個隔離線部係與該基部隔開； 形成一間隙子在該第一核心層的側壁上； 形成一第二核心層在該基底上，其中該第二核心層包括複數個環繞線部、以及包括複數個封閉線部，該複數個環繞線部係圍繞該複數個隔離線部，該複數個封閉線部係被複數個延伸線部所圍住；以及 移除該間隙子以形成複數個開口在該第一核心層和該第二核心層之間，其中在移除該間隙子後，該第一核心層和該第二核心層沿著一第二方向交替排列，該第二方向垂直該第一方向。
  2. 如請求項1所述之製備方法，其中該複數個隔離線部藉著該複數個環繞線部與該複數個延伸線部分開。
  3. 如請求項1所述之製備方法，其中在沿著該第二方向截取的一剖面圖中，該複數個隔離線部、該複數個延伸線部、該複數個環繞線部，以及該複數個環繞線部在第二方向上的寬度皆實質相同。
  4. 如請求項1所述之製備方法，其中該複數個隔離線部、該複數個延伸線部、該複數個環繞線部，以及該複數個封閉線部，藉著複數個開口彼此間隔開。
  5. 如請求項4所述之製備方法，其中在沿著該第二方向所截取的一剖面圖中，該複數個環繞線部在該複數個隔離線部的兩側，且藉著該複數個開口與該隔離線部分開。
  6. 如請求項4所述之製備方法，其中在沿著該第二方向所截取的一剖面圖中，該複數個延伸線部在該複數個封閉線部的兩側，且藉著該複數個開口與該封閉線部分開。
  7. 如請求項1所述之製備方法，其中該第一核心層包括一另基部，其中該複數個延伸線部連接在該基部與該另基部之間。
  8. 如請求項7所述之製備方法，其中該複數個隔離線部與該另基部隔離。
  9. 如請求項1所述之製備方法，其中該第一核心層和該第二核心層包括相同的材料。
  10. 如請求項1所述之製備方法，包括： 形成一第一犧牲層在該基底上； 形成一第一圖案化光阻在該第一犧牲層上；以及 藉著該圖案化光阻，蝕刻該第一犧牲層，以形成該第一核心層。
  11. 如請求項10所述之製備方法，其中形成該第一核心層還包括： 在蝕刻該第一犧牲層之前，在該圖案化光阻上，實施一修整步驟。
  12. 如請求項1所述之製備方法，其中形成該間隙子在該第一核心層的側壁上還包括： 形成該間隙子在該第一犧牲層上；以及 移除間隙子的頂部，使得該間隙子之側部留在該第一核心層的側壁上。
  13. 如請求項1所述之製備方法，其中形成該第二核心層還包括： 形成一第二犧牲層在該基底上；以及 移除該第二犧牲層的頂部，以暴露該第一核心層並暴露該第一核心層的側壁上的該間隙子。
  14. 如請求項1所述之製備方法，另包括：形成一硬遮罩形成於該基底上。
  15. 如請求項14所述之製備方法，還包括： 藉著該複數個開口蝕刻該硬遮罩，以形成複數個組合線部；以及 將該複數個組合線部分成複數個精細互連。
  16. 如請求項1所述之製備方法，其中該複數個精細互連包括金屬墊。
  17. 如請求項15所述之製備方法，其中將該複數個組合線部分成該複數個精細互連還包括： 剝除該硬遮罩； 形成一第三犧牲層在該基底上； 形成一正光阻在該第三犧牲層上；以及 藉著該正光阻，蝕刻該第三犧牲層，以形成該複數個精細互連。
  18. 如請求項15所述之製備方法，其中在沿著該第二方向所截取的一剖面圖中，該複數個精細互連在該第二方向上的寬度實質相同。
TW107111461A 2017-12-21 2018-03-31 半導體元件之精細互連的製備方法 TWI694492B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762608801P 2017-12-21 2017-12-21
US62/608,801 2017-12-21
US15/894,095 2018-02-12
US15/894,095 US10262862B1 (en) 2017-12-21 2018-02-12 Method of forming fine interconnection for semiconductor devices

Publications (2)

Publication Number Publication Date
TW201937555A true TW201937555A (zh) 2019-09-16
TWI694492B TWI694492B (zh) 2020-05-21

Family

ID=66098549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107111461A TWI694492B (zh) 2017-12-21 2018-03-31 半導體元件之精細互連的製備方法

Country Status (3)

Country Link
US (1) US10262862B1 (zh)
CN (1) CN109950160B (zh)
TW (1) TWI694492B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242351A (zh) * 2019-07-16 2021-01-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260151A (ja) * 1987-04-17 1988-10-27 Nec Corp 微細配線の形成方法
EP1158573A4 (en) * 1999-10-15 2008-09-24 Ebara Corp METHOD AND APPARATUS FOR CONNECTION FORMING
TW475237B (en) * 2000-12-07 2002-02-01 Dongbu Electronics Co Ltd Method for fabricating semiconductor device
CN100356513C (zh) * 2003-11-19 2007-12-19 旺宏电子股份有限公司 具有缩小间距的半导体元件及其形成方法
JP4516450B2 (ja) * 2005-03-02 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7696101B2 (en) * 2005-11-01 2010-04-13 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US8222140B2 (en) * 2009-12-23 2012-07-17 Intel Corporation Pitch division patterning techniques
US9391200B2 (en) * 2014-06-18 2016-07-12 Stmicroelectronics, Inc. FinFETs having strained channels, and methods of fabricating finFETs having strained channels
KR102310511B1 (ko) * 2014-12-19 2021-10-08 삼성전자주식회사 반도체 소자 및 그 형성 방법
US10622368B2 (en) * 2015-06-24 2020-04-14 Sandisk Technologies Llc Three-dimensional memory device with semicircular metal-semiconductor alloy floating gate electrodes and methods of making thereof
US10217863B2 (en) * 2016-06-28 2019-02-26 International Business Machines Corporation Fabrication of a vertical fin field effect transistor with an asymmetric gate structure
US10032855B1 (en) * 2017-01-05 2018-07-24 International Business Machines Corporation Advanced metal insulator metal capacitor
US10043746B1 (en) * 2017-02-06 2018-08-07 International Business Machines Corporation Fabrication of vertical fuses from vertical fins
US10546785B2 (en) * 2017-03-09 2020-01-28 International Business Machines Corporation Method to recess cobalt for gate metal application

Also Published As

Publication number Publication date
US10262862B1 (en) 2019-04-16
CN109950160B (zh) 2020-09-08
CN109950160A (zh) 2019-06-28
TWI694492B (zh) 2020-05-21

Similar Documents

Publication Publication Date Title
CN106505096B (zh) 半导体器件及其制造方法
US10553433B2 (en) Method for preparing a semiconductor structure
CN104658971B (zh) 制造finfet器件的方法
US10763262B2 (en) Method of preparing semiconductor structure
TWI671819B (zh) 半導體裝置及其製作方法
CN109119470B (zh) 边界间隔物结构以及集成
TWI727086B (zh) 製造半導體裝置的方法
TW202018814A (zh) 半導體結構的製備方法
US10529570B1 (en) Method for preparing a semiconductor structure
US10410910B1 (en) Method for preparing semiconductor structures
TWI652722B (zh) 半導體結構之製備方法
TWI694492B (zh) 半導體元件之精細互連的製備方法
JP2005354046A (ja) 半導体装置の製造方法
TWI644373B (zh) 半導體圖案及其製備方法
TW201911422A (zh) 製造半導體元件之方法
US20200052067A1 (en) Semiconductor structure and method for preparing the same
TWI443772B (zh) 元件內隔離結構之製造方法
US20200090980A1 (en) Method for preparing semiconductor structures
CN109994382B (zh) 修复的掩模结构以及产生的下方图案化结构
KR101780124B1 (ko) 더미 게이트 구조체를 갖는 반도체 디바이스
CN118098936A (zh) 半导体结构的制作方法、掩膜结构及半导体结构
TW201926615A (zh) 半導體元件的製作方法
TW201701322A (zh) 開口結構及其製造方法以及內連線結構