CN1619774A - 具有缩小间距的半导体元件及其形成方法 - Google Patents

Abstract

本发明是关于一种具有缩小间距的半导体元件及其形成方法，该具有缩小间距的半导体元件的形成方法，包括先提供基底。然后，在基底上形成材料层。接着，在材料层上形成光阻层。之后，使光阻层的顶面暴露在辐射中。继之，在光阻层上形成硅化层。此外，该方法更包括移除部分的硅化层，以暴露出光阻层。之后，移除光阻层。接着，以硅化层为罩幕，移除部份的材料层。然后，移除其它部分的硅化层。本发明使半导体元件的单元间距可以降低，因此元件密度可以提升，进而可以缩小集成电路的尺寸，且加快其速度，从而更加适于实用，而具有产业的广泛利用价值。

Description

具有缩小间距的半导体元件及其形成方法

技术领域

本发明涉及一种半导体元件及其形成方法，特别是涉及一种在半导体元件中，降低单元间距(Cell Pitch)的半导体元件及其形成方法。

背景技术

半导体元件的制作是一个复杂的制程，一般来说，该制程包括有数个微影制程。在一般的微影制程中，光阻层会沉积在欲被图案化的膜层上，并且暴露在辐射光源中。其中，该辐射光源例如是紫外辐射，且该辐射光源会穿透一个光罩来进行投射，而且为了在光阻中形成图案，还会先在光罩上定义出图案。此外，由于光罩仅让辐射通过至欲被图案化的膜层的选择区域，因此仅有位于选择区域上的光阻层会曝光。之后，再对光阻层进行显影，以在位于下方且欲被图案化的膜层上形成图案化的光阻层。位于下方的部分的膜层会藉由光阻层而暴露出来，并且藉由蚀刻而被移除，而定义出例如是后续所形成的晶体管元件的导电闸极(Gate Conductor)。因此，在光阻中的图案可以重制于下方的膜层中。

当然，半导体元件的尺寸尽可能地缩小，对于半导体元件来说，可使其具有更重要的优势。不过，当利用一般的微影制程来制作半导体元件时，微影制程会限制半导体元件的尺寸与密度。例如，一个特定的微影制程其最小解析能力(Resolution Capability)会决定出最小间距(Pitch)，亦即对于一个欲被图案化的膜层来说，该间距的特征会藉由微影制程而印刷(Print)于上。如此对于现有习知的半导体元件来说，微影制程会导致其可达到的最小宽度受到限制。所以，当利用微影制程来定义例如像是晶体管的导电闸极时，各个导电闸极的宽度或是彼此的距离将不容易缩小。

由于微影制程的限制，半导体元件的间距将不易缩小，其中该半导体元件例如是晶体管的导电闸极。“间距”一词，在此处的定义是为相同型态且相邻的二个结构，其在同一点上彼此之间的距离。其中，该相同型态的结构例如是二个相邻的晶体管的导电闸极。由于半导体元件的间距不易缩小，因此元件的密度也不易提升以符合对于较小尺寸且较快速的半导体元件的需求。此外，对于半导体元件来说，高密度是可以转化成较低的材料成本。

因此在现有技术中，对于如何可信地(reliably)且有效地(Efficiently)缩小半导体元件的间距的需求是存在的。此外，更需要发展出一种半导体元件的制造方法，以在微影制程中，相邻且具有相同型态的结构其彼此的距离与宽度不会受到微影制程的限制。

由此可见，上述现有的半导体元件及其形成方法仍存在有诸多缺陷，而亟待加以进一步改进。为了解决现有的半导体元件及其形成方法的缺陷，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。

有鉴于现有的半导体元件及其形成方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新的具有缩小间距的半导体元件及其形成方法，能够改进一般现有的半导体元件及其形成方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的半导体元件的形成方法存在的缺陷，而提供一种新的具有缩小间距的半导体元件的形成方法，所要解决的技术问题是使其元件密度可以提升，从而更加适于实用，且具有产业上的利用价值。

本发明的另一目的在于，克服现有的半导体元件存在的缺陷，而提供一种具有缩小间距的半导体元件的结构，所要解决的技术问题是使其集成电路的尺寸可以缩小，加快其速度，并且元件密度可以提升。

本发明的再一目的在于，克服现有的半导体元件的形成方法存在的缺陷，而提供一种具有缩小间距的半导体元件的形成方法，所要解决的技术问题是使其集成电路的尺寸可以缩小，加快其速度，并且元件密度可以提升。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种具有缩小间距(Pitch)的半导体元件的形成方法，该方法包括以下步骤：提供一基底；在该基底上形成一材料层；在该材料层上形成一光阻层；使该光阻层的顶面暴露在一处理辐射(Treatment Radiation)中；在该光阻层上形成一保护层；移除部分的该保护层，以暴露出位于下方的部分的该光阻层；移除该光阻层；以及以该保护层为一罩幕，移除部分的该材料层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的具有缩小间距的半导体元件的形成方法，其中：该处理辐射包括光辐射；该保护层包括一硅化层(Silylated Layer)；以及该方法包括移除该保护层的其它部分的一额外步骤。

前述的具有缩小间距的半导体元件的形成方法，其中所述的材料层是选自由一第II族化合物、第III族化合物、第IV族化合物、第V族化合物、第VI族化合物所组成的族群。

前述的具有缩小间距的半导体元件的形成方法，其中所述材料层是选自由硅、二氧化硅、经掺杂的二氧化硅、氮化硅、多晶硅、铝、铜、钛、氮化钛、钽与氮化钽所组成的族群。

前述的具有缩小间距的半导体元件的形成方法，其中所述的材料层是由一高分子树脂所制成的。

前述的具有缩小间距的半导体元件的形成方法，其中所述的材料层是选自由一介电质抗反射涂布(Dielectric Anti-Reflective Coating)、一底部抗反射涂布(Bottom Anti-Reflective Coating)与一可显影底部抗反射涂布(Development Bottom Anti-Reflective Coating，DeBARC)所组成的族群。

前述的具有缩小间距的半导体元件的形成方法，其中所述的光阻层是为一图案化的光阻层。

前述的具有缩小间距的半导体元件的形成方法，其中所述的光阻层是为正光阻。

前述的具有缩小间距的半导体元件的形成方法，其中所述的光阻层是为正电子束(E-Beam)阻剂。

前述的具有缩小间距的半导体元件的形成方法，其中使该光阻层暴露在辐射中包括进行一全面性曝光制程(Flood Exposure Process)，以改变该光阻层的至少一性质。

前述的具有缩小间距的半导体元件的形成方法，其中在该光阻层上形成的一硅化层包括硅化(Silyanize)该光阻层的一表面。

前述的具有缩小间距的半导体元件的形成方法，其中所述的硅化该光阻层的一表面包括在一气相中进行一硅化制程。

前述的具有缩小间距的半导体元件的形成方法，其中所述的硅化该光阻层的一表面包括在一液相中进行一硅化制程。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种具有缩小间距的半导体元件的结构，该结构是利用权利要求1所述的半导体元件的形成方法所形成。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种具有缩小间距的半导体元件的结构，该结构是利用权利要求2所述的半导体元件的形成方法所形成。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种具有缩小间距的半导体元件的结构，该结构是利用权利要求9所述的半导体元件的形成方法所形成。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种具有缩小间距的半导体元件的形成方法，该方法包括以下步骤：提供一基底，该基底上形成有一第一膜层；在该第一膜层上形成有一第二膜层；对该第二膜层上进行一处理，以在该第二膜层上形成一保护层；移除该保护层的一第一部份，以暴露出该第二膜层；移除该第二膜层；以及以该保护层为一蚀刻罩幕，移除该第一膜层的一暴露的部分。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的具有缩小间距的半导体元件的形成方法，其中：该处理包括一全面性曝光；该保护层包括一硅化层；以及该方法包括移除该保护层的一第二部分的一额外步骤。

前述的具有缩小间距的半导体元件的形成方法，其中：该第一膜层是为一材料层；该第二膜层是为一图案化的光阻层；以及该全面性曝光包括暴露在紫外辐射中，且进行与该第二膜层实质上垂直的紫外辐射，以使该第二膜层的顶面暴露在该紫外辐射中。

前述的具有缩小间距的半导体元件的形成方法，其中：该第一膜层是选自由一第II族化合物、第III族化合物、第IV族化合物、第V族化合物、第VI族化合物所组成的族群；该第二膜层是为一光阻层；以及该全面性曝光制程是改变该第二膜层的至少一性质，以使部分的该第二膜层可以被移除。

前述的具有缩小间距的半导体元件的形成方法，其中：该第二膜层的该硅化是进行于一气相或一液相中；移除该硅化层的该第一部份，以暴露出该第二膜层包括利用一回蚀刻制程或一化学机械平坦化制程；以及移除该硅化层的该第一部份是结束于该第二膜层的一实质部分被移除之前。

前述的具有缩小间距的半导体元件的形成方法，其中：该第二膜层的该硅化是进行于一气相或一液相中；移除该硅化层的该第一部份，以暴露出该第二膜层包括利用一干式蚀刻制程或一湿式蚀刻制程；移除该第二膜层包括利用一干式剥除制程或一湿式剥除制程；移除该第二膜层是结束于该第一膜层的一实质部分被移除之前。

前述的具有缩小间距的半导体元件的形成方法，其中移除该硅化层的该第二部分是形成具有一间距(Pitch)的多数个结构，且该间距是小于一微影制程所允许的间距尺寸。

前述的具有缩小间距的半导体元件的形成方法，其中所述的其中移除该硅化层的该第二部分是结束于该基底的一实质部分被移除之前。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种具有缩小间距的半导体元件的结构，该结构是利用权利要求17所述的方法所形成。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种具有缩小间距的半导体元件的结构，该结构是利用权利要求18所述的方法所形成。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种具有缩小间距的半导体元件的形成方法，该方法包括以下步骤：在一基底上形成一材料层；在该材料层上形成一图案化的光阻层；使该图案化的光阻层暴露在紫外辐射中，以改变该图案化的光阻层的至少一性质，并且使得一部分的该图案化的光阻层的交联(Cross-Link)程度降低；藉由使甲硅烷基胺(Silylamine)扩散进入该图案化的光阻层，而形成覆盖该表面的一硅化层，以在一气相或一液相中硅化该图案化的光阻层；利用一回蚀刻制程或一化学机械平坦化制程，来移除该硅化层的一第一部份，以暴露出该图案化的光阻层；利用一电浆气体，来移除该图案化的光阻层；以该硅化层作为一蚀刻罩幕，移除该材料层的一暴露的部份；以及移除该硅化层的一第二部份，以形成具有一间距的多数个结构，且该间距是小于一微影制程所允许的间距尺寸。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的具有缩小间距的半导体元件的形成方法，其中：该电浆气体包括臭氧；以及移除该硅化层的该第二部分是结束该材料层的一实质部分被移除之前。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：

本发明是藉由提出一种简单且可行的方法来满足上述的需求，该方法是利用光阻硅化(Photoresist Silyation)技术，来降低半导体元件的单元间距(Cell Pitch)。例如，利用现行的微影制程，使得所形成的元件其单元间距只有现有习知元件的一半。由于半导体元件的单元间距可以降低，因此元件密度可以提升，进而缩小集成电路的尺寸且加快其速度。

在一实施例中，且此仅为其中一个范例，是提出一种具有缩小间距的半导体元件的形成方法，该方法包括先提供基底。然后，在基底上形成材料层。接着，在材料层上形成光阻层。之后，使光阻层暴露在辐射中。继之，在光阻层的表面上形成硅化层(Silylated Layer)。此外，该方法更包括移除部分的硅化层，以暴露出光阻层。然后，移除光阻层。接着，以硅化层为罩幕，移除部分的材料层。之后，移除硅化层的其它部份。

在另一实施例中，该方法包括先提供基底，且该基底上是形成有第一膜层。然后，在第一膜层上形成第二膜层。接着，在预设的时间内，在第二膜层上进行全面性曝光(Flood Exposure)。之后，硅化第二膜层，以在第二膜层上形成硅化层。此外，该方法更包括移除硅化层的第一部分，以暴露出第二膜层。然后，移除第二膜层。接着，以硅化层为罩幕，移除第一膜层的暴露的部分。之后，移除硅化层的第二部份。

在又一实施例中，本发明提出一种具有缩小间距的半导体元件的形成方法，其包括先在基底上形成材料层。然后，在材料层上形成图案化的光阻层。接着，使图案化的光阻层暴露在紫外辐射中，以改变图案化的光阻层的至少一性质，而使得部分的图案化的光阻层变成去聚合(Depolymerized)层。之后，在气相或液相中硅化该去聚合层，以在图案化的光阻层上形成硅化层。此外，该方法更包括利用回蚀刻制程或化学机械平坦化制程，来移除硅化层的第一部份，以暴露出图案化的光阻层。然后，利用电浆气体，来移除图案化的光阻层。接着，以硅化层作为蚀刻罩幕，移除材料层的暴露的部份。之后，移除硅化层的第二部份，以形成具有间距的多数个结构，且该间距是小于微影制程所允许的间距尺寸。

在此所叙述的特征或是各个特征的结合都包括在本发明的范围内，而且本发明所具有的特征或是各个特征的结合皆不会相互抵触。此外，这些特征可以藉由内容的描述、说明以及熟知此技艺者对于背景知识的了解而更加地显而易见。为了说明本发明的目的，特在此处描述本发明的观点、优点与新颖的特征。当然，在本发明的任何特定的实施例中，并不需要将所有的观点、优点与特征置入其中。本发明的其它的优点与观点会在下面的描述说明与权利要求书中加以说明。

经由上述可知，本发明是关于一种具有缩小间距的半导体元件及其形成方法，该具有缩小间距的半导体元件的形成方法，包括先提供基底。然后，在基底上形成材料层。接着，在材料层上形成光阻层。之后，使光阻层的顶面暴露在辐射中。继之，在光阻层上形成硅化层。此外，该方法更包括移除部份的硅化层，以暴露出光阻层。之后，移除光阻层。接着，以硅化层为罩幕，移除部份的材料层。然后，移除其它部份的硅化层。

借由上述技术方案，本发明具有缩小间距的半导体元件的形成方法，使其元件密度可以提升，从而更加适于实用。本发明的具有缩小间距的半导体元件的结构，使其集成电路的尺寸可以缩小，加快其速度，并且元件密度可以提升。另外本发明的具有缩小间距的半导体元件的形成方法，使其集成电路的尺寸可以缩小，而可加快其速度，并且元件密度可以提升。

综上所述，本发明特殊的具有缩小间距的半导体元件及其形成方法，使半导体元件的单元间距可以降低，因此元件密度可以提升，进而可以缩小集成电路的尺寸，且加快其速度。其具有上述诸多的优点及实用价值，并在同类方法及产品中未见有类似的方法及结构设计公开发表或使用而确属创新，其不论在方法、产品结构或功能上皆有较大改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的半导体元件及其形成方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

图1是依照本发明一较佳实施例的一种基底的剖面图，其中该基底上已依序形成有材料层以及图案化的光阻层。

图2是接续图1，是绘示在图案化的光阻上进行全面性曝光的步骤示意图。

图3是接续图2，是绘示硅化去聚合层，以在图案化的光阻层上形成硅化层的步骤示意图。

图4是接续图3，是绘示利用回蚀刻技术或现有习知的研磨技术，来移除硅化层的顶部，以暴露出未硅化的图案化的光阻层的顶面的步骤示意图，其中现有习知的研磨技术例如是化学机械平坦化。

图5是接续图4，是绘示利用干式剥除技术，来移除未硅化的图案化的光阻层的步骤示意图。

图6是接续图5，是绘示以硅化层作为蚀刻罩幕，蚀刻材料层的步骤示意图。

图7是接续图6，是绘示利用湿式剥除技术，来移除硅化层，以形成具有缩小间距的多数个结构的步骤示意图。

10：基底              12：材料层

14：光阻层            16：未硅化的图案化的光阻层

18：硅化层            20：结构

H1、H2、H3：高度      CD1、CD2、CD3：宽度

d1、d2：间距          t：厚度

具体实施方式

以下结合附图及较佳实施例，对依据本发明提出的具有缩小间距的半导体元件及其形成方法其具体结构、方法、步骤、特征及其功效，详细说明如后。

以下仅举较佳实施例以说明本发明，在本实施例的图标与文字的叙述中，相同或相似的参考标号是指相同的或相似的部分。而且，图标皆为示意图，其并非实际尺寸。在此为了方便及清楚的进行说明，与位置方向有关的用语，例如顶部、底部、左边、右边、往上、往下、之上、之下、底下、前面以及后面等，仅是用以说明图标的结构，而并非构成本发明的限制。

虽然在本实施例中是以特定图标以详细说明，但是并非用以限定本发明。以下详细的描述，虽然是为一较佳实施例，但在不脱离本发明技术实质的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书保护范围所界定为准。除此之外，下述所提及的具有缩小间距(Pitch)的半导体元件的形成方法及其结构，其并无法涵盖一个完整的具有缩小间距的半导体元件的制程。本发明可以与许多现有习用的集成电路制造技术相结合，但此处仅提及有限的制程步骤，其是用以解释本发明所需。本发明是适用于一般的半导体元件及其制程，不过，为了说明本发明的目的，下面的说明仅与在半导体元件中，利用硅化技术来降低单元间距的方法有关。

下面请特别参阅图式来进行说明。请参阅图1所示，是基底10的剖面图。其中基底10上是形成有材料层12，且在材料层12上是形成有光阻层14，其中该光阻层14例如是图案化的光阻层。因此，材料层12与光阻层14是依序形成于基底10上。在一较佳实施例中，该基底10是由单晶硅材料所制成。另外，基底10亦可例如是由氮化镓(GaN)、砷化镓(GaAs)或是在一般常用且合适于半导体的材料所制成。

该材料层12的较佳的制成材质，其可针对特定的半导体应用或是结构的需求，来加以选择。例如，该材料层12可以包括半导体化合物，其可选自任何IIIA族与VA族元素(III-V半导体化合物)，混合的III-V化合物、IIA族或IIB族与VIA族元素(II-VI半导体化合物)，混合的II-VI化合物，以及其组合。其例如是硅(Si)、二氧化硅(SiO₂)、经掺杂的二氧化硅、氮化硅(SiN)、多晶硅(Si₂)、铝(Al)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、铜、铝铜(AlCu)合金、高分子树脂、介电质抗反射涂布(DielectricAnti-Reflective Coating，DARC)、底部抗反射涂布(BottomAnti-Reflective Coating，BARC)、可显影抗反射涂布(Development BottomAnti-Reflective Coating，DeBARC)，以及这些不同材料的任何组合。

不过，在一较佳实施例中，该材料层12可以包括其它半导体材料、金属或是非金属材料，只要这些材料可用以形成半导体元件、结构以及/或是集成电路。在一实施例中，在基底10上形成材料层12的方法可以藉由热制程来达成，其例如是热氧化。在一实施例中，在热氧化的过程中，基底10是暴露在热辐射中，且周遭的环境是充满氧气，以在基底10上形成材料层12。此外，该材料层12可以利用现有习知的薄膜沉积的方法沉积在基底10上，其例如是化学气相沉积法(Chemical Vapor deposition，CVD)。材料层12在实质上是可具有一个大约从40埃()到8000埃的均匀厚度的范围，且较佳的是在实质上具有大约1200埃的均匀厚度。在本实施例中，该材料层12包括厚度大约为80/1200埃的氧化硅/多晶硅，且图案化的光阻层14具有大约4200埃的厚度。

在材料层12上形成光阻层14例如是利用微影制程。光阻层14可以是负光阻、正光阻、负电子束阻剂或是正电子束阻剂。在本实施例中，光阻层14包括正光阻。又称为辐射-软化(Radiation-Softening)光阻的正光阻，其可藉由暴露在辐射中，而被去聚合化(Depolymerize)，其中该辐射例如是UV辐射。藉由正光阻的使用，暴露在辐射中的区域会被溶解于显影液中，而覆盖有光阻且未暴露的区域将不受影响。为了形成光阻层14，会先在材料层12上旋转(Spin)涂布一层光阻层，然后在光阻烘烤制程之后，基底10会置入一般所熟知的步进机(Stepper)或是扫描装置(Scanner)中，且在步进机或是扫描装置中光罩板会被对准并且暴露在紫外(UV)辐射中。光罩板的尺寸可以是仅能覆盖住小部分的基底10的大小，在这样的情况下，步进机或是扫描装置会将基底10分成多个象限(Quandrant)来进行扫描，而使这些区域依序曝光，直到整个基底10或是所欲曝光的部分基底都曾暴露于UV辐射中为止。然后，在后曝光硬烤(Post Exposured Bake)之后，将基底10置入于显影液中，以使曾暴露在UV辐射中的光阻层，其去聚合的部分溶解，而产生图案化的光阻层14。

在本实施例中，该图案化的光阻层14的特征，其高度H1大约为4200埃，且宽度CD1大约为1600埃。而且，在本实施例中，图案化的光阻层14其最小间距尺寸d1是与微影制程所允许的尺寸一样小。例如，最小间距尺寸d1可以是3000埃。在其它实施例中，宽度、高度以及/或是间距d1可以是其它尺寸大小。

请参阅图2所示，是接续图1，是绘示在图案化的光阻层14上进行曝光的剖面图。该曝光制程可以改变或是转变图案化的光阻层14的至少一性质。例如，部分的图案化的光阻层14可以从交联(Cross-Linked)的高分子状态改变成较不交联的高分子状态。因此，依照本发明的观点，是进行全面性曝光处理(Flood Exposure Treatment)，以至少改变光阻层14的交联程度。如此硅化试剂将更易扩散进入该降低交联程度的高分子中。

在图2中，为了改变高分子的交联程度，是进行紫外辐射的全面性曝光，以使图案化的光阻层去聚合化。该对图案化的光阻层14进行全面性曝光的制程例如是藉由深紫外辐射(小于2480埃)所达成，且之后是进行热处理步骤。该曝光制程是在预定的时间与剂量下，以实质上垂直图案化的光阻层14来加以实施，所以图案化的光阻层14的顶面例如是可以全面性地曝光。在一实施例中，紫外辐射的剂量例如是大约30-200mJ/cm²，且曝光的能量大约是50mJ/cm²。热处理步骤可以在温度大约为摄氏90-150度之间，且时间大约为1-5分钟内进行。

在本实施中，该处理包括硅化图案化的光阻层14，且该硅化包括一个扩散制程，例如是使硅化试剂扩散进入至图案化的光阻层14的外部。以使用硅为实施例的情况下，硅化试剂例如是包括甲硅烷基胺(二甲基硅烷基二甲基胺(dimethysilydimethyamine)、二甲基氨基五甲基二硅烷(dimethylaminopentamethyldisilane)、二甲基硅烷基二乙基胺(dimethylsilydiethylamine)或是双(二甲基氨基)二甲基硅烷(bis(dimethylamino)dimethylsilane)等)。这个硅化试剂是以包含有硅的蒸汽或是液体的方式来实施，且该硅化试剂可以藉由对图案化的光阻层结构提供硅，来提供一个较大的蚀刻阻抗(Etch Resistance)。在一较佳实施例中，对气相的硅化试剂来说，硅化的过程，可在在温度大约为摄氏90-150度之间，且时间大约为1-20分钟内进行。对液相的硅化试剂来说，硅化的过程，可于在温度大约为摄氏15-30度之间，且时间大约为1-20分钟内进行。硅化扩散的过程最好是能够调整，以使所形成的硅化层18其垂直深度(例如：硅化层的厚度为t)小于图案化的光阻层14的厚度，而且如图所示，该垂直深度小于高度H2，而保留下来且未硅化的图案化的光阻层16其高度是为H3。

硅化制程的结果，未硅化的图案化的光阻层16的表面部分会被硅化，而在未硅化的图案化的光阻层16上形成富含有(Enriched)硅的光阻层或是硅化层18，以形成如图3所示的结构。依照本发明的观点，硅化层18可以让利用一般的微影制程所得的单元间距缩小。硅化层18其具有的厚度t大约是600埃。在本实施例中，保留在硅化层18下的图案化的光阻层14，其厚度H3大约为3800埃，且所形成的未硅化的图案化的光阻层16宽度CD3大约为900埃。在依照本发明的实施例中，高度H1是大于高度H3，且宽度CD1是大于宽度CD3。在本实施例中，所得到的覆盖有硅化层18的结构其高度H2大约是4400埃，且宽度CD2大约是2100埃。此外，在依照本发明的实施例中，高度H2是大于高度H1，且宽度CD2是大于宽度CD1，宽度CD2大约等于宽度CD3加上2倍的厚度t，且高度H2大约等于高度H3加上厚度t。

接下来，将顶部的硅化层18移除(例如平坦化)，以暴露出未硅化的图案化的光阻层16的表面，该移除方法例如是利用回蚀刻技术或现有习知的研磨技术，以形成如图4所示的结构，其中现有习知的研磨技术例如是化学机械研磨(Chemical Mechanical Polishing，CMP)制程。举例来说，是进行化学机械研磨制程以移除硅化层18的顶部，并且暴露出未硅化的图案化的光阻层16的顶面。硅化层18的研磨时间，是以能够完全移除硅化层18的顶部为基准，亦即化学机械研磨制程会结束于未硅化的图案化的光阻层16的实质部分被移除之前的时间点上。在一较佳实施例中，硅化层18以及部分的未硅化的图案化的光阻层16的额外的研磨是有可能发生的。不过，在化学机械研磨制程的过程中，为了使得欲移除的材料能获得较好的控制，可以利用控制平坦化的深度，而使材料仅移除至顶面处。其它移除硅化层18顶部的方法还可以包括有干式蚀刻、湿式蚀刻或是其它的蚀刻制程。熟知此技艺者所了解的各种不同的技术亦可在此处实施。

然后，请参阅图5所示，移除未硅化的图案化的光阻层16，其移除方法例如是使用电浆蚀刻。由于电浆蚀刻是以非等向的蚀刻方式来进行，故可使得所保留下来的结构其边缘具有较尖锐(Sharper)的轮廓，所以，在此处使用电浆蚀刻是较佳的移除方式。在本实施例中，电浆蚀刻是以包含有氧气的蚀刻气体来进行。在电浆源气体的成分是可以改变的，例如，其可以包含氧气(O₂)。该制程的步骤例如是包括使用C₂F₆电浆的第一步骤、使用O₂-SO₂电浆的主要蚀刻步骤以及一个过度蚀刻步骤。这样的蚀刻会造成未硅化的图案化的光阻层16剥蚀(Degrade)，而硅化层18则会变成富含有二氧化硅的高分子，如此更增加了其对电浆蚀刻的阻抗性。当把氧电浆应用于此所描述的蚀刻制程中，硅化对于图案化的光阻层14其蚀刻阻抗性来说，是存在有独特的优势。例如，已依照本发明的在此处所描述的方法进行硅化的光阻层，在氧气电浆下，其所表现的蚀刻速率约小于未硅化的图案化的光阻层14的50％。因此，硅化层18可以形成于较薄的膜层中，且产生较一般现有习知技术更为尖锐的图像(Image)。

未硅化的图案化的光阻层16其蚀刻时间，是以能够完全移除未硅化的图案化的光阻层16为基准，亦即此移除技术会结束于材料层12的实质的部分被移除之前的时间点上。在本实施例中，未硅化的图案化的光阻层16的移除，可以使部分的材料层12暴露出来。

然后，使用硅化层18作为蚀刻罩幕层，藉由使用对材料层的选择性大于处理(例如：硅化)层18的蚀刻剂，来蚀刻材料层12，以形成如图6所示的结构。特别是，本实施例中，在材料层12所进行的蚀刻，其条件是为材料层12的蚀刻速率大于硅化层18的蚀刻速率，且当基底10的上表面被暴露出来时，该蚀刻会停止。该制程类似于在进行材料层12的蚀刻时，是以基底10作为蚀刻终止层。

之后，移除硅化层18，其移除方法例如是使用湿式蚀刻技术，其例如是依序使用稀释氢氟酸(200∶1)、硫酸与双氧水混合液以及氨水/双氧水/去离子水混合液，以形成如图7所示的具有间距的多数个结构。特别是，在本实施例中，在硅化层18上所进行的蚀刻，其条件是为硅化层18的蚀刻速率大于基底10的蚀刻速率(以及，在一实施例中，亦会大于材料层12的蚀刻速率)，且当材料层12的上表面被暴露出来时(以及，在一实施例中，基底10的在蚀刻之前未暴露出来的上表面被暴露出来时)，该蚀刻会停止。该制程类似于在进行硅化层18的蚀刻时，是以材料层12与基底10作为蚀刻终止层。在移除硅化层后，是可形成一个晶体管元件。其中晶体管元件的形成方法例如是将掺质植入基底10的源极/汲极接面，而该接面是位于这些结构20之间。在一较佳实施例中，相邻二个结构20之间的距离是相对固定的。距离标号d2是表示结构20的间距，因此也为依照本发明的方法而在后续所形成的晶体管元件的间距。从图1中的间距d1与图7中的间距d2的比较可以看出，间距d2是为间距d1的一半。此外，从图1与图7也可以看出，每一个结构其剖面(Lateral)的宽度实质上是小于微影制程所允许的最小的剖面宽度。所以，本发明可以提供一种晶体管元件的形成方法，且利用该方法所得的元件其间距小于利用现行的微影条件所得的现有习知的晶体管元件的间距大小。由于元件的间距可以缩小，因此元件的密度可以提升。

在上面的描述中，熟知此技艺者可以轻易推知，利用本发明的方法可以形成一个半导体元件，特别是利用硅化技术来降低半导体元件中的单元间距的方法。虽然在上面的描述说明中，是以数个实施例来说明本发明，但并非用以限定本发明。任何熟习此技艺者，更对于此所揭露的观点可以进行整合、删去、取代以及润饰，而使其更浅显易见。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (28)

1、一种具有缩小间距(Pitch)的半导体元件的形成方法，其特征在于该方法包括以下步骤：

提供一基底；

在该基底上形成一材料层；

在该材料层上形成一光阻层；

使该光阻层的顶面暴露在一处理辐射(Treatment Radiation)中；

在该光阻层上形成一保护层；

移除部分的该保护层，以暴露出位于下方的部分的该光阻层；

移除该光阻层；以及

以该保护层为一罩幕，移除部分的该材料层。

2、根据权利要求1所述的具有缩小间距的半导体元件的形成方法，其特征在于其中：

该处理辐射包括光辐射；

该保护层包括一硅化层(Silylated Layer)；以及

该方法包括移除该保护层的其它部分的一额外步骤。

3、根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的材料层是选自由一第II族化合物、第III族化合物、第IV族化合物、第V族化合物、第VI族化合物所组成的族群。

4、根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的材料层是选自由硅、二氧化硅、经掺杂的二氧化硅、氮化硅、多晶硅、铝、铜、钛、氮化钛、钽与氮化钽所组成的族群。

5、根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的材料层是由一高分子树脂所制成的。

6、根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的材料层是选自由一介电质抗反射涂布(DielectricAnti-Reflective Coating)、一底部抗反射涂布(Bottom Anti-ReflectiveCoating)与一可显影底部抗反射涂布(Development BottomAnti-Reflective Coating，DeBARC)所组成的族群。

7、根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的光阻层是为一图案化的光阻层。

8、根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的光阻层是为正光阻。

9、根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的光阻层是为正电子束(E-Beam)阻剂。

10、根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中使该光阻层暴露在辐射中包括进行一全面性曝光制程(FloodExposure Process)，以改变该光阻层的至少一性质。

11、根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中在该光阻层上形成的一硅化层包括硅化(Silyanize)该光阻层的一表面。

12、根据权利要求11所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的硅化该光阻层的一表面包括在一气相中进行一硅化制程。

13、根据权利要求12所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的硅化该光阻层的一表面包括在一液相中进行一硅化制程。

14、一种具有缩小间距的半导体元件的结构，其特征在于该结构是利用权利要求1所述的半导体元件的形成方法所形成。

15、一种具有缩小间距的半导体元件的结构，其特征在于该结构是利用权利要求2所述的半导体元件的形成方法所形成。

16、一种具有缩小间距的半导体元件的结构，其特征在于该结构是利用权利要求9所述的半导体元件的形成方法所形成。

17、一种具有缩小间距的半导体元件的形成方法，其特征在于该方法包括以下步骤：

提供一基底，该基底上形成有一第一膜层；

在该第一膜层上形成有一第二膜层；

对该第二膜层上进行一处理，以在该第二膜层上形成一保护层；

移除该保护层的一第一部份，以暴露出该第二膜层；

移除该第二膜层；以及

以该保护层为一蚀刻罩幕，移除该第一膜层的一暴露的部分。

18、根据权利要求17所述的具有缩小间距的半导体元件的形成方法，其特征在于其中：

该处理包括一全面性曝光；

该保护层包括一硅化层；以及

该方法包括移除该保护层的一第二部分的一额外步骤。

19、根据权利要求18所述的具有缩小间距的半导体元件的形成方法，其特征在于其中：

该第一膜层是为一材料层；

该第二膜层是为一图案化的光阻层；以及

该全面性曝光包括暴露在紫外辐射中，且进行与该第二膜层实质上垂直的紫外辐射，以使该第二膜层的顶面暴露在该紫外辐射中。

20、根据权利要求18所述的具有缩小间距的半导体元件的形成方法，其特征在于其中：

该第一膜层是选自由一第II族化合物、第III族化合物、第IV族化合物、第V族化合物、第VI族化合物所组成的族群；

该第二膜层是为一光阻层；以及

该全面性曝光制程是改变该第二膜层的至少一性质，以使部分的该第二膜层可以被移除。

21、根据权利要求18所述的具有缩小间距的半导体元件的形成方法，其特征在于其中：

该第二膜层的该硅化是进行于一气相或一液相中；

移除该硅化层的该第一部份，以暴露出该第二膜层包括利用一回蚀刻制程或一化学机械平坦化制程；以及

移除该硅化层的该第一部份是结束于该第二膜层的一实质部分被移除之前。

22、根据权利要求18所述的具有缩小间距的半导体元件的形成方法，其特征在于其中：

该第二膜层的该硅化是进行于一气相或一液相中；

移除该硅化层的该第一部份，以暴露出该第二膜层包括利用一干式蚀刻制程或一湿式蚀刻制程；

移除该第二膜层包括利用一干式剥除制程或一湿式剥除制程；

移除该第二膜层是结束于该第一膜层的一实质部分被移除之前。

23、根据权利要求18所述的具有缩小间距的半导体元件的形成方法，其特征在于其中移除该硅化层的该第二部分是形成具有一间距(Pitch)的多数个结构，且该间距是小于一微影制程所允许的间距尺寸。

24、根据权利要求18所述的具有缩小间距的半导体元件的形成方法，其特征在于其中移除该硅化层的该第二部分是结束于该基底的一实质部分被移除之前。

25、一种具有缩小间距的半导体元件的结构，其特征在于该结构是利用权利要求17所述的方法所形成。

26、一种具有缩小间距的半导体元件的结构，其特征在于该结构是利用权利要求18所述的方法所形成。

27、一种具有缩小间距的半导体元件的形成方法，其特征在于该方法包括以下步骤：

在一基底上形成一材料层；

在该材料层上形成一图案化的光阻层；

使该图案化的光阻层暴露在紫外辐射中，以改变该图案化的光阻层的至少一性质，并且使得一部分的该图案化的光阻层的交联(Cross-Link)程度降低；

藉由使甲硅烷基胺(Silylamine)扩散进入该图案化的光阻层，而形成覆盖该表面的一硅化层，以在一气相或一液相中硅化该图案化的光阻层；

利用一回蚀刻制程或一化学机械平坦化制程，来移除该硅化层的一第一部份，以暴露出该图案化的光阻层；

利用一电浆气体，来移除该图案化的光阻层；

以该硅化层作为一蚀刻罩幕，移除该材料层的一暴露的部份；以及

移除该硅化层的一第二部份，以形成具有一间距的多数个结构，且该间距是小于一微影制程所允许的间距尺寸。

28、根据权利要求27所述的具有缩小间距的半导体元件的形成方法，其特征在于其中：

该电浆气体包括臭氧；以及

移除该硅化层的该第二部分是结束该材料层的一实质部分被移除之前。

Images