JP2002299242A

JP2002299242A - 半導体装置の製造方法

Info

Publication number: JP2002299242A
Application number: JP2001094480A
Authority: JP
Inventors: Masaaki Ogino; 正明荻野; Tadashi Hebinuma; 匡蛇沼
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-03-29
Filing date: 2001-03-29
Publication date: 2002-10-11

Abstract

(57)【要約】【課題】製造歩留りが高く、厚いポリシリコン膜を連続
体並みの低いシート抵抗で形成できる半導体装置の製造
方法を提供する。【解決手段】第１ドープドポリシリコン３を後、ＰＨ₃
の供給のみを断ってノンドープドポリシリコン４を最表
面に堆積する。つぎに、自然冷却した後、ウェハ１をボ
ート上から浮かせてボートからはずし、再度、ボートに
ウェハ１をセットし、ボートを反応室に挿入して、真空
排気を行い、２回目のＣＶＤ反応を行い第２ドープドポ
リシリコン５を形成する。ポリシリコン膜を２回に分け
て形成することで、ボートからウェハ１を離すとき、パ
ーテクルの発生を抑えることができて、製造歩留りを向
上させることができて、また、ノンドープドポリシリコ
ン４は酸化速度が極めて遅いために、ポリシリコンは連
続体として形成され、シート抵抗を低くすることができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、トレンチゲート
構造などを有する半導体装置の製造方法に関する。

【０００２】

【従来の技術】半導体装置の高集積化、小型化を実現す
るためには微細化が必須であるが、半導体基板の表面に
Ｕ字型の深い溝（トレンチ）を掘って、そのトレンチ内
部に埋め込みゲート電極を有する素子構造のＭＯＳＦＥ
Ｔは、深さ方向でゲート構造を制御できるため、短チャ
ネル化、高集積密度化を実現するのに有力な構造として
知られている。

【０００３】図６は、従来の半導体装置の製造方法であ
り、同図（ａ）は、ウェハの平面図、同図（ｂ）は、同
図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）
は、同図（ｂ）のＡ部拡大図である。同図（ａ）におい
て、ウェハ５１内に複数個の半導体チップ５２となる領
域が形成されている。

【０００４】同図（ｂ）において、複数個の半導体チッ
プ５２となる領域は、切断領域５３で切断されてそれぞ
れの半導体チップ５２となる。この半導体チップ５２の
ゲートはトレンチ６８により形成される。同図（ｃ）に
おいて、ｐ型半導体基板６１（ウェハ５１）の表面層に
ｎ型半導体層を形成し、このｎ型半導体層を貫通し、ｐ
型半導体基板６１に達するトレンチ６８を形成する。こ
のトレンチ６８の左右のｎ型半導体層がｎ型ソース領域
６２およびｎ型ドレイン領域６３となる。つぎに、この
トレンチ６８の側壁および底部にゲート酸化膜６４を形
成し、トレンチ６５にドープドポリシリコンを充填し、
ゲート電極６５とする。ｎ型ソース領域６２上およびｎ
型ドレイン領域６３上にソース電極６６、ドレイン電極
６７を形成する。このようにして、横型トレンチゲート
構造のＭＯＳＦＥＴが形成される。

【０００５】図７は、一般的なトレンチゲート構造の半
導体装置の製造方法であり、同図（ａ）から同図（ｂ）
は、工程順に示した、トレンチへのゲート電極の埋め込
みするときの要部工程断面図である。トレンチへのゲー
ト電極の埋め込みは、まずトレンチ６８を半導体基板で
あるウェハ５１の表面に掘り（同図（ａ））、そのトレ
ンチ６８内部にゲート酸化膜６４を形成し（同図
（ｂ））、次いで減圧ＣＶＤ法によってウェハ５１上に
ドーパントを含有したポリシリコン７０（ドープドポリ
シリコン）を堆積してポリシリコン７０をトレンチ６８
内部に埋め込み（同図（ｃ））、表面を平坦化する（同
図（ｄ））という工程によって行われる。

【０００６】このようなトレンチゲート構造のパワーデ
バイスを作製する場合には、通電容量と耐圧を確保する
ために、そのトレンチ６８の溝を広く深いものとする必
要がある。広くて深いトレンチ６８内部にポリシリコン
７０を完全に埋め込んで図９（ｃ）の状態にするには、
十分に厚いポリシリコン７０をウェハ５１上に堆積しな
ければならず、このポリシリコン７０を減圧ＣＶＤ（Ｃ
ｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）
法で製作する場合には、ＣＶＤ反応（ＣＶＤ法での堆積
反応）に長い時間が必要となる。

【０００７】図８は、ウェハにポリシリコンを堆積させ
る手順を示す図である。ポリシリコン７０の堆積はま
ず、被処理半導体基板であるウェハ５１を同図（ａ）の
ようにボート７１（ウェハを入れる治具）上に設置し、
反応室７６（ボート７１が収納されている部屋：反応管
７７内）に挿入する。次いで５００℃〜５８０℃に保た
れた反応室７６内部を減圧した後に、原料ガスであるＳ
ｉＨ₄、ドーパント（添加する不純物）としてＰＨ₃ を
供給することによって、熱分解反応によりアモルファス
シリコン（ポリシリコン７０）をウェハ５１上に堆積す
る。反応後は反応室７６内部を大気圧に戻し、反応室７
６からウェハ５１が入ったボート７１を反応室７６の外
に取り出し、その後で、ツィーザ７２と呼ばれるウェハ
５１すくい上げ機構（ウェハ搬送機構の一部）をウェハ
５１の下に潜り込ませ（同図（ｂ））てウェハ５１を上
にすくいあげて（同図（ｃ））、ウェハ５１をボート７
１から取り出し（アンロード）て、ＣＶＤ反応後の搬送
を終了する（同図（ｄ））。

【０００８】

【発明が解決しようとする課題】しかし、膜厚Ｌが１μ
ｍ以上の厚いポリシリコン７０を堆積した場合に、図８
（ａ）、（ｃ）のＣ部およびＤ部の拡大図である図９
（ａ）、（ｂ）に示すように、ウェハ５１とボート７１
との接点部Ｅ（図９（ａ））が堆積されたポリシリコン
７０で癒着してしまうため、ウェハ５１をアンロード
（取り外し）するために下からすくい上げる際に、その
癒着したポリシリコン７０が、図９（ｂ）のように、Ｆ
部で剥れて、ウェハ５１上に飛び散りパーティクル７３
となって、フォト工程などでの製造歩留まりを低下させ
るという問題が生じていた。

【０００９】また、ポリシリコン７０の厚みＬが厚く、
癒着力が強い場合には、アンロードする際にウェハ５１
がボート７１から剥れずにツィーザ７２に応力がかかっ
てツィーザ７２が折れてしまったり、そのままウェハ５
１と一緒にボート７１ごとアンロードしようとしてボー
ト７１が倒れてしまったりと、ＣＶＤ反応後のウェハ５
１の搬送に問題を生じることがあった。

【００１０】この発明の目的は、前記の課題を解決し
て、製造歩留りが高く、厚いポリシリコン膜を連続体並
みの低いシート抵抗で形成できる半導体装置の製造方法
を提供することである。

【００１１】

【課題を解決するための手段】前記の目的を達成するた
めに、成膜装置内で、所定の台座上に配置した半導体基
板上に、不純物を添加したドープドポリシリコン膜を成
膜する半導体装置の製造方法において、前記ドープドポ
リシリコン膜の成膜を複数回に分けて行い、各成膜間に
前記台座から前記半導体基板を離し、再配置する製造方
法とする。

【００１２】また、前記台座は複数の半導体基板を配置
可能な治具からなるとよい。また、各成膜間に前記成膜
装置から前記治具を取り出し、前記治具から前記半導体
基板を離し、再配置するとよい。また、前記治具の取り
出し前に、前記ドープドポリシリコン膜の表面に、ドー
パントをドープしないノンドープドポリシリコン膜を形
成するとよい。

【００１３】また、前記ノンドープドポリシリコン膜の
膜厚が０．１ｎｍ以上で１０ｎｍ以下であるとよい。ま
た、前記治具の取り出し前に、前記成膜装置内の温度を
４００℃以下とするとよい。また、不活性ガス雰囲気内
に前記治具を取り出すとよい。

【００１４】また、前記不活性ガス雰囲気が、窒素ガス
雰囲気もしくはアルゴンガス雰囲気であるとよい。ま
た、前記再配置後に、前記半導体基板の表面の洗浄を行
わずに、前記治具を前記成膜装置内に入れ、次のドープ
ドポリシリコン膜を形成するとよい。前記したように、
ドープドポリシリコン膜の成膜方法は、１μｍ以上の厚
い膜を成膜する場合に、複数回に分けて行い、複数回に
分けてポリシリコン膜を形成することで、１回で厚い膜
を形成した場合に起こるボートとウェハの癒着を防ぎ、
搬送トラブルが起こらないＣＶＤ処理を行うことが可能
となる。

【００１５】さらに、表面に自然酸化膜が成長するのを
抑制するために、１回毎にボートを成膜装置から取り出
し、半導体基板をボートから離して再セットする操作を
繰り返して成膜する。最表面にドーパントを含有しない
ノンドープドポリシリコン膜を０．１ｎｍから１０ｎｍ
の厚さで成膜する。また、反応室からウェハを出し入れ
する場合にロードロック室を設け、窒素やアルゴンなど
の不活性ガス雰囲気中でウェハの搬送を行う。

【００１６】このことにより、厚いポリシリコン膜を複
数回に分けて堆積する場合に、その堆積の間に生じる自
然酸化膜を薄くすることができるため、ポリシリコン膜
の抵抗を下げることができ、低抵抗のポリシリコン電極
を形成することが可能となる。

【００１７】

【発明の実施の形態】〔実施例１〕本発明に係わる半導
体装置の製造方法を、図１と図２に示す。図１は、半導
体装置の製造方法で、同図（ａ）から同図（ｄ）は、工
程順に示した要部工程断面図であり、図２は、半導体装
置を製造する成膜装置の要部断面図である。

【００１８】トレンチへのゲート電極の埋め込みは、ま
ずトレンチ２１を半導体基板であるウェハ１の表面に掘
り（同図（ａ））、そのトレンチ２１内部にゲート酸化
膜２を形成し（同図（ｂ））、次いで、第１ドープドポ
リシリコン３をゲート酸化膜２上に堆積する工程におい
て、成膜温度を５５０℃として反応室１３を減圧し１０
０Ｐａに真空排気した後、ＳｉＨ₄ の他にドーパントと
してＰ（リン）を添加するためにＰＨ₃を反応室１３に
供給した。ここでＳｉＨ₄ 、ＰＨ₃の流量は夫々１ＳＬ
Ｍ（ＳｔａｎｄａｒｄＬｉｔｔｅｒｐｅｒＭｉｎ
ｕｔｅ）、０．１ＳＬＭあり、その他にキャリアガスと
してＮ₂を０．２５ＳＬＭ流している。

【００１９】ウェハ１上にドーパントを含有したポリシ
リコン（ドープドポリシリコン）を２回に分けて堆積さ
せ（第１ドープドポリシリコン３と第２ドープドポリシ
リコン５）、この第１ドープドポリシリコン３、第２ド
ープドポリシリコン５をトレンチ２１内部に埋め込み
（同図（ｃ））、その後、表面を平坦化する（同図
（ｄ））という工程によって行われる。この場合、２回
にわけてポリシリコンのＣＶＤ反応を行なう場合に、第
１ドープドポリシリコン形成後に、ウェハ１がセットさ
れたボートを図示しない反応室から取り出し、ウェハ１
をボートから浮かせて（ウェハ１とボートを離す）、ボ
ートに再セットして、反応室に戻し、第２ポリシリコン
を体積させる。

【００２０】この方法では、ウェハ１をボートから離す
ときに、ポリシリコンが薄いために、図９のような癒着
は発生しなくなる。また、図示しないが、１．５μｍの
厚いポリシリコン膜を一度のＣＶＤ反応で成膜したが、
ウェハをボートから取り出すときにウェハとボートが癒
着していたため、ウェハをボート上から剥がす際に生じ
るパーティクルの為に製造歩留まりが低下した。さらに
厚い膜を成膜した場合にはウェハ搬送機構であるツィー
ザに応力が加わりツィーザが破損した。

【００２１】従って、本発明は、ドープドポリシリコン
の膜厚を１μｍ以上とする場合に、有効である。また、
図２の説明をすると、ガスノズル１４から反応ガスを反
応室１３（反応管１２内）に導入し、ボート１１にセッ
トされたウェハ１の表面にポリシリコンをＣＶＤ反応で
堆積させる。堆積後、ゲート１６を開けて、ボート１１
を反応室１３から取り出し、このボート１１からウェハ
１を剥離する。その後、再度また、ボート１１にウェハ
１をセットし、ボート１１を反応室１３に配置し、２回
目のＣＶＤ反応を行う。

【００２２】しかしながら、図１（ｄ）のＢ部拡大図で
ある図３で示すように、ウェハ１が反応室外で空気に触
れて、第１ドープドポリシリコン３の表面に自然酸化膜
６が成長し、ポリシリコンのシート抵抗値が多少高くな
る。尚、ポリシリコンを２回に分けて堆積させている
が、更に回数を増やしても構わない。つぎに、この自然
酸化膜６の形成を抑制した実施例を説明する。〔実施例２〕本発明に係わる半導体装置の製造方法を図
４を用いて説明する。図４は、半導体装置の要部断面図
である。

【００２３】実施例１と同様に、第１ドープドポリシリ
コン３を約１μｍ堆積した後、ＰＨ ₃の供給のみを断っ
てノンドープのポリシリコン４を最表面に０．１ｎｍの
オーダの厚さで堆積した。この厚さは、薄過ぎると、反
応室１３からウェハ１を取り出した際に、酸素が下地の
第１ドープドポリシリコン５に達して酸化膜を形成す
る。また、厚過ぎるとノンドープドポリシリコンの割合
が多くなり、比抵抗が高くなり、ゲート電極としては好
ましくない。そのため、ノンドープドポリシリコン４の
厚さは０．１ｎｍから１０ｎｍがよい。

【００２４】その後、反応室１３よりボートごとウェハ
１を取り出してウェハ１を自然冷却した後、図示しない
ツィーザによりウェハ１を一旦ボート１から浮かせて再
度ボート１１上に乗せた。この動作は一旦ボート１１上
からウェハ１を浮かすことでボート１１とウェハ１との
癒着を防止できて、ウェハ１をボート１１上から剥がす
際に生じるパーティクルの発生が抑制できて、製造歩留
まりが向上した。その後、ボート１１を反応室１３に挿
入してすぐに排気系１５を稼働させ、真空排気を行い、
２回目のＣＶＤ反応を行った。図４に２回目のＣＶＤ反
応後の半導体装置の要部断面図を示す。

【００２５】ここで１回目と２回目のＣＶＤ反応で堆積
したポリシリコン膜が連続体となっているかどうかを評
価するためにシート抵抗の測定を行った結果を表１に示
す。シート抵抗の評価はウェハ上の５点評価し、その平
均値とした。また、２回目のＣＶＤ反応の前にウェハは
前処理洗浄を行った。尚、ポリシリコンが連続体である
ということは、ポリシリコンが連続で成膜された場合の
シート抵抗に近い値となることである。

【００２６】

【表１】表１に示すように、実施例１のシート抵抗を基準とする
と実施例２のシート抵抗は約５０％低下していることが
わかった。これは実施例１では１回目と２回目のＣＶＤ
でつけた第１ドープドポリシリコン３と第２ドープドポ
リシリコン５との界面に自然酸化膜６が成長したのに対
して、本発明では界面の自然酸化膜６が成長せずにポリ
シリコンの連続体となっているからである。尚、ドープ
ドポリシリコンを連続して成膜した場合は、シート抵抗
（相対値）は５０．０である。

【００２７】また、実施例２でも極めて薄い自然酸化膜
が形成されるために、分光エリプソメトリによって、光
学的にその界面の自然酸化膜の膜厚を測定した。その結
果を表２に示す。

【００２８】

【表２】シート抵抗の測定と同様にウェハ上の５点を測定し、そ
の平均値を比較した。これより実施例１では界面に自然
酸化膜６が１ｎｍ程度成長しているのに対して実施例２
では界面の自然酸化膜は０．００７ｎｍと極めて薄く、
ポリシリコンが連続体となっていることがわかる。これ
はノンドープドポリシリコン４の酸化速度が、第１ドー
プドポリシリコン３の酸化速度に比べて遅いため、２回
に分けてＣＶＤ反応を行ってもその間に自然酸化膜の成
長が極めて起こりにくいためである。

【００２９】このようにして、ＣＶＤ反応の最後にＰＨ
₃の供給を断つことにより最表面にノンドープポリシリ
コン４を堆積することで、複数回に分けてＣＶＤ反応を
行う際にも界面の自然酸化膜のほとんど無い、連続体の
ポリシリコンの厚膜を得ることができる。〔実施例３〕本発明に係わる半導体装置の製造方法を実
施例３との相違点を述べて説明する。実施例２では１回
毎のＣＶＤ反応が終了した後に最表面にノンドープのポ
リシリコン膜を０．１ｎｍのオーダ堆積した状態で反応
室よりボートを取り出したが、本発明では最表面にノン
ドープポリシリコン４を形成しない状態でＣＶＤ反応を
一旦終了する。次いでボート１１を反応室１３から取り
出す際にその反応室の温度を４００℃以下に一旦冷却す
る。このとき反応室にはＮ₂ やアルゴンなどの不活性ガ
スを流しておき、酸素が混入しないようにする。これは
冷却過程において少しでも酸素があると、堆積した第１
ドープドポリシリコン３の表面が酸化してしまうことを
防ぐためである。反応室の温度が４００℃以下に下がっ
た状態で、つまり、ウェハ１（半導体基板）の温度が４
００℃以下に下がった状態で図２に示す、ボート１１を
反応室１３より取り出してボート１１上からウェハ１を
浮かせて再度ボート１１上に乗せる。その後、ウェハ１
を乗せたボート１１を反応室１３に挿入しすぐに真空排
気を行った。それ以降の工程は実施例１と同一のため省
略する。

【００３０】こうして得られた第１、第２ドープドポリ
シリコン３、５膜をアニールした後、抵抗測定器および
分光エリプソメトリによって、シート抵抗とポリシリコ
ンの界面の膜厚を評価した。評価方法は実施例１と同様
である。実施例３−１、３−２として、それぞれ反応質
を４００℃、３００℃に下げてから取り出したもの、比
較のため実施例１および実施例１において４５０℃にし
た後、ボートを取り出したものを実施例１−１として、
その結果を表３、４に示す。尚、２回目のＣＶＤ反応の
前にウェハは前処理洗浄を行った。

【００３１】

【表３】

【００３２】

【表４】これより４５０℃以上では、界面の自然酸化膜が成長
し、シート抵抗も増大していることがわかる。また４０
０℃以下であれば界面の自然酸化膜の成長が著しく抑制
されシート抵抗も増大しないことがわかる。これは次の
理由による。反応室１３へのボート１１の出し入れの際
には空気の巻き込みが避けられず、少なからず空気中の
酸素が反応室１３に入ってしまう。

【００３３】しかし４００℃以下であれば酸化膜の成長
速度が遅いため、すぐに真空排気をすればドープドポリ
シリコン表面には自然酸化膜は成長しない。ところが反
応室１３の温度が４５０℃以上であると巻き込んだ時点
で自然酸化膜が成長してしまい、ボート１１を入れた直
後に真空排気をしてもその以前に自然酸化膜が成長して
しまい、ポリシリコンの連続体が得られないことにな
る。

【００３４】このように、ＣＶＤ反応を終えた後に反応
室１３の温度を４００℃以下に冷却した後にボート１１
の出し入れを行うことにより、複数回に分けてＣＶＤ反
応を行う際にも界面の自然酸化膜の無い、連続体のポリ
シリコンの厚膜を得ることができる。〔実施例４〕本発明に係わる半導体装置の製造方法を実
施例３との相違点を述べて説明する。実施例３では１回
毎のＣＶＤ反応が終了した後に反応室の温度を４００℃
以下に下げてからボートを取り出したが、本発明では、
図５のようなロードロック室２０を設けてボートの出し
入れを行う際にも処理室内に酸素が入らないようにＮ ₂
やアルゴンなどの不活性ガス雰囲気中で行う。

【００３５】こうして、反応管１３よりボート１１を取
り出した後に、ウェハ１が４００℃以下にまで自然冷却
されるのを待って、ボート１１上からウェハ１を離し、
ウェハの前処理洗浄を行い、再度ボート１１上に乗せ
る。その後、ウェハ１を乗せたボート１１を反応室１３
に挿入してから２回目以降のＣＶＤ反応を行った。な
お、ボート１１を再び反応室１３に挿入する際に、その
ロードロック室２０の雰囲気はＮ₂ やアルゴンなどの不
活性ガス雰囲気としておくことは言うまでもない。それ
以降の工程は実施例１と同一のため省略する。

【００３６】こうして得られたポリシリコン膜をアニー
ルした後、抵抗測定器および分光エリプソメトリによっ
て、シート抵抗とポリシリコンの界面の膜厚を評価し
た。評価方法は実施例３と同様である。その結果を表
５、６に示す。

【００３７】

【表５】

【００３８】

【表６】これより不活性雰囲気中でボート１１を反応室１３から
出し入れすることにより、ドープドポリシリコン３表面
上への自然酸化膜の成長を抑制でき、シート抵抗の増加
を招かないことがわかった。

【００３９】尚、図中の１５ａは図２の１５、１６ａは
図２の１６と同じであり、１７はロードロック室２０に
不活性ガスを導入するノズルであり、１８は、ロードロ
ック室２０からウェハ１を取り出すゲート、１９はロー
ドロック室２０の排気を行う第２排気系である。〔実施例５〕本発明に係わる半導体装置の製造方法を実
施例２、３及び４に基づいて説明する。半導体の成膜工
程では成膜前に「前処理」と言われる洗浄工程が行われ
るのが普通である。しかし、複数回にわけてＣＶＤ反応
を行うことにより、真空排気やウェハ１の移載などの時
間が余分にかかり全体としてスループット（生産能力）
の低下を招くことになる。そこで、連続するＣＶＤ反応
の間の前処理を行わずに連続してＣＶＤ反応を実施例
２、３及び４について行った。比較としてＣＶＤ反応間
に前処理を行った実験も行った。すなわち、実施例２に
ついて２回目以降のＣＶＤ反応前の前処理を行ったもの
をＡ⁺、前処理を行わないものをＡ、実施例３について
２回目以降のＣＶＤ反応前の前処理を行ったものを
Ｂ⁺、前処理を行わないものをＢ、実施例４について２
回目以降のＣＶＤ反応前の前処理を行ったものをＣ⁺、
前処理を行わないものをＣとする。

【００４０】評価方法は前述した通り、シート抵抗及び
膜厚の評価を行った。その結果を表７、８に示す。

【００４１】

【表７】

【００４２】

【表８】この表より前処理の有無でシート抵抗及び自然酸化膜の
膜厚には殆ど差がないことがわかった。従って、半導体
装置の製造プロセスでは通常行われている成膜前の前処
理を敢えて行わないことでスループットを大きく増加さ
せることができる。尚、この前処理を行わないのは連続
してポリシリコン膜を成膜する時の２回目以降のＣＶＤ
反応の前処理を行わないのであって、例えば基板とのコ
ンタクトを取るためのポリシリコン膜を堆積するような
場合には成膜前に基板とのコンタクト界面に存在する自
然酸化膜の除去を行うために前処理は行う必要がある。
それ以外、例えばゲート酸化膜上にポリシリコン膜を堆
積するような場合には前処理は行わなくてよい。

【００４３】

【発明の効果】この発明によれば、厚いポリシリコン膜
を半導体基板上に堆積する場合に複数回に分けてＣＶＤ
反応を行うことで、半導体基板保持部であるボートと半
導体基板との癒着を防止し、高い製造歩留りを達成する
ことができる。またそのように複数回に分けてＣＶＤ反
応を行う際に、ポリシリコンの界面の自然酸化膜の成長
を抑制することでポリシリコンの連続体として半導体基
板上に厚いポリシリコン膜を堆積することができる。

【図面の簡単な説明】

【図１】この発明の第１実施例の半導体装置の製造方法
であり、（ａ）から（ｂ）は、工程順に示した、トレン
チへのゲート電極の埋め込みするときの要部工程断面図

【図２】成膜装置の要部断面図

【図３】この発明の第１実施例の半導体装置の要部断面
図

【図４】この発明の第２実施例の半導体装置の要部断面
図

【図５】この発明の第３実施例の半導体装置を形成する
成膜装置の要部断面図

【図６】従来の半導体装置の製造方法であり、（ａ）
は、ウェハの平面図、（ｂ）は、（ａ）のＸ−Ｘ線で切
断した要部断面図、（ｃ）は、（ｂ）のＡ部拡大図

【図７】一般的なトレンチゲート構造の半導体装置の製
造方法であり、（ａ）から（ｂ）は、工程順に示した、
トレンチへのゲート電極の埋め込みするときの要部工程
断面図

【図８】ウェハにポリシリコンを堆積させる手順を示す
図

【図９】（ａ）は図９（ａ）のＣ部、（ｂ）は図９
（ｃ）のＤ部の拡大図

【符号の説明】

１ウェハ２ゲート酸化膜３第１ドープドポリシリコン４ノンドープドポリシリコン５第２ドープドポリシリコン６自然酸化膜１１ボート１２反応管１３反応室１４ガスノズル１５排気系１５ａ第１排気系１６ゲート１６ａ第１ゲート１７不活性ガス導入ノズル１８第２ゲート１９第２排気系２０ロードロック室２１トレンチ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６５３Ｈ０１Ｌ 29/62 Ｇ 21/336 29/78 ３０１Ｇ６５８ＦＦターム(参考） 4M104 AA01 BB01 BB40 CC05 DD06 DD22 DD28 DD43 DD44 DD55 EE14 FF01 FF13 GG09 GG10 GG14 GG18 HH14 HH16 5F045 AA06 AB03 AC01 AC15 AC19 AD09 AE23 BB08 BB14 BB15 DA52 DP19 EB08 5F140 AA29 AA40 BF04 BF11 BF14 BF21 BF24 BF37 BF43 BG28 CE05 CE10

Claims

【特許請求の範囲】

【請求項１】成膜装置内で、所定の台座上に配置した半
導体基板上に、不純物を添加したドープドポリシリコン
膜を成膜する半導体装置の製造方法において、前記ドープドポリシリコン膜の成膜を複数回に分けて行
い、各成膜間に前記台座から前記半導体基板を離し、再
配置することを特徴とする半導体装置の製造方法。
【請求項２】前記台座は複数の半導体基板を配置可能な
治具からなることを特徴とする請求項１に記載の半導体
装置の製造方法。
【請求項３】各成膜間に前記成膜装置から前記治具を取
り出し、前記治具から前記半導体基板を離し、再配置す
ることを特徴とする請求項２に記載の半導体装置の製造
方法。
【請求項４】前記治具の取り出し前に、前記ドープドポ
リシリコン膜の表面に、ドーパントをドープしないノン
ドープドポリシリコン膜を形成することを特徴とする請
求項３に記載の半導体装置の製造方法。
【請求項５】前記ノンドープドポリシリコン膜の膜厚が
０．１ｎｍ以上で１０ｎｍ以下であることを特徴とする
請求項４に記載の半導体装置の製造方法。
【請求項６】前記治具の取り出し前に、前記成膜装置内
の温度を４００℃以下とすることを特徴とする請求項３
ないし５のいずれかに記載の半導体装置の製造方法。
【請求項７】不活性ガス雰囲気内に前記治具を取り出す
ことを特徴とする請求項３ないし６のいずれかに記載の
半導体装置の製造方法。
【請求項８】前記不活性ガス雰囲気が、窒素ガス雰囲気
もしくはアルゴンガス雰囲気であることを特徴とする請
求項７に記載の半導体装置の製造方法。
【請求項９】前記再配置後に、前記半導体基板の表面の
洗浄を行わずに、前記治具を前記成膜装置内に入れ、次
のドープドポリシリコン膜を形成することを特徴とする
請求項３ないし８のいずれかに記載の半導体装置の製造
方法。