JPH10270552A - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JPH10270552A JPH10270552A JP10063450A JP6345098A JPH10270552A JP H10270552 A JPH10270552 A JP H10270552A JP 10063450 A JP10063450 A JP 10063450A JP 6345098 A JP6345098 A JP 6345098A JP H10270552 A JPH10270552 A JP H10270552A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- conductive layer
- protective layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 58
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 38
- 239000001301 oxygen Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 140
- 239000011241 protective layer Substances 0.000 claims description 53
- 229910000838 Al alloy Inorganic materials 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 31
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 229910052684 Cerium Inorganic materials 0.000 claims description 9
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 9
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 9
- 229910052735 hafnium Inorganic materials 0.000 claims description 9
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052749 magnesium Inorganic materials 0.000 claims description 9
- 239000011777 magnesium Substances 0.000 claims description 9
- 229910052706 scandium Inorganic materials 0.000 claims description 9
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 claims description 9
- 229910052720 vanadium Inorganic materials 0.000 claims description 9
- 229910052727 yttrium Inorganic materials 0.000 claims description 9
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052726 zirconium Inorganic materials 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000009825 accumulation Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims 8
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims 8
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 description 21
- 230000004888 barrier function Effects 0.000 description 10
- 150000002739 metals Chemical class 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- -1 aluminum-copper-silicon Chemical compound 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000002203 pretreatment Methods 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 製造プロセスの間酸化されることのない開口
を接続する導電層形成する方法およびこのような導電層
を有する半導体デバイスを提供する。 【解決手段】 本発明の半導体デバイスは、凹部を有す
る基板と、前記凹部内にプラグを形成するために前記凹
部の少なくとも一部を充填する、前記基板の少なくとも
一部の上に形成される酸化されやすい導電層２０と、前
記導電層２０内に少なくとも部分的に拡散される金属製
保護層２２とからなり、前記金属製保護層２２は、前記
導電層２０よりも酸素に対し高い親和性を有し、前記導
電層２０のリフロープロセスの間酸素を吸収する。
を接続する導電層形成する方法およびこのような導電層
を有する半導体デバイスを提供する。 【解決手段】 本発明の半導体デバイスは、凹部を有す
る基板と、前記凹部内にプラグを形成するために前記凹
部の少なくとも一部を充填する、前記基板の少なくとも
一部の上に形成される酸化されやすい導電層２０と、前
記導電層２０内に少なくとも部分的に拡散される金属製
保護層２２とからなり、前記金属製保護層２２は、前記
導電層２０よりも酸素に対し高い親和性を有し、前記導
電層２０のリフロープロセスの間酸素を吸収する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体の製造技術
に関し、特に、導電層を具備した半導体デバイスにおい
て、この導電層内に少なくとも部分的に拡散した金属製
保護層を有する半導体デバイスとその製造方法に関す
る。
に関し、特に、導電層を具備した半導体デバイスにおい
て、この導電層内に少なくとも部分的に拡散した金属製
保護層を有する半導体デバイスとその製造方法に関す
る。
【０００２】
【従来の技術】半導体集積回路においては、金属製相互
接続層を形成することは、この半導体デバイスの適正な
動作のために重要なことである。金属製の相互接続用信
号ライン（層）は、開口（バイアス）即ち接点用ウィン
ドウを介して集積回路の下層の導電層に対する接点ある
いは絶縁層内の半導体の活性デバイス領域への接点を形
成する。半導体デバイスの最適な動作のために、相互接
続層を形成する金属は、開口あるいは接点用ウィンドウ
（以下、開口と総称する）を完全に充填しなければなら
ない。
接続層を形成することは、この半導体デバイスの適正な
動作のために重要なことである。金属製の相互接続用信
号ライン（層）は、開口（バイアス）即ち接点用ウィン
ドウを介して集積回路の下層の導電層に対する接点ある
いは絶縁層内の半導体の活性デバイス領域への接点を形
成する。半導体デバイスの最適な動作のために、相互接
続層を形成する金属は、開口あるいは接点用ウィンドウ
（以下、開口と総称する）を完全に充填しなければなら
ない。
【０００３】その物理的特性故に、アルミニウム合金
（例、アルミニウム−銅，アルミニウム−シリコン，ア
ルミニウム−銅−シリコン）は、集積回路で金属製相互
接続ラインの形成に特に適したものである。しかし、ア
ルミニウム合金製の薄膜フィルム層を集積回路に形成す
るのに用いられるスパッタリングプロセスは、開口を充
填するには理想的ではない。
（例、アルミニウム−銅，アルミニウム−シリコン，ア
ルミニウム−銅−シリコン）は、集積回路で金属製相互
接続ラインの形成に特に適したものである。しかし、ア
ルミニウム合金製の薄膜フィルム層を集積回路に形成す
るのに用いられるスパッタリングプロセスは、開口を充
填するには理想的ではない。
【０００４】エレクトロマイグレーションの信頼性を改
善するため大きな粒子（grain）を得るために、アルミ
ニウム合金は高温で堆積するために、これらの大きなア
ルミニウム合金粒子は、絶縁層の上部表面上に形成され
る傾向がある。開口の端部に形成される粒子は、アルミ
ニウム合金が開口内を完全に充填する前に開口の入口を
塞ぐ傾向がある。この結果、開口内にボイド（空隙）が
形成され、開口内で均一の構造体が得られないことにな
る。
善するため大きな粒子（grain）を得るために、アルミ
ニウム合金は高温で堆積するために、これらの大きなア
ルミニウム合金粒子は、絶縁層の上部表面上に形成され
る傾向がある。開口の端部に形成される粒子は、アルミ
ニウム合金が開口内を完全に充填する前に開口の入口を
塞ぐ傾向がある。この結果、開口内にボイド（空隙）が
形成され、開口内で均一の構造体が得られないことにな
る。
【０００５】この問題は、集積回路デバイスがさらに小
さくなるにつれて、特に重要になる。これらのデバイス
に用いられる開口が小さくなると、大型にデバイスより
もアスペクト比（開口の高さ対幅の比）が大きくなり、
それによりアルミニウム合金の充填問題がより顕著にな
る。
さくなるにつれて、特に重要になる。これらのデバイス
に用いられる開口が小さくなると、大型にデバイスより
もアスペクト比（開口の高さ対幅の比）が大きくなり、
それによりアルミニウム合金の充填問題がより顕著にな
る。
【０００６】開口内に入るアルミニウム合金層の厚さが
均一でなくなると、デバイスの機能に悪影響を及ぼす。
開口内のボイドが大きいと接触抵抗も理想とするよりも
はるかに高くなる。さらにまたアルミニウム合金層の領
域が薄くなると、公知のエレクトロマイグレーションの
問題が発生する。このため接点で回路が開いた状態とな
り、デバイスの故障の原因となる。
均一でなくなると、デバイスの機能に悪影響を及ぼす。
開口内のボイドが大きいと接触抵抗も理想とするよりも
はるかに高くなる。さらにまたアルミニウム合金層の領
域が薄くなると、公知のエレクトロマイグレーションの
問題が発生する。このため接点で回路が開いた状態とな
り、デバイスの故障の原因となる。
【０００７】スパッタリング技術に関連する問題を解決
するために、多くのアプローチが試みられ、下層の相互
接続レベルへの金属製接点を良好に維持するようにして
いる。例えば、ある技術はＰＶＤ（physical vapor dep
osition） 装置内でスパッタリングによりアルミニウム
合金製の相互接続層を堆積し、その後５００℃から５７
５℃の範囲の温度でもって別のリフロー装置内でそれを
リフローしている。
するために、多くのアプローチが試みられ、下層の相互
接続レベルへの金属製接点を良好に維持するようにして
いる。例えば、ある技術はＰＶＤ（physical vapor dep
osition） 装置内でスパッタリングによりアルミニウム
合金製の相互接続層を堆積し、その後５００℃から５７
５℃の範囲の温度でもって別のリフロー装置内でそれを
リフローしている。
【０００８】この温度（５００℃から５７５℃）におい
ては、アルミニウム合金の表面移動度と拡散流動性が増
加し、開口内に堆積し、充填することができる。しか
し、これより高い温度においては、リフロー装置は汚染
に対し非常に敏感となる。公知のようにアルミニウム合
金は容易に酸化し易く、ＰＶＤ装置内に酸素あるいは湿
分が存在することによりリフロー装置内で処理している
間、リフロープロセスの効果を無にしてしまう。
ては、アルミニウム合金の表面移動度と拡散流動性が増
加し、開口内に堆積し、充填することができる。しか
し、これより高い温度においては、リフロー装置は汚染
に対し非常に敏感となる。公知のようにアルミニウム合
金は容易に酸化し易く、ＰＶＤ装置内に酸素あるいは湿
分が存在することによりリフロー装置内で処理している
間、リフロープロセスの効果を無にしてしまう。
【０００９】言い換えると、アルミニウム合金が酸化
し、あるいは質分が開口の上に形成されると、アルミニ
ウム合金はリフローせずに適切に開口を充填することが
できない。かくして、堆積と移送とその後のリフロープ
ロセスは、超真空環境内で実行され、さらに好ましくは
水分と酸素の分圧が極めて低いマルチチェンバクラスタ
ーツール内で実行する必要がある。
し、あるいは質分が開口の上に形成されると、アルミニ
ウム合金はリフローせずに適切に開口を充填することが
できない。かくして、堆積と移送とその後のリフロープ
ロセスは、超真空環境内で実行され、さらに好ましくは
水分と酸素の分圧が極めて低いマルチチェンバクラスタ
ーツール内で実行する必要がある。
【００１０】これらの環境条件は、例えばツールチェン
バを真空引きし、ベーキングし、モジュールを必要とさ
れる動作条件にもって行くような広範囲に亘る前処理時
間を必要とする。さらにまた、金属製の真空シールを従
来のＯリングシールの代わりに用いてモジュールの真空
引きの時間を低下させる必要がある。これらの金属製シ
ールは、移送チェンバおよび堆積チェンバ，リフローチ
ェンバ内でも使用しなければならない。したがって、こ
れらの前処理ステップは、装置の全体的コストおよび製
造時間が増加し、これにより半導体デバイスの製造コス
トも上昇することになる。
バを真空引きし、ベーキングし、モジュールを必要とさ
れる動作条件にもって行くような広範囲に亘る前処理時
間を必要とする。さらにまた、金属製の真空シールを従
来のＯリングシールの代わりに用いてモジュールの真空
引きの時間を低下させる必要がある。これらの金属製シ
ールは、移送チェンバおよび堆積チェンバ，リフローチ
ェンバ内でも使用しなければならない。したがって、こ
れらの前処理ステップは、装置の全体的コストおよび製
造時間が増加し、これにより半導体デバイスの製造コス
トも上昇することになる。
【００１１】
【発明が解決しようとする課題】したがって本発明の目
的は、製造プロセスの間酸化されることのなく、開口を
接続する導電層形成する方法およびこのような導電層を
有する半導体デバイスを提供することである。
的は、製造プロセスの間酸化されることのなく、開口を
接続する導電層形成する方法およびこのような導電層を
有する半導体デバイスを提供することである。
【００１２】
【課題を解決するための手段】本発明の半導体デバイス
とその製造方法は、請求項１および１０に記載した特徴
を有する。本発明の一実施例によれば、この金属製保護
層は、導電層よりも酸素親和性が高く、それ故に導電層
のリフロープロセスの間導電層内の酸化を抑えるために
導電層からの酸素を取り除く犠牲的酸素ゲッターとして
機能する。本発明の他の実施例においては、この金属製
保護層は、処理装置から酸素を取り除く酸素ゲッターと
しても機能し、さらに別の実施例においては、金属製保
護層内の合金用元素は、酸素ゲッターとして機能する。
とその製造方法は、請求項１および１０に記載した特徴
を有する。本発明の一実施例によれば、この金属製保護
層は、導電層よりも酸素親和性が高く、それ故に導電層
のリフロープロセスの間導電層内の酸化を抑えるために
導電層からの酸素を取り除く犠牲的酸素ゲッターとして
機能する。本発明の他の実施例においては、この金属製
保護層は、処理装置から酸素を取り除く酸素ゲッターと
しても機能し、さらに別の実施例においては、金属製保
護層内の合金用元素は、酸素ゲッターとして機能する。
【００１３】これにより本発明は、導電層内で発生する
酸化を低減させるあるいは除去するものである。この酸
化除去は、酸素が導電層に到達する前に酸素を捕獲する
あるいは導電層から酸素を取り除くような少なくとも部
分的に酸化された金属層の形態でバリアあるいはキャッ
プを提供し、あるいは他の実施例においては金属製保護
層の堆積前に導電層が酸化する場合に導電層から酸素を
除去することにより行われる。そのため本発明によれ
ば、導電性のプラグは、従来に必要とされるような極低
圧環境を必要とすることなく信頼性高く形成できる。
酸化を低減させるあるいは除去するものである。この酸
化除去は、酸素が導電層に到達する前に酸素を捕獲する
あるいは導電層から酸素を取り除くような少なくとも部
分的に酸化された金属層の形態でバリアあるいはキャッ
プを提供し、あるいは他の実施例においては金属製保護
層の堆積前に導電層が酸化する場合に導電層から酸素を
除去することにより行われる。そのため本発明によれ
ば、導電性のプラグは、従来に必要とされるような極低
圧環境を必要とすることなく信頼性高く形成できる。
【００１４】本発明の一実施例においては、基板はシリ
コンを含有し、導電層はアルミまたはアルミ合金あるい
は他の従来の導電性金属であり、これを用いて半導体デ
バイス上に回路パターンを形成する。他の実施例におい
ては、基板はＧａＡｓあるいは他の従来の最近発見され
た基板で、半導体デバイスの形成に適したものである。
コンを含有し、導電層はアルミまたはアルミ合金あるい
は他の従来の導電性金属であり、これを用いて半導体デ
バイス上に回路パターンを形成する。他の実施例におい
ては、基板はＧａＡｓあるいは他の従来の最近発見され
た基板で、半導体デバイスの形成に適したものである。
【００１５】本発明の他の実施例によれば、請求項３に
記載した特徴を有する。本発明の他の実施例によれば、
アルミまたはアルミ合金層は、凹部の少なくとも一部を
充填して半導体デバイスの接点を形成する。この凹部
は、多層基板内の相関接続あるいは半導体デバイスの端
子用接点（例えば、ソース，ゲート，ドレイン，ベー
ス，エミッタ，コレクタ）を与える貫通孔（下層に接続
する孔）である。
記載した特徴を有する。本発明の他の実施例によれば、
アルミまたはアルミ合金層は、凹部の少なくとも一部を
充填して半導体デバイスの接点を形成する。この凹部
は、多層基板内の相関接続あるいは半導体デバイスの端
子用接点（例えば、ソース，ゲート，ドレイン，ベー
ス，エミッタ，コレクタ）を与える貫通孔（下層に接続
する孔）である。
【００１６】本発明の一実施例によれば、金属製保護層
は請求項４に記載した金属から形成される。当業者には
アプリケーションによっては、利用価値のある他の金属
も公知である。他の実施例においては、本発明の金属製
保護層は、請求項５に記載した特徴を有する。さらに本
発明の実施例においては、この金属製保護層は、前述し
た金属を溶質として含むアルミニウム合金のグループか
ら選択される。このような実施例においては、金属保護
層は、アルミまたはアルミ合金製導電層と合金が形成さ
れる。
は請求項４に記載した金属から形成される。当業者には
アプリケーションによっては、利用価値のある他の金属
も公知である。他の実施例においては、本発明の金属製
保護層は、請求項５に記載した特徴を有する。さらに本
発明の実施例においては、この金属製保護層は、前述し
た金属を溶質として含むアルミニウム合金のグループか
ら選択される。このような実施例においては、金属保護
層は、アルミまたはアルミ合金製導電層と合金が形成さ
れる。
【００１７】本発明の他の実施例では、この金属製保護
層は、導電層上の酸素を少なくとも部分的に低減するこ
とのできる金属のグループから選択される。さらにま
た、この金属製保護層の元素は、少なくとも部分的に導
電層内に拡散するが、導電層の意図した目的を変更する
ものではない。さらにまたこの金属製保護層は、リフロ
ープロセスの間完全に酸素を除去するよう機能するか、
あるいは別法として元の金属保護層の一部は反応せずそ
のまま残ることがある。
層は、導電層上の酸素を少なくとも部分的に低減するこ
とのできる金属のグループから選択される。さらにま
た、この金属製保護層の元素は、少なくとも部分的に導
電層内に拡散するが、導電層の意図した目的を変更する
ものではない。さらにまたこの金属製保護層は、リフロ
ープロセスの間完全に酸素を除去するよう機能するか、
あるいは別法として元の金属保護層の一部は反応せずそ
のまま残ることがある。
【００１８】
【発明の実施の形態】図１において、集積回路デバイス
が半導体基板１０の上に形成される。この半導体基板１
０はシリコンあるいはＧａＡｓを含む。図１には半導体
基板１０が記載されているが、本発明の技術は下層の導
線層に形成される接点にも使用することができる。した
がって半導体基板１０は多結晶シリコンあるいは単結晶
シリコン基板の活性領域のような多くの層を含んでもよ
い。
が半導体基板１０の上に形成される。この半導体基板１
０はシリコンあるいはＧａＡｓを含む。図１には半導体
基板１０が記載されているが、本発明の技術は下層の導
線層に形成される接点にも使用することができる。した
がって半導体基板１０は多結晶シリコンあるいは単結晶
シリコン基板の活性領域のような多くの層を含んでもよ
い。
【００１９】絶縁層１２が半導体基板１０の上に形成さ
れ、その厚さはデバイス毎あるいはアプリケーションに
よっても異なり、その材料は例えばＳｉＯ2 である。開
口１４がマスクを用いて公知の異方性エッチング技術を
用いて形成される。
れ、その厚さはデバイス毎あるいはアプリケーションに
よっても異なり、その材料は例えばＳｉＯ2 である。開
口１４がマスクを用いて公知の異方性エッチング技術を
用いて形成される。
【００２０】この半導体デバイスは、図２に示すような
ＰＶＤツールのような従来の堆積装置１６内あるいはＣ
ＶＤツール（図示せず）内に配置される。バリア層１８
は例えば耐火金属，耐火窒化金属，耐火硅化金属あるい
はその組み合わせのような材料製で、絶縁層１２の上に
かつ開口１４内に従来の堆積技術を用いて均一に堆積さ
れる。バリア層１８の堆積厚さは、約２０ｎｍから２０
０ｎｍで、好ましくはチタンあるいは窒化チタンを含有
する。
ＰＶＤツールのような従来の堆積装置１６内あるいはＣ
ＶＤツール（図示せず）内に配置される。バリア層１８
は例えば耐火金属，耐火窒化金属，耐火硅化金属あるい
はその組み合わせのような材料製で、絶縁層１２の上に
かつ開口１４内に従来の堆積技術を用いて均一に堆積さ
れる。バリア層１８の堆積厚さは、約２０ｎｍから２０
０ｎｍで、好ましくはチタンあるいは窒化チタンを含有
する。
【００２１】アルミ合金堆積特性を改善するための「ウ
ェッティング層」はバリア層１８の一部として含まれ
る。本発明の特性により、堆積装置１６は従来のもので
もよい。例えば、堆積装置１６はバリア層１８が堆積さ
れる堆積チェンバ１６ａと、導電層２０（図３）が堆積
される堆積チェンバ１６ｃと、半導体デバイスがあるチ
ェンバから別のチェンバに転送される移送チェンバ１６
ｂとチェンバ１６ｅとリフローチェンバ１６ｄとを有す
る。
ェッティング層」はバリア層１８の一部として含まれ
る。本発明の特性により、堆積装置１６は従来のもので
もよい。例えば、堆積装置１６はバリア層１８が堆積さ
れる堆積チェンバ１６ａと、導電層２０（図３）が堆積
される堆積チェンバ１６ｃと、半導体デバイスがあるチ
ェンバから別のチェンバに転送される移送チェンバ１６
ｂとチェンバ１６ｅとリフローチェンバ１６ｄとを有す
る。
【００２２】図４に示すように、金属製保護層２２が、
その後チェンバ１６ｅ内で堆積され、半導体基板１０が
リフローチェンバ１６ｄ内で加熱され、導電層２０が堆
積後リフローされる。しかし、ある実施例においては、
全ての堆積ステップは、１個のチェンバ内で行ってもよ
い。別法としてこの半導体デバイスは、図２に示すよう
に急速熱アニール（ＲＴＡ）装置２４内に移送してもよ
い。堆積装置１６は従来の装置であるために、極低真空
を維持するために従来プロセスで必要とされたような堆
積装置１６用の特別な金属製シールや前準備技術は必要
ではない。
その後チェンバ１６ｅ内で堆積され、半導体基板１０が
リフローチェンバ１６ｄ内で加熱され、導電層２０が堆
積後リフローされる。しかし、ある実施例においては、
全ての堆積ステップは、１個のチェンバ内で行ってもよ
い。別法としてこの半導体デバイスは、図２に示すよう
に急速熱アニール（ＲＴＡ）装置２４内に移送してもよ
い。堆積装置１６は従来の装置であるために、極低真空
を維持するために従来プロセスで必要とされたような堆
積装置１６用の特別な金属製シールや前準備技術は必要
ではない。
【００２３】図３には、バリア層１８の上に導電層２０
が堆積された半導体デバイスが示されている。導電層２
０の堆積は堆積装置１６内で行われ、半導体基板１０と
バリア層１８の上に従来のＰＶＤ技術（１ミリトールか
ら１０ミリトールの範囲の圧力と２５℃から４００℃の
範囲の温度）を用いて堆積される。好ましい実施例にお
いては、導電層２０の厚さは、４００ｎｍから７００ｎ
ｍの範囲である。導電層２０は酸化され易く、通常導電
性材料は、例えばアルミあるいはアルミ合金からなる。
が堆積された半導体デバイスが示されている。導電層２
０の堆積は堆積装置１６内で行われ、半導体基板１０と
バリア層１８の上に従来のＰＶＤ技術（１ミリトールか
ら１０ミリトールの範囲の圧力と２５℃から４００℃の
範囲の温度）を用いて堆積される。好ましい実施例にお
いては、導電層２０の厚さは、４００ｎｍから７００ｎ
ｍの範囲である。導電層２０は酸化され易く、通常導電
性材料は、例えばアルミあるいはアルミ合金からなる。
【００２４】この導電層２０の目的と機能は、当業者に
公知であり、デバイスを半導体デバイスに電気的に接続
する相互接続層として機能する。導電層２０は例えば窒
化チタンのようなバリア層ではない。従来のプロセスで
述べたように、導電層２０は開口１４内に均一に堆積せ
ず、そのためリフローして開口１４の側面を均一に接触
しながら充填して、集積回路デバイスの信頼性ある接触
ポイントを形成しなければならない。
公知であり、デバイスを半導体デバイスに電気的に接続
する相互接続層として機能する。導電層２０は例えば窒
化チタンのようなバリア層ではない。従来のプロセスで
述べたように、導電層２０は開口１４内に均一に堆積せ
ず、そのためリフローして開口１４の側面を均一に接触
しながら充填して、集積回路デバイスの信頼性ある接触
ポイントを形成しなければならない。
【００２５】絶縁層１２と導電層２０の堆積後、図４に
示すように金属製保護層２２が導電層２０の上に堆積さ
れる。実施例においては、金属製保護層２２は、２ミリ
トールから１０ミリトールの範囲の圧力と、２５℃から
４００℃の範囲の温度でもって従来のＰＶＤ技術を用い
て堆積される。そしてこの堆積は、金属製保護層２２の
厚さが５ｎｍから２０ｎｍの範囲の厚さとなるように行
われる。半導体が形成される圧力は、従来の技術では１
０-8トール以上である。このためＰＶＤツールにおいて
は、特別な金属製シールおよび時間のかかる前処理ステ
ップが本発明では不要となる。
示すように金属製保護層２２が導電層２０の上に堆積さ
れる。実施例においては、金属製保護層２２は、２ミリ
トールから１０ミリトールの範囲の圧力と、２５℃から
４００℃の範囲の温度でもって従来のＰＶＤ技術を用い
て堆積される。そしてこの堆積は、金属製保護層２２の
厚さが５ｎｍから２０ｎｍの範囲の厚さとなるように行
われる。半導体が形成される圧力は、従来の技術では１
０-8トール以上である。このためＰＶＤツールにおいて
は、特別な金属製シールおよび時間のかかる前処理ステ
ップが本発明では不要となる。
【００２６】本発明の他の実施例においては、金属製保
護層２２は導電層２０よりも高い酸素親和性を有し、導
電層２０のリフロープロセスの間、酸素吸収ターゲット
として機能する。言い換えると、金属製保護層２２は導
電層２０内に存在する酸素と容易に結合して導電層２０
からの酸素の大部分を効率よく引き出し、導電層２０が
酸化するのを阻止する。かくして金属製保護層２２は、
その下の導電層２０が酸化するのを阻止するような「キ
ャップ」として機能する。
護層２２は導電層２０よりも高い酸素親和性を有し、導
電層２０のリフロープロセスの間、酸素吸収ターゲット
として機能する。言い換えると、金属製保護層２２は導
電層２０内に存在する酸素と容易に結合して導電層２０
からの酸素の大部分を効率よく引き出し、導電層２０が
酸化するのを阻止する。かくして金属製保護層２２は、
その下の導電層２０が酸化するのを阻止するような「キ
ャップ」として機能する。
【００２７】前述したように、導電層２０の酸化は好ま
しくない。理由は、酸化は、リフロープロセスの間導電
層２０が開口１４内に均一に流れ込むのを阻止してしま
い、そして開口１４の内側の壁との接触が弱くなり、こ
れが集積回路のデバイスの欠陥原因となるからである。
さらにまた金属製保護層２２の別の利点は、金属製保護
層２２の形成前に導電層２０の上に形成された酸素の大
部分を導電層２０から取り除くことである。実施例にお
いては、金属製保護層２２は、マグネシウム，イットリ
ウム，ハフニウム、セリウム，スカンジウム，ジルコニ
ウムからなるグループから選択された金属を含む。
しくない。理由は、酸化は、リフロープロセスの間導電
層２０が開口１４内に均一に流れ込むのを阻止してしま
い、そして開口１４の内側の壁との接触が弱くなり、こ
れが集積回路のデバイスの欠陥原因となるからである。
さらにまた金属製保護層２２の別の利点は、金属製保護
層２２の形成前に導電層２０の上に形成された酸素の大
部分を導電層２０から取り除くことである。実施例にお
いては、金属製保護層２２は、マグネシウム，イットリ
ウム，ハフニウム、セリウム，スカンジウム，ジルコニ
ウムからなるグループから選択された金属を含む。
【００２８】本発明の他の実施例によれば、金属製保護
層２２は高い酸素親和性を有し、導電層２０のリフロー
プロセスの間、酸化酸素に対する犠牲的（酸素吸収）タ
ーゲットとして機能する。この実施例においては、金属
製保護層２２は導電層２０の周囲環境に存在する酸素と
容易に結合し、そしてその環境から酸素の大部分を取り
込み、酸素が導電層２０を酸化するのを阻止する。かく
して金属製保護層２２は、酸素ゲッターとして機能し、
その下の導電層２０が酸化するのを阻止する。実施例に
おいては、金属製保護層２２はチタンとバナジウムから
なるグループから選択された金属を含む。
層２２は高い酸素親和性を有し、導電層２０のリフロー
プロセスの間、酸化酸素に対する犠牲的（酸素吸収）タ
ーゲットとして機能する。この実施例においては、金属
製保護層２２は導電層２０の周囲環境に存在する酸素と
容易に結合し、そしてその環境から酸素の大部分を取り
込み、酸素が導電層２０を酸化するのを阻止する。かく
して金属製保護層２２は、酸素ゲッターとして機能し、
その下の導電層２０が酸化するのを阻止する。実施例に
おいては、金属製保護層２２はチタンとバナジウムから
なるグループから選択された金属を含む。
【００２９】別の実施例においては、金属製保護層２２
は導電層２０または導電層２０を包囲する環境のいずれ
かから酸素を取り込む機能がある。このような実施例に
おいては、金属製保護層２２は前述した種類の金属の組
み合わせからなるグループから選択され、アルミ−銅，
アルミ−シリコン，アルミ−銅−シリコンのようなアル
ミ合金と合金を形成する。例えば金属製保護層２２は、
クレーム４の金属のいずれかからなり、アルミニウム合
金と合金を形成するものである。
は導電層２０または導電層２０を包囲する環境のいずれ
かから酸素を取り込む機能がある。このような実施例に
おいては、金属製保護層２２は前述した種類の金属の組
み合わせからなるグループから選択され、アルミ−銅，
アルミ−シリコン，アルミ−銅−シリコンのようなアル
ミ合金と合金を形成する。例えば金属製保護層２２は、
クレーム４の金属のいずれかからなり、アルミニウム合
金と合金を形成するものである。
【００３０】金属製保護層２２の堆積後、半導体デバイ
スはその後リフローチェンバ１６ｄまたは急速熱アニー
ル装置２４のいずれかに移送され、３５０℃から５５０
℃の範囲の温度に曝される。この温度は導電層２０をリ
フローするのに十分な温度であり、その結果開口１４を
均一に充填する。前述したように堆積ツールは、堆積と
アニールのあらゆるフェーズを実行することのできる１
個のチェンバのみを有するようなものでもよい。堆積後
リフロープロセスの間、金属製保護層２２は酸化し、少
なくとも部分的に導電層２０内に拡散する酸化金属を形
成する（図５）。
スはその後リフローチェンバ１６ｄまたは急速熱アニー
ル装置２４のいずれかに移送され、３５０℃から５５０
℃の範囲の温度に曝される。この温度は導電層２０をリ
フローするのに十分な温度であり、その結果開口１４を
均一に充填する。前述したように堆積ツールは、堆積と
アニールのあらゆるフェーズを実行することのできる１
個のチェンバのみを有するようなものでもよい。堆積後
リフロープロセスの間、金属製保護層２２は酸化し、少
なくとも部分的に導電層２０内に拡散する酸化金属を形
成する（図５）。
【００３１】この実施例においては、チタンがアルミニ
ウム合金内に拡散することにより、アルミニウム−合金
−銅の導電層内のエレクトロマイグレーションの損傷の
蓄積の速度を低下させることができる。これに関して
は、"Roles of Ti-intermetallic compound layers on
the electromigration resistance of Al-Cu interconn
ecting stripes", J. Appl. phys. 71, June 1992, pag
es 5877-5887 に記載されている。
ウム合金内に拡散することにより、アルミニウム−合金
−銅の導電層内のエレクトロマイグレーションの損傷の
蓄積の速度を低下させることができる。これに関して
は、"Roles of Ti-intermetallic compound layers on
the electromigration resistance of Al-Cu interconn
ecting stripes", J. Appl. phys. 71, June 1992, pag
es 5877-5887 に記載されている。
【００３２】ある実施例においては、金属製保護層２２
は完全に導電層２０内に拡散するかあるいは導電層２０
の上部に滞留する。しかし、いずれの実施例の場合にも
金属製保護層２２は酸素が結合するターゲットとして機
能し、これにより導電層２０の酸化を阻止し、その結果
導電層２０が開口１４内に均一にリフローして、集積回
路内に信頼性ある電気的接点を形成する。
は完全に導電層２０内に拡散するかあるいは導電層２０
の上部に滞留する。しかし、いずれの実施例の場合にも
金属製保護層２２は酸素が結合するターゲットとして機
能し、これにより導電層２０の酸化を阻止し、その結果
導電層２０が開口１４内に均一にリフローして、集積回
路内に信頼性ある電気的接点を形成する。
【００３３】本発明によれば、保護用の酸化可能金属層
を堆積する前に、導電層が部分的に酸化する場合に、酸
素が導電層に到達する前に酸素を閉じ込めるか、あるい
は酸素を導電層から取り除くような酸化金属を形成する
ことにより、バリアあるいはキャップを提供して導電層
内に発生する酸化を低減させることができる。そのため
本発明によれば、導電性プラグは従来技術の極低圧環境
を必要とせず、信頼性よく導電性プラグが形成できる。
を堆積する前に、導電層が部分的に酸化する場合に、酸
素が導電層に到達する前に酸素を閉じ込めるか、あるい
は酸素を導電層から取り除くような酸化金属を形成する
ことにより、バリアあるいはキャップを提供して導電層
内に発生する酸化を低減させることができる。そのため
本発明によれば、導電性プラグは従来技術の極低圧環境
を必要とせず、信頼性よく導電性プラグが形成できる。
【図１】開口を有する半導体デバイスの断面図
【図２】複数の堆積チェンバを具備する従来のＰＶＤ装
置のブロック図
置のブロック図
【図３】開口中に部分的に堆積した導電層を具備する半
導体デバイスの断面図
導体デバイスの断面図
【図４】導電層に拡散される前の導電層の上に堆積され
た金属製保護層を有する図３の半導体デバイスの断面図
た金属製保護層を有する図３の半導体デバイスの断面図
【図５】金属製保護層が酸化され、導電層内に拡散する
リフロープロセスで処理された後の図４の半導体デバイ
スの断面図
リフロープロセスで処理された後の図４の半導体デバイ
スの断面図
１０ 半導体基板 １２ 絶縁層 １４ 開口 １６ 従来の堆積装置 １８ バリア層 ２０ 導電層 ２２ 金属製保護層 ２４ 急速熱アニール（ＲＴＡ）装置
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ビン ニュエンプー アメリカ合衆国，32837 フロリダ，オー ランド，モロナ ドライブ 3725
Claims (38)
- 【請求項１】 （Ａ）凹部（１４）を有する基板と、 （Ｂ）前記凹部内にプラグを形成するために前記凹部の
少なくとも一部を充填する、前記基板の少なくとも一部
の上に形成される酸化されやすい導電層（２０）と、 （Ｃ）前記導電層（２０）内に少なくとも部分的に拡散
される金属製保護層（２２）と、 からなり、前記金属製保護層（２２）は、前記導電層
（２０）より酸素に対し高い親和性を有し、前記導電層
（２０）のリフロープロセスの間酸素を吸収する犠牲層
として機能することを特徴とする半導体デバイス。 - 【請求項２】 前記基板は、シリコンを含有することを
特徴とする請求項１のデバイス。 - 【請求項３】 前記金属製保護層（２２）は、前記導電
層（２０）内のエレクトロマイグレーション損傷の蓄積
レートを低下させることを特徴とする請求項１のデバイ
ス。 - 【請求項４】 前記金属製保護層（２２）の金属は、チ
タン，バナジウム，マグネシウム，イットリウム，ハフ
ニウム，セリウム，スカンジウム，ジルコニウムからな
るグループから選択されることを特徴とする請求項１の
デバイス。 - 【請求項５】 前記金属は、チタンとバナジウムからな
るグループから選択されることを特徴とする請求項４の
デバイス。 - 【請求項６】 前記金属製保護層（２２）の金属は、マ
グネシウム，イットリウム，ハフニウム，セリウム，ス
カンジウム，ジルコニウムからなるグループから選択さ
れることを特徴とする請求項４のデバイス。 - 【請求項７】 前記金属製保護層（２２）は、前記導電
層（２０）内に完全に拡散されることを特徴とする請求
項１のデバイス。 - 【請求項８】 前記導電層（２０）は、アルミ合金層で
あることを特徴とする請求項１のデバイス。 - 【請求項９】 前記導電層（２０）は、前記凹部（１
４）の少なくとも一部を充填し、前記半導体デバイスの
接点を形成することを特徴とする請求項１のデバイス。 - 【請求項１０】 （Ａ）基板内の凹部（１４）の少なく
とも一部を充填し、前記基板の少なくとも一部の上に酸
化されやすい導電層を堆積するステップと、 （Ｂ）前記導電層（２０）上に、導電層（２０）よりも
酸素に対し高い親和性を有する金属製保護層（２２）を
堆積するステップと、 （Ｃ）前記導電層（２０）をリフローするステップと、 からなり、前記リフローステップにおいて、前記金属製
保護層（２２）が酸化され、そして少なくとも部分的に
前記導電層（２０）内に拡散し、 前記金属製保護層（２２）が前記リフロープロセスの間
酸素を吸収する犠牲的目標層として機能することを特徴
とする半導体デバイスの製造方法。 - 【請求項１１】 前記基板は、シリコンを含有すること
を特徴とする請求項１０の方法。 - 【請求項１２】 前記金属製保護層（２２）は、前記導
電層（２０）内のエレクトロマイグレーション損傷の蓄
積レートを低下させることを特徴とする請求項１０の方
法。 - 【請求項１３】 前記金属製保護層（２２）の金属は、
チタン，バナジウム，マグネシウム，イットリウム，ハ
フニウム，セリウム，スカンジウム，ジルコニウムから
なるグループから選択されることを特徴とする請求項１
０の方法。 - 【請求項１４】 前記金属は、チタンとバナジウムから
なるグループから選択されることを特徴とする請求項１
３の方法。 - 【請求項１５】 前記金属製保護層（２２）の金属は、
マグネシウム，イットリウム，ハフニウム，セリウム，
スカンジウム，ジルコニウムからなるグループから選択
されることを特徴とする請求項１３の方法。 - 【請求項１６】 前記金属製保護層（２２）は、前記導
電層（２０）内に完全に拡散されることを特徴とする請
求項１０の方法。 - 【請求項１７】 前記導電層（２０）は、アルミ合金層
であることを特徴とする請求項１０の方法。 - 【請求項１８】 前記導電層（２０）は、前記凹部（１
４）の少なくとも一部を充填し、前記半導体デバイスの
接点を形成することを特徴とする請求項１０の方法。 - 【請求項１９】 前記（Ａ）のステップは、ＰＶＤプロ
セスにより行われることを特徴とする請求項１０の方
法。 - 【請求項２０】 前記（Ｂ）のステップは、ＰＶＤプロ
セスにより行われることを特徴とする請求項１０の方
法。 - 【請求項２１】 前記（Ｃ）のステップは、２−１０ミ
リトールの範囲の圧力でもって前記導電層をリフローす
るステップを含むことを特徴とする請求項１０の方法。 - 【請求項２２】 前記（Ｃ）のステップは、急速熱アニ
ール（ＲＴＡ）プロセスでもって前記導電層をリフロー
するステップを含むことを特徴とする請求項１０の方
法。 - 【請求項２３】 前記（Ｃ）のステップは、３５０℃以
上の温度に前記導電層を加熱するステップを含むことを
特徴とする請求項１０の方法。 - 【請求項２４】 （Ａ）基板内の凹部（１４）の少なく
とも一部を充填し、前記基板の少なくとも一部の上に酸
化されやすいアルミ合金層をＰＶＤプロセスにより堆積
するステップと、 （Ｂ）前記アルミ合金層上に、アルミ合金層よりも高い
酸素親和性を有する金属製の保護層をＰＶＤプロセスに
より堆積するステップと、 （Ｃ）前記アルミ合金層を２−１０ミリトールの範囲内
の圧力で、３５０℃以上の温度でもってリフローするス
テップと、 からなり、前記リフローステップにおいて、前記金属製
保護層（２２）が、酸化され、そして少なくとも部分的
に前記導電層（２０）内に拡散し、 前記金属製保護層が前記リフロープロセスの間酸素を吸
収する犠牲的目標層として機能することを特徴とする半
導体デバイスの製造方法。 - 【請求項２５】 前記金属製保護層（２２）の金属は、
チタン，バナジウム，マグネシウム，イットリウム，ハ
フニウム，セリウム，スカンジウム，ジルコニウムから
なるグループから選択されることを特徴とする請求項２
４の方法。 - 【請求項２６】 前記金属は、チタンとバナジウムから
なるグループから選択されることを特徴とする請求項２
５の方法。 - 【請求項２７】 前記金属製保護層（２２）の金属は、
マグネシウム，イットリウム，ハフニウム，セリウム，
スカンジウム，ジルコニウムからなるグループから選択
されることを特徴とする請求項２５の方法。 - 【請求項２８】 前記（Ｃ）のステップは、前記アルミ
合金層を急速熱アニール（ＲＴＡ）プロセスでもってリ
フローするプロセスを含むことを特徴とする請求項２５
の方法。 - 【請求項２９】 （Ａ）凹部（１４）を有する基板と、 （Ｂ）前記凹部内にプラグを形成するために前記凹部の
少なくとも一部を充填する、前記基板の少なくとも一部
の上に形成される酸化されやすい導電層（２０）と、 （Ｃ）前記導電層（２０）に接触し、その上に形成され
る酸化可能な金属層（２２）と、 からなり、前記酸化可能金属層（２２）は、前記導電層
（２０）よりも酸素親和性が高く、 酸素に対し犠牲目標層として機能し、これにより前記導
電層内の酸化を低減させることを特徴とする半導体デバ
イス。 - 【請求項３０】 前記基板は、シリコンを含有すること
を特徴とする請求項２９のデバイス。 - 【請求項３１】 前記酸化可能金属層は、酸化され、前
記導電層内に少なくとも部分的に拡散する酸化金属層を
形成することを特徴とする請求項２９のデバイス。 - 【請求項３２】 前記酸化可能金属は、前記導電層内の
エレクトロマイグレーション損傷の蓄積レートを低下さ
せることを特徴とする請求項２９のデバイス。 - 【請求項３３】 前記酸化可能金属層の金属は、チタ
ン，バナジウム，マグネシウム，イットリウム，ハフニ
ウム，セリウム，スカンジウム，ジルコニウムからなる
グループから選択されることを特徴とする請求項２９の
デバイス。 - 【請求項３４】 前記酸化可能金属層の金属は、チタン
とバナジウムからなるグループから選択されることを特
徴とする請求項２９のデバイス。 - 【請求項３５】 前記酸化可能金属層の金属は、マグネ
シウム，イットリウム，ハフニウム，セリウム，スカン
ジウム，ジルコニウムからなるグループから選択される
ことを特徴とする請求項２９のデバイス。 - 【請求項３６】 前記酸化可能金属層は酸化され、前記
導電層内に完全に拡散されることを特徴とする請求項２
９のデバイス。 - 【請求項３７】 前記導電層は、アルミ合金層であるこ
とを特徴とする請求項２９のデバイス。 - 【請求項３８】 前記導電層は、前記凹部の少なくとも
一部を充填し、前記半導体デバイスの接点を形成するこ
とを特徴とする請求項２９のデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/820,063 US5913146A (en) | 1997-03-18 | 1997-03-18 | Semiconductor device having aluminum contacts or vias and method of manufacture therefor |
| US08/820063 | 1997-03-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270552A true JPH10270552A (ja) | 1998-10-09 |
Family
ID=25229792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10063450A Pending JPH10270552A (ja) | 1997-03-18 | 1998-03-13 | 半導体デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5913146A (ja) |
| EP (1) | EP0866498B1 (ja) |
| JP (1) | JPH10270552A (ja) |
| KR (1) | KR19980080391A (ja) |
| DE (1) | DE69832226T2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225218B1 (en) | 1995-12-20 | 2001-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| US5789317A (en) * | 1996-04-12 | 1998-08-04 | Micron Technology, Inc. | Low temperature reflow method for filling high aspect ratio contacts |
| JP3725266B2 (ja) * | 1996-11-07 | 2005-12-07 | 株式会社半導体エネルギー研究所 | 配線形成方法 |
| US6171957B1 (en) * | 1997-07-16 | 2001-01-09 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing method of semiconductor device having high pressure reflow process |
| DE19740330A1 (de) * | 1997-09-13 | 1999-03-25 | Bosch Gmbh Robert | Trägerplatte für Mikrohybridschaltungen |
| US6077404A (en) * | 1998-02-17 | 2000-06-20 | Applied Material, Inc. | Reflow chamber and process |
| US6143655A (en) | 1998-02-25 | 2000-11-07 | Micron Technology, Inc. | Methods and structures for silver interconnections in integrated circuits |
| US6121126A (en) * | 1998-02-25 | 2000-09-19 | Micron Technologies, Inc. | Methods and structures for metal interconnections in integrated circuits |
| US6492694B2 (en) | 1998-02-27 | 2002-12-10 | Micron Technology, Inc. | Highly conductive composite polysilicon gate for CMOS integrated circuits |
| US6177350B1 (en) * | 1998-04-14 | 2001-01-23 | Applied Materials, Inc. | Method for forming a multilayered aluminum-comprising structure on a substrate |
| US6815303B2 (en) * | 1998-04-29 | 2004-11-09 | Micron Technology, Inc. | Bipolar transistors with low-resistance emitter contacts |
| TW436882B (en) * | 1998-06-01 | 2001-05-28 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
| DE19825612C2 (de) * | 1998-06-08 | 2002-10-31 | Infineon Technologies Ag | Halbleiterbauelement mit einer Polysiliziumverdrahtung und Verfahren zu dessen Herstellung |
| US6319825B1 (en) * | 1999-05-12 | 2001-11-20 | Dongbu Electronics Co., Ltd. | Metallization process of semiconductor device |
| US6399486B1 (en) | 1999-11-22 | 2002-06-04 | Taiwan Semiconductor Manufacturing Company | Method of improved copper gap fill |
| US6322903B1 (en) * | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
| US6413863B1 (en) * | 2000-01-24 | 2002-07-02 | Taiwan Semiconductor Manufacturing Company | Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process |
| US20040174596A1 (en) * | 2003-03-05 | 2004-09-09 | Ricoh Optical Industries Co., Ltd. | Polarization optical device and manufacturing method therefor |
| US7211502B2 (en) * | 2003-03-26 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR100623247B1 (ko) * | 2003-12-22 | 2006-09-18 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| US7378342B2 (en) * | 2004-08-27 | 2008-05-27 | Micron Technology, Inc. | Methods for forming vias varying lateral dimensions |
| US20090050468A1 (en) * | 2007-08-22 | 2009-02-26 | Applied Materials, Inc. | Controlled surface oxidation of aluminum interconnect |
| WO2009044312A1 (en) * | 2007-10-01 | 2009-04-09 | Philips Intellectual Property & Standards Gmbh | High voltage electrical connection line |
| CN109148363A (zh) * | 2018-09-12 | 2019-01-04 | 德淮半导体有限公司 | 半导体制备方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4433004A (en) * | 1979-07-11 | 1984-02-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device and a method for manufacturing the same |
| US4275715A (en) * | 1979-12-26 | 1981-06-30 | Wolfe Randall R | Ear rack for supporting dog ears erect |
| EP0042926A1 (en) * | 1980-07-01 | 1982-01-06 | Rockwell International Corporation | Aluminum to aluminum ohmic contacts, multilevel interconnections |
| US4566177A (en) * | 1984-05-11 | 1986-01-28 | Signetics Corporation | Formation of electromigration resistant aluminum alloy conductors |
| JPS61214427A (ja) * | 1985-03-19 | 1986-09-24 | Nippon Gakki Seizo Kk | 半導体装置の電極形成法 |
| JPH0611076B2 (ja) * | 1985-10-08 | 1994-02-09 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPH0779136B2 (ja) * | 1986-06-06 | 1995-08-23 | 株式会社日立製作所 | 半導体装置 |
| JPH0719841B2 (ja) * | 1987-10-02 | 1995-03-06 | 株式会社東芝 | 半導体装置 |
| US5162262A (en) * | 1989-03-14 | 1992-11-10 | Mitsubishi Denki Kabushiki Kaisha | Multi-layered interconnection structure for a semiconductor device and manufactured method thereof |
| KR920005701B1 (ko) * | 1989-07-20 | 1992-07-13 | 현대전자산업 주식회사 | 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법 |
| US5108951A (en) * | 1990-11-05 | 1992-04-28 | Sgs-Thomson Microelectronics, Inc. | Method for forming a metal contact |
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| JP2896598B2 (ja) * | 1990-10-06 | 1999-05-31 | 株式会社林原生物化学研究所 | ラクトネオトレハロースとその製造方法並びに用途 |
| US5275715A (en) * | 1992-01-23 | 1994-01-04 | Micron Technology Inc. | Electroplating process for enhancing the conformality of titanium and titanium nitride films in the manufacture of integrated circuits and structures produced thereby |
| EP0594300B1 (en) * | 1992-09-22 | 1998-07-29 | STMicroelectronics, Inc. | Method for forming a metal contact |
| KR970001883B1 (ko) * | 1992-12-30 | 1997-02-18 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
| US5635763A (en) * | 1993-03-22 | 1997-06-03 | Sanyo Electric Co., Ltd. | Semiconductor device having cap-metal layer |
| US5360995A (en) * | 1993-09-14 | 1994-11-01 | Texas Instruments Incorporated | Buffered capped interconnect for a semiconductor device |
| US5434104A (en) * | 1994-03-02 | 1995-07-18 | Vlsi Technology, Inc. | Method of using corrosion prohibiters in aluminum alloy films |
| US5489552A (en) * | 1994-12-30 | 1996-02-06 | At&T Corp. | Multiple layer tungsten deposition process |
| US5668055A (en) * | 1995-05-05 | 1997-09-16 | Applied Materials, Inc. | Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer |
-
1997
- 1997-03-18 US US08/820,063 patent/US5913146A/en not_active Expired - Lifetime
-
1998
- 1998-03-11 DE DE69832226T patent/DE69832226T2/de not_active Expired - Lifetime
- 1998-03-11 EP EP98301803A patent/EP0866498B1/en not_active Expired - Lifetime
- 1998-03-13 JP JP10063450A patent/JPH10270552A/ja active Pending
- 1998-03-18 KR KR1019980009165A patent/KR19980080391A/ko not_active Application Discontinuation
- 1998-10-05 US US09/166,832 patent/US6157082A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0866498B1 (en) | 2005-11-09 |
| KR19980080391A (ko) | 1998-11-25 |
| US6157082A (en) | 2000-12-05 |
| EP0866498A3 (en) | 1999-07-07 |
| US5913146A (en) | 1999-06-15 |
| DE69832226T2 (de) | 2006-07-27 |
| DE69832226D1 (de) | 2005-12-15 |
| EP0866498A2 (en) | 1998-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10270552A (ja) | 半導体デバイス | |
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JP2700103B2 (ja) | 改良された集積回路構造および改良された集積回路構造を形成する方法 | |
| JP3006735B2 (ja) | 半導体装置およびその製造方法 | |
| US6008124A (en) | Semiconductor device having improved lamination-structure reliability for buried layers, silicide films and metal films, and a method for forming the same | |
| JPH04320024A (ja) | 半導体装置の製造方法 | |
| JP3625652B2 (ja) | 半導体装置の製造方法 | |
| US5739046A (en) | Method of making a reliable barrier layer | |
| US5494860A (en) | Two step annealing process for decreasing contact resistance | |
| JPH02290019A (ja) | 電極配線構造体と半導体集積回路装置の製造方法 | |
| US5534730A (en) | Conductive layer connection structure of a semiconductor device and a method of manufacturing thereof | |
| US5624870A (en) | Method of contact planarization | |
| JPH08330427A (ja) | 半導体素子の配線形成方法 | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| US6316132B1 (en) | Structure and method for preventing barrier failure | |
| JPH05166753A (ja) | サブミクロンコンタクト用バリア金属プロセス | |
| US7524749B2 (en) | Metallization method of semiconductor device | |
| JP3301124B2 (ja) | 半導体装置用配線及びその形成方法 | |
| US7214608B2 (en) | Interlevel dielectric layer and metal layer sealing | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| KR100575332B1 (ko) | 반도체 소자의 메탈 콘택 형성 방법 | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP3778155B2 (ja) | 配線形成法 | |
| JP2747217B2 (ja) | 半導体装置の製造方法 |