KR19980080391A - 알루미늄 접촉이나 비어를 갖는 반도체 디바이스 및 그 제조방법 - Google Patents

알루미늄 접촉이나 비어를 갖는 반도체 디바이스 및 그 제조방법 Download PDF

Info

Publication number
KR19980080391A
KR19980080391A KR1019980009165A KR19980009165A KR19980080391A KR 19980080391 A KR19980080391 A KR 19980080391A KR 1019980009165 A KR1019980009165 A KR 1019980009165A KR 19980009165 A KR19980009165 A KR 19980009165A KR 19980080391 A KR19980080391 A KR 19980080391A
Authority
KR
South Korea
Prior art keywords
conductive layer
metal
semiconductor device
layer
aluminum alloy
Prior art date
Application number
KR1019980009165A
Other languages
English (en)
Inventor
세일레쉬 엠 머챈트
빈 엔가이엔퓨
Original Assignee
엘리 와이스
루센트 테크놀로지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리 와이스, 루센트 테크놀로지스 인코포레이티드 filed Critical 엘리 와이스
Publication of KR19980080391A publication Critical patent/KR19980080391A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 디바이스 및 그 제조 방법을 기술하고 있다. 반도체 디바이스는, (1) 오목부를 갖는 기판, (2) 기판의 적어도 일부분 상에 위치하고 적어도 오목부의 일부를 충전하는 알루미늄 합금층, (3) 알루미늄 합금층에 적어도 부분적으로 확산되며 산소에 대한 친화력이 높아 알루미늄 합금층의 역류 동안에 산소에 대한 희생 타겟으로서 작용하는 금속 보호층을 포함하고 있다.

Description

알루미늄 접촉이나 비어를 갖는 반도체 디바이스 및 그 제조 방법
발명의 기술분야
일반적으로 본 발명은 반도체 및 제조 기술에 관한 것으로, 보다 구체적으로는 도전층 내로 적어도 부분적으로 확산되는 금속 보호층과 함께 도전층을 갖는 반도체 디바이스 및 그 제조 방법에 관한 것이다.
발명의 배경
반도체 집적 회로에 있어서, 금속 상호 접속층의 형성은 그러한 디바이스의 적합한 동작에 중요하다. 금속 상호 접속 신호선은 비어(vias) 또는 접촉 윈도우를 통해 집적 회로의 저도전층을, 절연층에 있는 반도체의 활성 디바이스 영역에 접촉시킨다. 디바이스의 최상의 동작을 위해, 상호 접속층을 형성하는데 이용된 금속은 비어나 접촉 윈도우(이하, 개구)를 완전히 충전(fill)시켜야 한다.
그 물리적 특성으로 인해, 집적 회로에서 금속 상호 접속선을 제조하는데는 알루미늄 합금(예, 알루미늄-구리, 알루미늄-실리콘, 알루미늄-구리-실리콘)이 특히 적합하다. 그러나, 집적 회로에 알루미늄 합금 박막층을 제공하는데 이용된 스퍼터링 공정은 개구의 이상적인 충전보다 더 적은 충전을 초래하게 된다. 알루미늄 합금은 향상된 전자 이동 신뢰도를 위해 커다란 그레인(grain)을 얻고자 높은 온도에서 증착되기 때문에, 이 커다란 알루미늄 합금 그레인은 절연층의 상부면 상에 형성되기가 쉽다. 개구부의 단부에 형성되는 그레인은 알루미늄 합금이 개구를 완전히 충전할 기회를 갖기 전에 개구를 차단하게 되는 경향이 있다. 이 결과, 비어 내에 빈틈 및 고르지 못한 구조가 생긴다.
이런 문제점은 집적 회로를 보다 작은 기하를 이용하여 제조할 때에 특히 심각해진다. 이런 디바이스에 이용된 보다 작은 개구는 보다 큰 기하의 디바이스보다 더 큰 애스펙트비(개구 높이 대 폭의 비)를 갖기가 쉽고, 이런 애스펙트비는 알루미늄 합금 충전 문제를 악화시킨다.
개구부내로 들어가는 알루미늄 합금층의 비균일한 두께는 디바이스 성능에 악영향을 미친다. 개구내의 빈틈이 너무 큰 경우, 접촉 저항이 원하는 것보다 상당히 높아질 수 있다. 또한, 알루미늄 합금층의 얇은 영역은 널리 공지된 전자 이동도 문제점의 영향을 받을 것이다. 이것은 결과적으로 접촉의 개방 회로 및 디바이스의 장애를 유발할 수 있다.
스퍼터링 기술에 대한 문제점들을 해소하기 위해, 낮은 상호 접속 레벨로 양호한 금속 접촉을 확보하고자 많은 접근법들이 이용되었다. 예를 들면, 그중 한 기술은, 물리 기상 증착 툴(PVD)로 스퍼터링함으로써 알루미늄 합금 상호 접속층을 증착하는 단계와, 500℃ 내지 575℃의 온도 범위로 개별 역류 모듈에서 그것을 역류시키는 단계를 포함하고 있다. 이런 온도에서, 알루미늄 합금의 표면 이동도 및 확산 운동성이 강화되어, 알루미늄 합금 상호 접속층을 개구 내로 증착하고 개구를 충전할 수 있게 한다. 그러나, 이런 고온에서는, 역류 모듈이 불순물에 매우 민감하다. 널리 공지된 바와 같이, 알루미늄 합금은 산화가 쉽게 되고, 특히 역류 모듈에서의 처리중 상기 증착 툴 내의 산소나 습기의 존재는 역류 공정을 무효로 만들 것이다. 다시 말해서, 알루미늄 합금은 역류하지 않게 되며, 알루미늄 합금이 산화되거나 습기가 그 표면에 형성되는 경우 개구를 알맞게 충전하지 못하게 된다. 따라서 증착, 이동, 및 다음의 역류가 극초진공 환경, 즉 가급적이면 수증기나 산소의 극저분압을 갖는 다중 챔버 클러스터 툴(tool)에서 실행된다.
이런 환경 조건은 상기 모듈을, 필요로 하는 본래의 동작 상태까지 되게 하도록, 툴 챔버 펌프다운 및 베이크(bakes) 등의 미리 광범위한 조건을 조절하는 시간이 요구된다. 또한, 금속 진공 씰(seals)이 분자 펌프다운 시간을 단축하는데 종래의 O링 씰 대신에 이용되어야 한다. 이 금속 씰은 증착 챔버 및 역류 챔버에서와 마찬가지로 이동 챔버에 이용되어야 한다. 따라서, 상기 미리 조건을 조절하는 단계는 기기의 전체 비용 및 생산 시간을 증가시키며, 또한 반도체 디바이스의 전체 비용을 증가시킨다.
따라서, 기술적으로 요구되는 것은, 개구와 접속하는 도전층이 제조 공정 동안 실질적인 산화를 받지 않게 하도록 하는 반도체 디바이스 및 그 제조 방법이다. 본 발명의 반도체 및 방법은 이런 필요를 다루고 있다.
종래 기술의 상술한 결점들을 해소하기 위하여, 본 발명은 반도체 디바이스 및 그 제조 방법을 제공한다. 반도체 디바이스는, (1) 오목부를 갖는 기판, (2) 기판의 적어도 일부분 상에 위치하고 적어도 오목부의 일부를 충전하는 도전층, (3) 도전층에 적어도 부분적으로 확산되는 금속 보호층을 포함하고 있다. 이점이 되는 실시예에서, 금속 보호층은 도전층보다 산소에 대한 친화력이 더 높고 따라서 도전층의 산소를 감소시키기 위해 도전층의 역류 동안에 도전층으로부터 희생적인 산소 흡수제로서 작용한다. 또다른 실시예에서, 금속 보호층은 처리 툴로부터 산소를 흡수하는 역할을 하며, 기타 다른 실시예에서 금속 보호층의 합금 원소는 산소 흡수제로서 작용한다.
이에 따라서 본 발명은, 산소가 도전층에 이르기 전에 산소를 트랩하거나 산소를 도전층으로부터 제거하거나, 또는 다른 실시예에서는 금속 보호층의 증착 이전에 도전층이 산화되는 경우에는 도전층으로부터 산소를 제거하는 적어도 부분적으로 산화된 금속층의 형태로 배리어나 캡을 제공함으로써 도전층에서 생기는 산화를 제거하거나 경감시키는 광범위한 개념을 도입하고 있다. 그러므로 본 발명은, 종래의 특이한 저압 환경을 필요로 하지 않으면서 신뢰성 있게 도전 플러그가 형성될 수 있게 한다.
본 발명의 한 실시예에서, 기판은 실리콘을 함유하고, 도전층은 반도체 디바이스 상에 회로 패턴을 형성하는데 이용되는, 알루미늄, 알루미늄 합금, 또는 기타 다른 종래의 도전성 금속이나 최근에 발견된 도전성 금속이 사용될 수 있다. 또는, 기판은 고체 상태의 디바이스를 위해 기초층을 제공하는데 적합한 갈륨 알세나이드나 기타 다른 종래의 또는 최근에 발견된 기판이 사용될 수 있다.
반도체 디바이스의 한 양호한 실시예에서, 금속 보호층은, 도전층 내로 부분적으로 확산될 때 도전층에서 전자 이동 손실 누적 비율을 감소시킨다.
본 발명의 대안적인 실시예에서는, 알루미늄이나 알루미늄 합금층은 적어도 오목부의 일부를 충전하고 반도체 디바이스를 위한 접촉을 형성한다. 따라서 오목부는 다층 기판 또는 반도체 디바이스의 단자(이를테면, 소스, 게이트, 드레인, 베이스, 에미터, 또는 컬렉터)용 접촉에 내층 접속성을 제공하는 비어(via)가 이용될 수도 있다.
본 발명의 한 실시예에서, 금속 보호층은 (1) 마그네슘, (2) 이트륨, (3) 하프늄, (4) 세륨, (5) 스칸듐, 및 (6) 지르코늄으로 구성되는 그룹으로부터 선택되어진다. 당업자는 본원에 따라서 이점이 되는 다른 금속들에 대해서도 잘 알고 있다. 또다른 실시예에서는, 금속 보호층은 (1) 티타늄 또는 (2) 바나듐으로 구성되는 금속 그룹으로부터 선택되어지며, 기타 다른 실시예에서 금속 보호층은 용질로서 상술한 금속들중 어느 것이든지 함유하고 있는 알루미늄 합금의 그룹으로부터 선택되어진다. 이러한 실시예에서, 금속 보호층은 알루미늄이나 알루미늄 합금 도전층과 합금되어진다. 각각의 이들 발명은 하기에서 상세히 설명한다. 당업자는 본원에 따라서 이점이 되는 다른 금속 및 합금에 대해서도 잘 알고 있다.
본 발명의 또다른 실시예에서, 금속 보호층은, 도전층 상의 임의의 산화물을 적어도 부분적으로 감소시킬 수 있는 금속들의 그룹으로부터 선택되어진다. 또한, 금속 보호층의 원소들은 도전층의 의도한 목적을 거의 변경시키지 않으면서 도전층 내로 적어도 부분적으로 확산되어진다. 또한, 금속 보호층은 역류 공정 동안에 완전히 희생될 수도 있고, 또는 최초 금속 보호층이 약간 손상되지 않고서 남아 있을 수도 있다.
도 1은 접촉 윈도우 또는 비어가 형성되어 있는 반도체 디바이스의 횡단면을 도시하는 도면.
도 2는 각종 증착 챔버를 구비하고 있는 종래의 물리 기상 증착 툴(tool)을 개략적으로 도시한 도면.
도 3은 비어 내에 부분적으로 증착된 도전층이 있는 도 1의 반도체 디바이스의 횡단면을 도시하는 도면.
도 4는 도전층 상에 증착된 금속 보호층이 있고 이 금속 보호층이 도전층 내로 확산되기 이전의 도 3의 반도체 디바이스 횡단면을 도시한 도면.
도 5는 금속층이 산화되어서 도전층 내로 확산된 경우에 반도체 디바이스가 역류 공정을 거친 후의 도 4의 반도체 디바이스 횡단면을 도시한 도면.
도면의 주요 부분에 대한 부호의 설명
10 : 반도체 기판 12 : 절연층
14 : 개구(부) 16 : 종래의 증착 툴
18 : 배리어층 20 : 도전층
22 : 금속 보호층 24 : 급속 열어닐링 디바이스
본 발명의 보다 완전한 이해를 위해, 이제 첨부 도면을 참조하여 하기에서 상세히 설명한다.
먼저 도 1에 관해 설명하면, 집적 회로 디바이스를 반도체 기판(10)상에 형성한다. 상기 기판은 실리콘이나 갈륨 알세나이드 등의 당업자에게 공지되어 있는 재료들로 이루어진다. 비록 기판(10)이 기술되어 있지만, 설명되어 있는 기술은 소정의 기초 도전층에 대해 형성된 접촉과 함께 이용된다는 것이 당업자에게 자명할 것이다. 따라서, 기판(10)은 단결정 실리콘 기판의 활성 영역과 마찬가지로 다결정 실리콘의 다중층이나 금속 상호 접속을 포함할 수도 있다.
이산화 실리콘(SiO2) 등의 제공 여부에 따라서 디바이스에서 디바이스로 변화하는 소정 두께의 절연층(12)을 기판(10) 위에 형성하고, 비어나 접촉 윈도우를 통해 개구부(14)를 기술적으로 공지된 이방성 에칭 기술 및 마스크를 이용하여 형성한다.
반도체 디바이스를, 도 2에 개략적으로 도시되어 있는 물리 기상 증착 툴(PVD) 또는 비도시한 화학 기상 증착 툴 등의 종래의 증착용 툴(16)에 배치한다. 내화성 금속, 내화성 금속 질화물, 내화성 금속 실리사이드, 또는 이들의 조합물 등의 배리어층(18)을 종래의 증착 기술을 이용하여 절연층(12) 위 및 개구부(14)에 균일하게 증착한다. 가급적이면 대략 20 내지 200nm의 두께로 배리어층(18)을 증착하고 가급적이면 티타늄 및 질화티타늄으로 이루어지게 한다. 알루미늄 합금 증착 특성을 향상시키기 위해 습윤층을 배리어층(18)의 일부분으로서 더 포함할 수도 있다. 본 명세서에서 기술되는 본 발명에 대한 본래의 이점 때문에, 증착 툴(16)은 가급적 종래의 설계와 동일하다. 그러한 것으로서, 가급적이면, 증착 툴(16)은 배리어층(18)이 증착되는 증착 챔버(16a), 도전층(20)이 증착되는 증착 챔버(16c), 반도체 디바이스가 한 챔버에서 다른 챔버로 이동되는 이동 챔버(16b), 챔버(16e), 역류 챔버(16d)를 갖는다. 금속 보호층(22)(도 3)은 다음에 챔버(16e)에서 증착되고, 기판(10)은 도전층(20)의 증착 이후에 역류되는 역류 챔버(16d)에서 가열된다. 그러나, 몇몇 실시예에서 모든 증착 단계들이 하나의 챔버에서 행해질 수도 있음을 이해해야 한다. 또는, 반도체 디바이스를 도 2에서 개략적으로 도시한 바와 같이 급속 열어닐링(RTA) 디바이스(24)로 이동시킬 수도 있다. PVD 툴(16)이 종래의 설계와 같기 때문에, 극저진공을 유지하도록 종래의 공정이 필요로 하는 특정 금속 씰(seals) 및 PVD 툴용 제조 기술이 불필요하다.
이제 도 3에 관해 설명하면, 도전층(20)이 위에 증착된 반도체 디바이스에 대해 설명한다. 도전층(20)의 증착은 PVD 툴(16)에서 행해지고, 약 25℃ 내지 약 400℃의 온도 범위 및 약 1 내지 10 milliTorr의 압력 범위에서 종래의 PVD 기술을 이용하여 기판(10) 및 배리어층(18) 위에 증착된다. 양호한 실시예에서, 도전층의 두께는 약 400 내지 700 nm의 범위를 갖는다. 도전층(20)은 산화되기 쉬우며, 당업자에게는 공지되어 있는, 알루미늄 또는 알루미늄 합금 등의 소정 종류의 도전 재료로 이루어진다. 도전층(20)의 목적 및 기능은 기술적으로 널리 공지되어 있고, 반도체 디바이스 상의 디바이스를 전기적으로 접속하는 상호 접속층으로서 작용한다. 도전층(20)은 질화티타늄 등의 배리어층이 아니다. 통상적인 처리에 대해 앞서 언급한 이유로 인해, 도전층(20)은 개구부(14)내에서 균일하게 증착되지 않고, 따라서 집적 회로 디바이스를 위한 신뢰성 있는 접촉점을 형성하기 위해 개구부(14)의 측부를 균일하게 충전시켜 접촉할 수 있도록 역류되어야 한다.
배리어층(12) 및 도전층(20)의 증착 시에, 도 4에 도시된 바와 같이 금속 보호층(22)이 도전층(20) 위에 증착된다. 양호한 실시예에서, 금속층(22)은 약 25 내지 400℃의 온도 범위 및 2 내지 10 milliTorr의 압력 범위에서 통상적인 PVD 기술을 이용하여 증착되고, 이 증착은 약 5 내지 20nm의 두께를 가진 금속층을 얻도록 행해진다. 특히 유의할 점은, 반도체가 제조되는 압력은 통상적인 기술과 관련된 10-8Torr보다 현저히 높다는 것이다. 따라서, 특정 금속 씰 및 PVD 툴을 위한 제조 공정에 소요되는 시간은 본 발명에 있어 요구되지는 않는다.
또다른 실시예에서, 금속 보호층(2)은 바람직하게도 도전층(20)보다 더 높은 산소에 대한 친화력을 가지며, 도전층(20)의 역류 동안에 희생 타겟으로서 작용한다. 다시 말해서, 금속 보호층(22)은 도전층(20)에 존재하는 산소와 쉽게 결합하고 도전층(20)으로부터 산소의 상당한 부분을 효과적으로 끌어당기며, 따라서 산소에 의해 도전층(20)이 산화되는 것을 상당히 방지한다. 그 자체로 그것은 기초 도전층(20)의 산화를 방지하고 보호하도록 캡으로서 기능한다. 앞서 상술한 바와 같이, 도전층(20)의 산화는 바람직하지 않은 것인데, 그 이유는 실질적으로 산화에 의해 도전층(20)이 역류 공정 동안 개구부(14)내로 균일하게 유입되지 않으며 개구부(14)의 내부 측벽과 적절한 접촉을 이루지 못하고, 그 결과 집적 회로 디바이스의 결함을 유발시킬 수 있기 때문이다. 또한, 금속 보호층(22)의 또다른 가능성 있는 이점은 이 금속 보호층(22)의 형성 이전에 도전층(20) 상에 형성된 산소의 대부분을 도전층(20)으로부터 제거한다는 것이다. 양호한 실시예에서, 금속 보호층(22)은 마그네슘, 이트륨, 하프늄, 세륨, 스칸듐, 및 지르코늄으로 구성되는 그룹으로부터 선택된 금속으로 이루어진다.
또다른 실시예에서, 가급적 금속 보호층(22)은 산소에 대한 높은 친화력을 지니며, 도전층(20)의 역류 동안 산소에 대해 희생 타겟으로서 작용한다. 본 실시예에서, 금속 보호층(22)은 도전층(20) 주위의 환경 내에 존재하는 산소와 쉽게 결합하며, 상기 환경으로부터 대부분의 산소를 효과적으로 잡아당기고, 따라서 산소에 의해 도전층(20)이 산화되는 것을 실질적으로 방지해준다. 그러한 것으로서 그것은 기초 도전층(20)의 산화를 막고 거의 방지하도록 산소 흡수제로서 작용한다. 양호한 실시예에서, 금속 보호층(22)은 티타늄 및 스칸듐으로 구성되는 그룹으로부터 선택된 금속으로 이루어진다.
또다른 실시예로서, 금속층(22)이 상기 환경이나 도전층(20)으로부터 산소를 흡수할 수도 있다. 이러한 실시예에서, 금속 보호층(22)은 앞서 논의한 바와 같은 금속들의 조합 및 알루미늄-구리, 알루미늄-실리콘, 또는 알루미늄-구리-실리콘 등의 알루미늄 합금과 합금되는 금속들의 조합으로 구성되는 그룹으로부터 선택된 금속으로 이루어진다. 예를 들면, 금속 보호층(22)은 티타늄 또는 바나듐 또는, 알루미늄 합금과 합금될 수도 있는 마그네슘, 이트륨, 하프늄, 세륨, 스칸듐, 및 지르코늄 중에서 어느 하나로 이루어질 수도 있다.
금속층(22)의 증착 이후에, 다음으로 반도체 디바이스가 역류 챔버(16d) 또는 급속 열어닐링 디바이스(24)중 어느 하나로 이동되어 350 내지 550℃의 온도 범위의 영향하에 있게 되며, 상기 온도 범위는 개구부(14)를 균일하게 충전하도록 도전층(20)을 역류시키는데 충분하다. 앞서 상술한 바와 같이, 증착 툴은 증착 및 어닐링의 모든 상태를 행할 수 있는 단 하나의 챔버를 가진 설계에 대해서도 동일하다. 증착 이후 및 역류 처리 동안에, 금속층(22)은 산화되어 도전층(20) 내로 적어도 부분적으로 확산되는 산화 금속을 형성한다(도 5). 이러한 예들에 있어서, 제목이 Roles of Ti-intermetallic compound layers on the electromigration resistance of Al-Cu interconnecting stripes인 논문의 J. Appl. Phys. 71, 1992년 6월, 페이지 5877-5887에서 언급된 바와 같이, 티타늄의 알루미늄 합금 내로의 확산은 알루미늄 합금 구리 도전층에서 전자 이동 손실의 누적되는 비율을 감소시키도록 작용한다는 연구 보고가 있다. 상기 논문 내용은 본 명세서에 참조용으로 포함되어 있다. 몇몇 실시예들에 있어서, 금속층(22)은 도전층(20) 내로 완전하게 확산될 수도 있거나 또는 도전층(20)의 상부에 거의 남아 있을 수도 있다. 그러나, 어느 한 실시예에서는, 금속층(22)은 산소가 결합되는 타겟으로서 작용하여, 도전층(20)이 개구부(14) 내로 균일하게 역류하고 집적 회로 내에 신뢰성 있는 전기 접촉점을 형성하도록 도전층(20)의 실질적인 산화를 막아준다.
전술한 바로부터 자명한 것은, 본 발명은, (1) 오목부를 갖는 기판, (2) 기판의 적어도 일부분 상에 위치하고 적어도 오목부의 일부를 충전하는 도전층, (3) 도전층에 적어도 부분적으로 확산되는 금속 보호층을 포함하는 반도체 디바이스를 제공한다는 것이다. 금속은 도전층보다 산소에 대한 친화력이 더 높고 따라서 도전층의 산소를 감소시키기 위해 도전층의 역류 동안에 산소에 대한 희생 타겟으로서 작용한다.
이에 의하면 본 발명은, 산화 보호성 금속층의 증착 이전에 도전층이 부분적으로 산화되는 경우에는 산소가 도전층에 이르기 전에 산소를 트랩하거나 산소를 도전층으로부터 제거하는 배리어나 캡을 산화 금속의 형태로 제공함으로써 도전층에서 생기는 산화를 경감시키는 광범위한 개념을 포함하고 있다. 그러므로 본 발명은, 종래의 특이한 저압 환경을 필요로 하지 않으면서 신뢰성 있게 도전 플러그가 형성될 수 있게 한다.
본 발명의 양호한 특징 및 대안적인 특징들이 광범위하게 보다는 개략적으로 앞에서 설명하였으므로, 당업자는 본 발명의 상세한 설명을 이해하는 것이 쉬울 것이다. 본 발명의 부가적인 특징은 본 발명의 청구범위의 요지를 형성하고 있는 것으로 하기에서 기술될 것이다. 당업자는 상술한 바와 같은 개념 및 특정 실시예를 본 발명의 동일 목적을 실행하는 다른 구조의 설계나 변형을 위해 그 기초로서 용이하게 이용할 수 있음을 이해해야 한다. 당업자는 또한 그러한 동등한 구조는 본 발명의 가장 넓은 형태에서 본 발명의 의도 및 범위로부터 벗어나지 않음을 이해해야 한다.

Claims (38)

  1. 반도체 디바이스에 있어서,
    오목부를 갖는 기판과,
    상기 기판의 적어도 일부분 위에 위치해 있으면서 산화되기가 쉽고 상기 오목부의 적어도 일부를 충전하여 상기 오목부 내에 플러그를 형성하는 도전층과,
    상기 도전층 내에서 적어도 부분적으로 확산되고, 산소에 대한 친화력이 높아서 상기 도전층의 역류 동안에는 산소에 대한 희생 타겟으로서 작용하는 금속 보호층을 포함하고 있는 반도체 디바이스.
  2. 제 1 항에 있어서, 상기 기판은 실리콘을 함유하고 있는 반도체 디바이스.
  3. 제 1 항에 있어서, 상기 금속 보호층은 상기 도전층에서 전자 이동 손실 누적 비율을 감소시키는 반도체 디바이스.
  4. 제 1 항에 있어서, 상기 금속은, 티타늄, 바나듐, 마그네슘, 이트륨, 하프늄, 세륨, 스칸듐, 및 지르코늄으로 구성되는 그룹으로부터 선택되며 알루미늄 합금과 합금되는 반도체 디바이스.
  5. 제 4 항에 있어서, 상기 금속은 티타늄 및 바나듐으로 구성되어 있는 그룹으로부터 선택되는 반도체 디바이스.
  6. 제 4 항에 있어서, 상기 금속은 마그네슘, 이트륨, 하프늄, 세륨, 스칸듐, 및 지르코늄으로 구성되는 그룹으로부터 선택되는 반도체 디바이스.
  7. 제 1 항에 있어서, 상기 금속 보호층은 상기 도전층에서 충분히 확산되는 반도체 디바이스.
  8. 제 1 항에 있어서, 상기 도전층은 알루미늄 합금층인 반도체 디바이스.
  9. 제 1 항에 있어서, 상기 도전층은 적어도 상기 오목부의 일부분을 충전하고 상기 반도체 디바이스를 위한 접촉을 형성하는 반도체 디바이스.
  10. 반도체 디바이스 제조 방법에 있어서,
    기판의 적어도 일부분 위에, 상기 기판에 위치해 있는 오목부의 적어도 일부분을 충전하며 산화되기 쉬운 도전층을 증착하는 단계와,
    상기 도전층 위에, 산소에 대해 높은 친화력을 가진 금속의 금속 보호층을 증착하는 단계와,
    상기 도전층을 역류시키고, 상기 금속 보호층은 산화되어 적어도 부분적으로 상기 도전층 내로 확산되며 상기 역류 동안에 산소에 대한 희생 타겟으로서 작용하게 되는 단계를 포함하고 있는 반도체 디바이스 제조 방법.
  11. 제 10 항에 있어서, 상기 기판은 실리콘을 함유하고 있는 반도체 디바이스 제조 방법.
  12. 제 10 항에 있어서, 상기 금속 보호층은 상기 도전층에서 전자 이동 손실 누적 비율을 감소시키는 반도체 디바이스 제조 방법.
  13. 제 10 항에 있어서, 상기 금속은 티타늄, 바나듐, 마그네슘, 이트륨, 하프늄, 세륨, 스칸듐, 및 지르코늄으로 구성되는 그룹으로부터 선택되며 알루미늄 합금과 합금되는 반도체 디바이스 제조 방법.
  14. 제 13 항에 있어서, 상기 금속은 티타늄 및 바나듐으로 구성되어 있는 그룹으로부터 선택되는 반도체 디바이스 제조 방법.
  15. 제 13 항에 있어서, 상기 금속은 마그네슘, 이트륨, 하프늄, 세륨, 스칸듐, 및 지르코늄으로 구성되는 그룹으로부터 선택되는 반도체 디바이스 제조 방법.
  16. 제 10 항에 있어서, 상기 역류 단계는 상기 금속 보호층을 상기 도전층에서 충분히 확산시키는 단계를 포함하고 있는 반도체 디바이스 제조 방법.
  17. 제 10 항에 있어서, 상기 도전층은 알루미늄 합금층인 반도체 디바이스 제조 방법.
  18. 제 10 항에 있어서, 상기 오목부의 적어도 일부분을 충전하는 상기 도전층은 상기 반도체 디바이스를 위한 접촉을 형성하게 되는 반도체 디바이스 제조 방법.
  19. 제 10 항에 있어서, 상기 알루미늄 합금층 증착 단계는 물리 기상 증착(PVD) 공정으로 상기 도전층을 증착하는 단계를 포함하고 있는 반도체 디바이스 제조 방법.
  20. 제 10 항에 있어서, 상기 금속 보호층 증착 단계는 상기 금속층을 물리 기상 증착(PVD) 공정으로 증착하는 단계를 포함하고 있는 반도체 디바이스 제조 방법.
  21. 제 10 항에 있어서, 상기 역류 단계는 2 내지 10 milliTorr의 압력 범위에서 상기 도전층을 역류시키는 단계를 포함하고 있는 반도체 디바이스 제조 방법.
  22. 제 10 항에 있어서, 상기 역류 단계는 상기 도전층을 급속 열어닐링(RTA) 공정으로 역류시키는 단계를 포함하고 있는 반도체 디바이스 제조 방법.
  23. 제 10 항에 있어서, 상기 역류 단계는 적어도 350℃의 온도까지 상기 도전층을 가열 처리하는 단계를 포함하고 있는 반도체 디바이스 제조 방법.
  24. 반도체 디바이스 제조 방법에 있어서,
    실리콘 기판의 적어도 일부분 위에, 상기 실리콘 기판에 위치해 있는 오목부의 적어도 일부분을 충전시키는 알루미늄 합금층을 물리 기상 증착(PVD) 공정을 통해 증착하는 단계와,
    상기 알루미늄 합금층 위에, 상기 알루미늄 합금보다 산소에 대해 더 높은 친화력을 가진 금속 보호층을 상기 물리 기상 증착(PVD) 공정을 통해 증착하는 단계와,
    적어도 350℃의 온도 및 적어도 2 내지 10 milliTorr의 압력으로 상기 알루미늄 합금층을 역류시키고, 상기 금속 보호층은 산화되어 적어도 부분적으로 상기 알루미늄 합금층 내로 확산되며 상기 역류 동안에는 산소에 대한 희생 타겟으로서 작용하게 되는 단계를 포함하고 있는 반도체 디바이스 제조 방법.
  25. 제 24 항에 있어서, 상기 금속은 티타늄, 바나듐, 마그네슘, 이트륨, 하프늄, 세륨, 스칸듐, 및 지르코늄으로 구성되는 그룹으로부터 선택되며 알루미늄 합금과 합금되는 반도체 디바이스 제조 방법.
  26. 제 25 항에 있어서, 상기 금속은 티타늄 및 바나듐으로 구성되어 있는 그룹으로부터 선택되는 반도체 디바이스 제조 방법.
  27. 제 25 항에 있어서, 상기 금속은 마그네슘, 이트륨, 하프늄, 세륨, 스칸듐, 및 지르코늄으로 구성되는 그룹으로부터 선택되는 반도체 디바이스 제조 방법.
  28. 제 25 항에 있어서, 상기 역류 단계는 상기 알루미늄 합금층을 급속 열어닐링(RTA) 공정으로 역류시키는 단계를 포함하고 있는 반도체 디바이스 제조 방법.
  29. 반도체 디바이스에 있어서,
    오목부를 갖는 기판과,
    상기 기판의 적어도 일부분 위에 위치해 있으면서 산화되기가 쉽고 상기 오목부의 적어도 일부분을 충전하여 상기 오목부 내에 플러그를 형성하게 되는 도전층과,
    상기 도전층에 접촉되어 적층되며 상기 도전층보다 산소에 대한 친화력이 더 높아서 산소에 대한 희생 타겟으로서 작용하면서 상기 도전층 내의 산소를 감소시켜주는 산화성 금속층을 포함하고 있는 반도체 디바이스.
  30. 제 29 항에 있어서, 상기 기판은 실리콘을 함유하고 있는 반도체 디바이스.
  31. 제 29 항에 있어서, 상기 금속층은 산화되어 상기 도전층 내로 적어도 부분적으로 확산되는 산화 금속을 형성하는 반도체 디바이스.
  32. 제 29 항에 있어서, 상기 산화 금속은 상기 도전층에서 전자 이동 손실 누적 비율을 감소시키는 반도체 디바이스.
  33. 제 29 항에 있어서, 상기 금속층은, 티타늄, 바나듐, 마그네슘, 이트륨, 하프늄, 세륨, 스칸듐, 및 지르코늄으로 구성되는 그룹으로부터 선택된 금속으로 이루어지고, 알루미늄 합금과 합금되는 반도체 디바이스.
  34. 제 29 항에 있어서, 상기 금속층은 티타늄 및 바나듐으로 구성되어 있는 그룹으로부터 선택된 금속으로 이루어지는 반도체 디바이스.
  35. 제 29 항에 있어서, 상기 금속층은 마그네슘, 이트륨, 하프늄, 세륨, 스칸듐, 및 지르코늄으로 구성되는 그룹으로부터 선택된 금속으로 이루어지는 반도체 디바이스.
  36. 제 29 항에 있어서, 상기 금속층은 산화되어 상기 도전층에서 충분히 확산되는 반도체 디바이스.
  37. 제 29 항에 있어서, 상기 도전층은 알루미늄 합금층인 반도체 디바이스.
  38. 제 29 항에 있어서, 상기 도전층은 적어도 상기 오목부의 상기 일부분을 충전하고 상기 반도체 디바이스를 위한 접촉을 형성하게 되는 반도체 디바이스.
KR1019980009165A 1997-03-18 1998-03-18 알루미늄 접촉이나 비어를 갖는 반도체 디바이스 및 그 제조방법 KR19980080391A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/820,063 US5913146A (en) 1997-03-18 1997-03-18 Semiconductor device having aluminum contacts or vias and method of manufacture therefor
US8/820,063 1997-03-18

Publications (1)

Publication Number Publication Date
KR19980080391A true KR19980080391A (ko) 1998-11-25

Family

ID=25229792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980009165A KR19980080391A (ko) 1997-03-18 1998-03-18 알루미늄 접촉이나 비어를 갖는 반도체 디바이스 및 그 제조방법

Country Status (5)

Country Link
US (2) US5913146A (ko)
EP (1) EP0866498B1 (ko)
JP (1) JPH10270552A (ko)
KR (1) KR19980080391A (ko)
DE (1) DE69832226T2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225218B1 (en) 1995-12-20 2001-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5789317A (en) * 1996-04-12 1998-08-04 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
JP3725266B2 (ja) * 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
US6171957B1 (en) * 1997-07-16 2001-01-09 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of semiconductor device having high pressure reflow process
DE19740330A1 (de) * 1997-09-13 1999-03-25 Bosch Gmbh Robert Trägerplatte für Mikrohybridschaltungen
US6077404A (en) * 1998-02-17 2000-06-20 Applied Material, Inc. Reflow chamber and process
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6143655A (en) 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6177350B1 (en) 1998-04-14 2001-01-23 Applied Materials, Inc. Method for forming a multilayered aluminum-comprising structure on a substrate
US6815303B2 (en) 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
TW436882B (en) * 1998-06-01 2001-05-28 Toshiba Corp Semiconductor device and method for manufacturing the same
DE19825612C2 (de) * 1998-06-08 2002-10-31 Infineon Technologies Ag Halbleiterbauelement mit einer Polysiliziumverdrahtung und Verfahren zu dessen Herstellung
US6319825B1 (en) * 1999-05-12 2001-11-20 Dongbu Electronics Co., Ltd. Metallization process of semiconductor device
US6399486B1 (en) 1999-11-22 2002-06-04 Taiwan Semiconductor Manufacturing Company Method of improved copper gap fill
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6413863B1 (en) * 2000-01-24 2002-07-02 Taiwan Semiconductor Manufacturing Company Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
US20040174596A1 (en) * 2003-03-05 2004-09-09 Ricoh Optical Industries Co., Ltd. Polarization optical device and manufacturing method therefor
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100623247B1 (ko) * 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
US7378342B2 (en) * 2004-08-27 2008-05-27 Micron Technology, Inc. Methods for forming vias varying lateral dimensions
US20090050468A1 (en) * 2007-08-22 2009-02-26 Applied Materials, Inc. Controlled surface oxidation of aluminum interconnect
EP2198676A1 (en) * 2007-10-01 2010-06-23 Philips Intellectual Property & Standards GmbH High voltage electrical connection line
CN109148363A (zh) * 2018-09-12 2019-01-04 德淮半导体有限公司 半导体制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433004A (en) * 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
US4275715A (en) * 1979-12-26 1981-06-30 Wolfe Randall R Ear rack for supporting dog ears erect
EP0042926A1 (en) * 1980-07-01 1982-01-06 Rockwell International Corporation Aluminum to aluminum ohmic contacts, multilevel interconnections
US4566177A (en) * 1984-05-11 1986-01-28 Signetics Corporation Formation of electromigration resistant aluminum alloy conductors
JPS61214427A (ja) * 1985-03-19 1986-09-24 Nippon Gakki Seizo Kk 半導体装置の電極形成法
JPH0611076B2 (ja) * 1985-10-08 1994-02-09 三菱電機株式会社 半導体装置の製造方法
JPH0779136B2 (ja) * 1986-06-06 1995-08-23 株式会社日立製作所 半導体装置
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
US5162262A (en) * 1989-03-14 1992-11-10 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device and manufactured method thereof
KR920005701B1 (ko) * 1989-07-20 1992-07-13 현대전자산업 주식회사 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
JP2896598B2 (ja) * 1990-10-06 1999-05-31 株式会社林原生物化学研究所 ラクトネオトレハロースとその製造方法並びに用途
US5275715A (en) * 1992-01-23 1994-01-04 Micron Technology Inc. Electroplating process for enhancing the conformality of titanium and titanium nitride films in the manufacture of integrated circuits and structures produced thereby
DE69319993T2 (de) * 1992-09-22 1998-12-10 Sgs Thomson Microelectronics Methode zur Herstellung eines Metallkontaktes
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US5635763A (en) * 1993-03-22 1997-06-03 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer
US5360995A (en) * 1993-09-14 1994-11-01 Texas Instruments Incorporated Buffered capped interconnect for a semiconductor device
US5434104A (en) * 1994-03-02 1995-07-18 Vlsi Technology, Inc. Method of using corrosion prohibiters in aluminum alloy films
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
US5668055A (en) * 1995-05-05 1997-09-16 Applied Materials, Inc. Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer

Also Published As

Publication number Publication date
EP0866498A2 (en) 1998-09-23
JPH10270552A (ja) 1998-10-09
US6157082A (en) 2000-12-05
EP0866498B1 (en) 2005-11-09
DE69832226D1 (de) 2005-12-15
US5913146A (en) 1999-06-15
EP0866498A3 (en) 1999-07-07
DE69832226T2 (de) 2006-07-27

Similar Documents

Publication Publication Date Title
KR19980080391A (ko) 알루미늄 접촉이나 비어를 갖는 반도체 디바이스 및 그 제조방법
US5858873A (en) Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
US5719071A (en) Method of forming a landing pad sturcture in an integrated circuit
US5834356A (en) Method of making high resistive structures in salicided process semiconductor devices
KR940016484A (ko) 반도체장치 및 그 제조방법
KR100327432B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP3626773B2 (ja) 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
KR100253540B1 (ko) 집적회로구조물내에살리시드및국부상호접속을동시에형성시키는방법
JPH06204225A (ja) ボイドを有するプレーナコンタクト
US6187665B1 (en) Process for deuterium passivation and hot carrier immunity
US8236693B2 (en) Methods of forming silicides of different thicknesses on different structures
KR100357225B1 (ko) 반도체 소자의 배선 제조방법
KR100517389B1 (ko) 집적회로및그제조방법
JP3521119B2 (ja) 集積回路の合金製相互接続構造を形成する方法
KR100431309B1 (ko) 반도체디바이스의금속배선형성방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR100328826B1 (ko) 반도체 소자의 배선형성방법
KR100252915B1 (ko) 반도체소자의 배선구조 및 형성방법
KR101029106B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR0176203B1 (ko) 살리사이드 공정을 이용한 반도체 장치 및 그 제조방법
KR100261150B1 (ko) 반도체소자의 전극 형성방법
KR100318268B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR0144728B1 (ko) 다층 폴리사이드 구조체 보호용 내화성 금속 실리사이드 캡 형성방법
KR100222124B1 (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application