JP2016184632A - 半導体装置の製造方法およびレジスト剥離装置 - Google Patents

半導体装置の製造方法およびレジスト剥離装置 Download PDF

Info

Publication number
JP2016184632A
JP2016184632A JP2015063515A JP2015063515A JP2016184632A JP 2016184632 A JP2016184632 A JP 2016184632A JP 2015063515 A JP2015063515 A JP 2015063515A JP 2015063515 A JP2015063515 A JP 2015063515A JP 2016184632 A JP2016184632 A JP 2016184632A
Authority
JP
Japan
Prior art keywords
resist
substrate
electrode
semiconductor device
mounting table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2015063515A
Other languages
English (en)
Inventor
倫章 村上
Tomoaki Murakami
倫章 村上
岡 徹
Toru Oka
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015063515A priority Critical patent/JP2016184632A/ja
Publication of JP2016184632A publication Critical patent/JP2016184632A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】縦型の半導体装置を製造する際に、レジストとは反対側に形成された電極がレジスト剥離工程によって損傷することを抑制する。
【解決手段】半導体装置の製造方法は、半導体装置の元となる基板における表側および裏側のうち一方の側に、レジストを形成する工程と;表側および裏側のうち一方の側とは異なる他方の側に、電極を形成する工程と;レジストおよび電極が形成された基板を、他方の側を下に向けて載置台の上に載置することによって、電極を前記載置台に接触させる工程と、電極を載置台に接触させた前記基板に対して、レジストを灰化させる処理ガスを供給することによって、基板からレジストを剥離するレジスト剥離工程と
を備える。
【選択図】図1

Description

本発明は、半導体装置の製造方法およびレジスト剥離装置に関する。
半導体装置(半導体デバイス、半導体素子)の1つである縦型の半導体装置は、基板(ウェハ)における表側および裏側にそれぞれ電極を形成することによって作製される。縦型の半導体装置を製造する製造方法として、裏側に電極を形成する際に表側への電極材料の付着を防止するため、表面側にレジストを形成した後に裏側に電極を形成することが知られている。また、特許文献1には、裏側に電極を形成した後に、レジストで形成したマスクパターンを用いたリフトオフによって、表面側に電極を形成することも知られている(例えば、特許文献1を参照)。
半導体装置を完成させるには、半導体装置に形成されたレジストを剥離する必要がある。製造途中において半導体装置に残存するレジストは、後工程で熱処理を加える際に半導体装置を汚染する要因となる。また、完成後に半導体装置に残存するレジストは、半導体装置の動作特性を悪化させる要因ともなる。
半導体装置に残存するレジストを剥離する処理として、処理ガス(例えば、オゾン、酸素プラズマなど)を用いてレジストを灰化(アッシング、Ashing)するレジスト剥離(Resist Stripping)と呼ばれる処理が知られている。一般的に、レジスト剥離は、表側および裏側の両側に残存するレジストを効果的に剥離するために、基板を立てた状態で実施される。
特許第4835177号公報
表側および裏側のうち一方の側にレジストが残存するとともに他方の側に電極が形成されている基板に対して、基板を立てた状態でレジスト剥離を実施する場合、処理ガスによって電極が損傷するという問題があった。なお、酸化に強い材料を用いて電極を形成する対策では、電極の導電性ならびに半導体層に対する電気特性および密着性などを犠牲にしなければならないという問題があった。また、レジスト剥離に先立って電極の上に保護膜を形成する対策では、保護膜の形成および除去を行うために製造工程が複雑化するという問題があった。
そのため、縦型の半導体装置を製造する際に、レジストとは反対側に形成された電極がレジスト剥離工程によって損傷することを抑制できる技術が望まれていた。そのほか、半導体装置においては、低コスト化、微細化、製造の容易化、省資源化、使い勝手の向上、耐久性の向上などが望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
(1)本発明の一形態は、半導体装置の製造方法を提供する。この製造方法は、前記表側および前記裏側のうち一方の側に、レジストを形成する工程と;前記表側および前記裏側のうち前記一方の側とは異なる他方の側に、電極を形成する工程と; 前記レジストおよび前記電極が形成された前記基板を、前記他方の側を下に向けて載置台の上に載置することによって、前記電極を前記載置台に接触させる工程と;前記電極を前記載置台に接触させた前記基板に対して、前記レジストを灰化させる処理ガスを供給することによって、前記基板から前記レジストを剥離するレジスト剥離工程とを備える。この製造方法によれば、電極が処理ガスに晒されることを載置台によって抑制できる。したがって、レジスト剥離による電極の損傷を抑制できる。
(2)上記形態の製造方法において、銀(Ag)および銅(Cu)の少なくとも一方を用いて前記電極を形成してもよい。この形態によれば、比較的に酸化しやすい材料を用いて電極を形成できる。
(3)上記形態の製造方法において、前記レジスト剥離工程を行う際、前記載置台に形成された凹部に前記基板を嵌め込みつつ前記電極を前記載置台に接触させた状態で、前記基板から前記レジストを剥離してもよい。この形態によれば、載置台と電極との間に処理ガスが入り込むことを凹部によっていっそう抑制できる。したがって、レジスト剥離による電極の損傷をいっそう防止できる。
(4)上記形態の製造方法において、前記レジスト剥離工程を行う際、前記載置台に設けられた吸着機構を用いて前記基板を前記載置台に吸着させながら、前記基板から前記レジストを剥離してもよい。この形態によれば、電極を載置台に吸着させることによって、載置台と電極との密着性を向上させることができる。これによって、載置台と電極との間に処理ガスが入り込むことをいっそう抑制できる。したがって、レジスト剥離による電極の損傷をいっそう防止できる。
(5)上記形態の製造方法において、前記レジスト剥離工程を行う際、前記処理ガスとして酸化性ガスを用いて前記基板から前記レジストを剥離してもよい。この形態によれば、酸化性ガスを用いたレジスト剥離による電極の損傷を抑制できる。
(6)上記形態の製造方法において、前記レジスト剥離工程を行う際、前記載置台に設けられた弾性体に前記電極を接触させた状態で、前記基板から前記レジストを剥離してもよい。この形態によれば、弾性体の弾性変形によって載置台と電極との密着性を向上させることができる。そのため、載置台と電極との間に処理ガスが入り込むことをいっそう抑制できる。したがって、レジスト剥離による電極の損傷をいっそう防止できる。
(7)上記形態の製造方法において、前記レジスト剥離工程を行う際、前記載置台に設けられた押圧機構を用いて前記基板を前記載置台に押圧しながら、前記基板から前記レジストを剥離してもよい。この形態によれば、押圧機構による押圧力によって載置台と電極との密着性を向上させることができる。これによって、載置台と電極との間に処理ガスが入り込むことをいっそう抑制できる。したがって、レジスト剥離による電極の損傷をいっそう防止できる。
(8)上記形態の製造方法において、前記レジスト剥離工程を行う際、前記表側に前記処理ガスを吹き付けることによって前記基板を前記載置台に押し付けながら、前記基板から前記レジストを剥離してもよい。この形態によれば、処理ガスによる押圧力によって載置台と電極との密着性を向上させることができる。これによって、載置台と電極との間に処理ガスが入り込むことをいっそう抑制できる。したがって、レジスト剥離による電極の損傷をいっそう防止できる。
(9)上記形態の製造方法において、前記レジスト剥離工程を行う際、前記載置台における前記基板の外縁に対向する部位から非酸化性ガスを放出しながら、前記基板から前記レジストを剥離してもよい。この形態によれば、載置台と電極との間に処理ガスが入り込むことを非酸化性ガスによっていっそう抑制できる。したがって、レジスト剥離による電極の損傷をいっそう防止できる。
(10)本発明の一形態は、基板からレジストを剥離するレジスト剥離装置を提供する。このレジスト剥離装置は、表側および裏側のうち一方の側に前記レジストが形成されるとともに前記一方の側とは異なる他方の側に電極が形成された前記基板を、保持する載置台と;前記他方の側を下に向けて載置台の上に前記基板を載置することによって前記電極を前記載置台に接触させた状態で、前記レジストを灰化させる処理ガスを前記基板に対して供給する処理ガス供給部とを備える。この形態によれば、電極が処理ガスに晒されることを載置台によって抑制できる。したがって、レジスト剥離による電極の損傷を抑制できる。
本発明は、半導体装置の製造方法以外の種々の形態で実現することも可能であり、例えば、半導体装置の製造装置およびレジスト剥離装置などの形態で実現できる。
本願発明によれば、電極が処理ガスに晒されることを載置台によって抑制できる。したがって、レジスト剥離による電極の損傷を抑制できる。
レジスト剥離装置の構成を示す説明図である。 基板が載置台に載置されている様子を示す説明図である。 レジスト剥離装置によって処理された基板の裏側を示す説明図である。 半導体装置の製造方法を示す工程図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 第2実施形態における載置台を示す説明図である。 第3実施形態における載置台を示す説明図である。 第4実施形態における載置台を示す説明図である。 第5実施形態における載置台を示す説明図である。
A.第1実施形態
図1は、レジスト剥離装置500の構成を示す説明図である。レジスト剥離装置500は、半導体装置の元となる基板110からレジストを剥離する半導体製造装置である。基板110は、製造途中にある半導体装置100pの一部である。レジスト剥離装置500は、処理ガス供給部510と、載置台550とを備える。
レジスト剥離装置500の処理ガス供給部510は、載置台550に載置された基板110に対して、レジストを灰化させる処理ガスPGを供給する。本実施形態では、処理ガスPGは、酸素プラズマを含む酸化性ガスである。他の実施形態では、処理ガスPGは、オゾンを含む酸化性ガスであってもよい。
レジスト剥離装置500の載置台550は、基板110を保持可能に構成された表面551を有する。本実施形態では、表面551は、水平面である。本実施形態では、表面551は、アルミニウム(Al)製である。
図2は、基板110が載置台550に載置されている様子を示す説明図である。基板110は、ウェハとも呼ばれる。基板110は、円盤状を成す。本実施形態では、基板110は、窒化ガリウム(GaN)から主に成る。本明細書の説明において、「窒化ガリウム(GaN)から主に成る」とは、モル分率において窒化ガリウム(GaN)を90%以上含有することを意味する。
基板110の表側S1には、半導体層、絶縁膜および電極の少なくとも1つを含む素子構造SSが形成されている。素子構造SSは、基板110とともに、製造途中にある半導体装置100pの一部である。
素子構造SSの上には、レジスト200が形成されている。本実施形態では、レジスト200は、フォトレジストである。
基板110の裏側S2には、裏面電極160が形成されている。裏面電極160は、基板110とともに、製造途中にある半導体装置100pの一部である。本実施形態では、裏面電極160は、基板110における裏側S2の全面にわたって形成されている。他の実施形態では、裏面電極160は、基板110における裏側S2に部分的に形成されていてもよい。
本実施形態では、裏面電極160は、基板110の表面にオーミック接触するオーミック電極である。本実施形態では、裏面電極160は、銀(Ag)を用いた電極である。他の実施形態では、裏面電極160は、銅(Cu)を用いた電極であってもよい。
レジスト剥離装置500では、基板110は、裏側S2を下に向けて載置台550の上に載置される。これによって、裏面電極160は、載置台550の表面551に接触した状態で保持される。
処理ガス供給部510は、裏面電極160を載置台550に接触させた状態で、処理ガスPGを基板110に対して供給する。これによって、基板110の表側S1からレジスト200が除去される。
図3は、レジスト剥離装置500によって処理された基板110の裏側S2を示す説明図である。基板110の裏側S2には、剥離領域SAが形成されている。図3では、剥離領域SAにハッチングが施されている。剥離領域SAは、レジスト剥離装置500による処理中に、裏面電極160と表面551との隙間から侵入した処理ガスによって、裏面電極160の一部が剥離した領域である。そのため、剥離領域SAは、基板110の外縁部に形成されている。基板110から製造される半導体装置は、裏面電極160が処理ガスによる損傷を受けていない部分を用いて作製される。
図4は、半導体装置の製造方法を示す工程図である。図5、図6,図7、図8、図9は、製造途中にある半導体装置の構成を模式的に示す断面図である。本実施形態で製造される半導体装置は、縦型トレンチMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。本実施形態では、半導体装置100は、電力制御に用いられ、パワーデバイスとも呼ばれる。
図5には、相互に直交するXYZ軸が図示されている。図5のXYZ軸のうち、X軸は、図5の紙面左から紙面右に向かう軸である。+X軸方向は、紙面右に向かう方向であり、−X軸方向は、紙面左に向かう方向である。図5のXYZ軸のうち、Y軸は、図5の紙面手前から紙面奥に向かう軸である。+Y軸方向は、紙面奥に向かう方向であり、−Y軸方向は、紙面手前に向かう方向である。図5のXYZ軸のうち、Z軸は、図5の紙面下から紙面上に向かう軸である。+Z軸方向は、紙面上に向かう方向であり、−Z軸方向は、紙面下に向かう方向である。図5のXYZ軸は、他の図のXYZ軸に対応する。
まず、製造者は、基板110の表側S1(+Z軸方向側)に半導体層112,114,116を結晶成長によって形成する(工程P110、図5)。これによって、製造者は、製造途中にある半導体装置100aを得る。本実施形態では、製造者は、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)を用いて半導体層112,114,116を形成する。
半導体層112は、基板110の+Z軸方向側に位置し、X軸およびY軸に沿って広がる半導体層である。本実施形態では、半導体層112は、窒化ガリウム(GaN)から主に成る。本実施形態では、半導体層112は、ケイ素(Si)をドナー元素として含有するn型半導体である。
半導体装置100の半導体層114は、半導体層112の+Z軸方向側に位置し、X軸およびY軸に沿って広がる半導体層である。本実施形態では、半導体層114は、窒化ガリウム(GaN)から主に成る。本実施形態では、半導体層114は、マグネシウム(Mg)をアクセプタ元素として含有するp型半導体である。
半導体装置100の半導体層116は、半導体層114の+Z軸方向側に位置し、X軸およびY軸に沿って広がる半導体層である。本実施形態では、半導体層116は、窒化ガリウム(GaN)から主に成る。本実施形態では、半導体層116は、ケイ素(Si)をドナー元素として含有するn型半導体である。
半導体層112,114,116を形成した後(工程P110)、製造者は、基板110の表側S1に絶縁膜130および電極150,140,170を形成する(工程P120、図6)。これによって、製造者は、製造途中にある半導体装置100bを得る。
本実施形態では、製造者は、絶縁膜130の形成に先立って、ドライエッチングによってトレンチ122,128およびリセス124を形成する。その後、製造者は、絶縁膜130を形成する。本実施形態では、製造者は、原子層堆積法(ALD)によって、二酸化ケイ素(SiO)から主に成る絶縁膜130を形成する。絶縁膜130を形成した後、製造者は、ウェットエッチングによって絶縁膜130にコンタクトホール136,138を形成する。
コンタクトホール136,138を形成した後、製造者は、電極140,170,150を形成する。電極140は、コンタクトホール136を通じて半導体層116にオーミック接触するソース電極である。電極150は、絶縁膜130を介してトレンチ122に形成されたゲート電極である。電極170は、コンタクトホール138を通じて半導体層114にオーミック接触するボディー電極である。
電極140,170,150を形成した後(工程P120)、製造者は、基板110の表側S1にレジスト200を形成する(工程P130、図7)。これによって、製造者は、製造途中にある半導体装置100cを得る。本実施形態では、製造者は、基板110における表側S1の全面にレジスト200を形成する。レジスト200は、後工程で裏面電極160を形成する際に(工程P140)、基板110の表側S1に電極材料の付着を防止する保護膜として機能する。
レジスト200を形成した後(工程P130)、製造者は、基板110の裏側S2に裏面電極160を形成する(工程P140、図8)。これによって、製造者は、製造途中にある半導体装置100pを得る。本実施形態では、製造者は、基板110における裏側S2の全面に裏面電極160を形成する。本実施形態では、製造者は、スパッタ法によって裏面電極160を形成する。
本実施形態では、製造者は、銀(Ag)を用いて裏面電極160を形成する。本実施形態では、製造者は、基板110側から順に、30nm(ナノメートル)のチタン(Ti)から主に成る金属層と、300nmのアルミニウムケイ素合金(AlSi)から主に成る金属層と、10nmのチタン(Ti)から主に成る金属層と、200nmの窒化チタン(TiN)から主に成る金属層と、10nmのチタン(Ti)から主に成る金属層と、100nmの銀(Ag)から主に成る金属層とを積層することによって、裏面電極160を形成する。銀(Ag)から主に成る金属層の厚さは、裏側S2の全域に形成する観点から5nm以上であることが好ましく、この金属層の応力による裏面電極160の剥離を防止する観点から100μm(マイクロメートル)以下であることが好ましい。他の実施形態では、製造者は、銅(Cu)を用いた裏面電極160を形成してもよい。
裏面電極160を形成した後(工程P140)、製造者は、裏面電極160が載置台550に接触するように、裏側S2を下に向けて基板110(半導体装置100p)を載置台550の上に載置する(工程P154、図1を参照)。本実施形態では、製造者は、裏面電極160が載置台550の表面551に接触するように、基板110を載置台550に載置する。
基板110を載置台550に載置した後(工程P154)、製造者は、レジスト剥離工程(工程P156)を実施する。レジスト剥離工程(工程P156)では、製造者は、裏面電極160を載置台550に接触させた状態で処理ガス供給部510から基板110に対して処理ガスPGを供給することによって、基板110からレジスト200を剥離する。これによって、製造者は、基板110の表側S1からレジスト200が除去された半導体装置100を得る(図9)。レジスト剥離工程(工程P156)を実施する処理時間は、10秒以上であることが好ましく、本実施形態では、4分である。
レジスト剥離工程(工程P156)を行った後、ダイシングを経て半導体装置100が完成する。
以上説明した第1実施形態によれば、裏面電極160が処理ガスPGに晒されることを載置台550の表面551によって抑制できる。したがって、レジスト剥離工程(工程P156)による裏面電極160の損傷を抑制できる。また、比較的に酸化しやすい材料である銀(Ag)を用いて裏面電極160を形成できる。
B.第2実施形態
図10は、第2実施形態における載置台550Bを示す説明図である。第2実施形態の載置台550Bは、表面551に凹部552が形成されている点を除き、第1実施形態の載置台550と同様である。載置台550Bの凹部552は、表面551に対して窪んだ部位であり、基板110に嵌まり合う形状を成す。凹部552は、側面552sと、底面552bとを有する。本実施形態では、側面552sは、垂直面であり、底面552bは、水平面である。第2実施形態における半導体装置の製造方法は、レジスト剥離工程(工程P156)において、凹部552に基板110を嵌め込みつつ裏面電極160を底面552bに接触させた状態で、基板110からレジスト200を剥離する点を除き、第1実施形態と同様である。
第2実施形態によれば、裏面電極160が処理ガスPGに晒されることを載置台550Bの底面552bによって抑制できる。また、側面552sによって段差が形成されるため、載置台550Bと裏面電極160との間に処理ガスPGが入り込むことをいっそう抑制できる。したがって、レジスト剥離工程(工程P156)による裏面電極160の損傷をいっそう防止できる。
C.第3実施形態
図11は、第3実施形態における載置台550Cを示す説明図である。第3実施形態の載置台550Cは、表面551に吸着機構553Cが設けられている点を除き、第1実施形態の載置台550と同様である。載置台550Cの吸着機構553Cは、表面551に載置された基板110に対向する位置に設けられ、基板110を載置台550Cに吸着する機構である。本実施形態では、吸着機構553Cは、表面551に形成された孔に負圧を供給する機構である。第3実施形態における半導体装置の製造方法は、レジスト剥離工程(工程P156)において、吸着機構553Cを用いて基板110を載置台550Cに吸着させながら、基板110からレジスト200を剥離する点を除き、第1実施形態と同様である。
第3実施形態によれば、裏面電極160が処理ガスPGに晒されることを載置台550Cの表面551によって抑制できる。また、裏面電極160を載置台550Cに吸着させることによって、載置台550Cと裏面電極160との密着性を向上させることができる。これによって、載置台550Cと裏面電極160との間に処理ガスPGが入り込むことをいっそう抑制できる。したがって、レジスト剥離工程(工程P156)による裏面電極160の損傷をいっそう防止できる。
D.第4実施形態
図12は、第4実施形態における載置台550Dを示す説明図である。第4実施形態の載置台550Dは、表面551に放出機構554Dが設けられている点を除き、第3実施形態の載置台550Cと同様である。載置台550Dの放出機構554Dは、表面551に載置された基板110の外縁に対向する位置に設けられ、非酸化性ガスを放出する機構である。本実施形態では、放出機構554Dは、表面551に形成された孔554Ddから非酸化性ガスとして窒素(N)を放出する機構である。孔554Ddから放出される非酸化性ガスは、その一部が基板110の外縁部に当たり、基板110の外縁部と載置台550Dとの隙間から、基板110の外縁部に沿って放出される。第4実施形態における半導体装置の製造方法は、レジスト剥離工程(工程P156)において、放出機構554Dから非酸化性ガスを放出しながら、基板110からレジスト200を剥離する点を除き、第3実施形態と同様である。
第4実施形態によれば、裏面電極160が処理ガスPGに晒されることを載置台550Dの表面551によって抑制できる。また、載置台550Dと裏面電極160との間に処理ガスPGが入り込むことを非酸化性ガスによっていっそう抑制できる。したがって、レジスト剥離工程(工程P156)による裏面電極160の損傷をいっそう防止できる。
E,第5実施形態
図13は、第5実施形態における載置台550Eを示す説明図である。第5実施形態の載置台550Eは、表面551の少なくとも一部として弾性体555Dが設けられている点を除き、第1実施形態の載置台550と同様である。本実施形態では、弾性体555Dは、ゴムから主に成る。第5実施形態における半導体装置の製造方法は、レジスト剥離工程(工程P156)において、弾性体555Dに裏面電極160を接触させた状態で、基板110からレジスト200を剥離する点を除き、第1実施形態と同様である。
第5実施形態によれば、裏面電極160が処理ガスPGに晒されることを載置台550Eの表面551によって抑制できる。また、弾性体555Dの弾性変形によって載置台550Eと裏面電極160との密着性を向上させることができる。そのため、載置台550Eと裏面電極160との間に処理ガスPGが入り込むことをいっそう抑制できる。したがって、レジスト剥離工程(工程P156)による裏面電極160の損傷をいっそう防止できる。
F.他の実施形態
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。例えば、レジスト剥離工程は、基板に形成されているレジストの全てを、酸化性ガスを用いて除去する工程であってもよいし、酸化ガスを利用しない他の手法によってレジストの大部分を予め除去した後、基板に残されたレジストを、酸化性ガスを用いて除去する工程であってもよい。酸化ガスを利用しない他の手法は、レジストを溶融させる液体に基板を浸漬する手法であってもよいし、液体の噴流による圧力によって基板からレジストを剥がす手法であってもよい。
上述の実施形態において、レジスト剥離工程(工程P156)を行う際、載置台550に設けられた押圧機構を用いて基板110を載置台550に押圧しながら、基板110からレジスト200を剥離してもよい。押圧機構は、バネを用いて基板110の外縁部を載置台550に押圧する機構であってもよいし、磁力を用いて基板110の外縁部を載置台550に押圧する機構であってもよい。この形態によれば、押圧機構による押圧力によって載置台550と裏面電極160との密着性を向上させることができる。これによって、載置台550と裏面電極160との間に処理ガスPGが入り込むことをいっそう抑制できる。したがって、レジスト剥離工程(工程P156)による裏面電極160の損傷をいっそう防止できる。
上述の実施形態において、レジスト剥離工程(工程P156)を行う際、基板110の表側S1に処理ガスPGを吹き付けることによって基板110を載置台550に押し付けながら、基板110からレジスト200を剥離してもよい。この形態によれば、処理ガスPGによる押圧力によって載置台550と裏面電極160との密着性を向上させることができる。これによって、載置台550と裏面電極160との間に処理ガスPGが入り込むことをいっそう抑制できる。したがって、レジスト剥離工程(工程P156)による裏面電極160の損傷をいっそう防止できる。
本発明が適用される半導体装置は、上述の実施形態で説明した縦型トレンチMOSFETに限られず、縦型の半導体装置であればよい。上述の実施形態において、基板の材質は、窒化ガリウム(GaN)に限らず、ケイ素(Si)、サファイア(Al)および炭化ケイ素(SiC)などのいずれであってもよい。上述の実施形態において、各半導体層の材質は、窒化ガリウム(GaN)に限らず、ケイ素(Si)、炭化ケイ素(SiC)、ヒ化ガリウム(GaAs)およびリン化インジウム(InP)などのいずれであってもよい。
100,100a,100b,100c,100p…半導体装置
110…基板
112,114,116…半導体層
122…トレンチ
124…リセス
130…絶縁膜
136,138…コンタクトホール
140,150,170…電極
160…裏面電極
200…レジスト
500…レジスト剥離装置
510…処理ガス供給部
550,550B,550C,550D,550E…載置台
551…表面
552…凹部
552b…底面
552s…側面
553C…吸着機構
554D…放出機構
554Dd・・・孔
555D…弾性体
PG…処理ガス
S1…表側
S2…裏側
SA…剥離領域
SS…素子構造

Claims (10)

  1. 半導体装置の製造方法であって、
    半導体装置の元となる基板における表側および裏側のうち一方の側に、レジストを形成する工程と、
    前記表側および前記裏側のうち前記一方の側とは異なる他方の側に、電極を形成する工程と、
    前記レジストおよび前記電極が形成された前記基板を、前記他方の側を下に向けて載置台の上に載置することによって、前記電極を前記載置台に接触させる工程と、
    前記電極を前記載置台に接触させた前記基板に対して、前記レジストを灰化させる処理ガスを供給することによって、前記基板から前記レジストを剥離するレジスト剥離工程と
    を備える半導体装置の製造方法。
  2. 銀(Ag)および銅(Cu)の少なくとも一方を用いて前記電極を形成する、請求項1に記載の半導体装置の製造方法。
  3. 前記レジスト剥離工程を行う際、前記載置台に形成された凹部に前記基板を嵌め込みつつ前記電極を前記載置台に接触させた状態で、前記基板から前記レジストを剥離する、請求項1または請求項2に記載の半導体装置の製造方法。
  4. 前記レジスト剥離工程を行う際、前記載置台に設けられた吸着機構を用いて前記基板を前記載置台に吸着させながら、前記基板から前記レジストを剥離する、請求項1から請求項3までのいずれか一項に記載の半導体装置の製造方法。
  5. 前記レジスト剥離工程を行う際、前記処理ガスとして酸化性ガスを用いて前記基板から前記レジストを剥離する、請求項1から請求項4までのいずれか一項に記載の半導体装置の製造方法。
  6. 前記レジスト剥離工程を行う際、前記載置台に設けられた弾性体に前記電極を接触させた状態で、前記基板から前記レジストを剥離する、請求項1から請求項5までのいずれか一項に記載の半導体装置の製造方法。
  7. 前記レジスト剥離工程を行う際、前記載置台に設けられた押圧機構を用いて前記基板を前記載置台に押圧しながら、前記基板から前記レジストを剥離する、請求項1から請求項6までのいずれか一項に記載の半導体装置の製造方法。
  8. 前記レジスト剥離工程を行う際、前記表側に前記処理ガスを吹き付けることによって前記基板を前記載置台に押し付けながら、前記基板から前記レジストを剥離する、請求項1から請求項7までのいずれか一項に記載の半導体装置の製造方法。
  9. 前記レジスト剥離工程を行う際、前記載置台における前記基板の外縁に対向する部位から非酸化性ガスを放出しながら、前記基板から前記レジストを剥離する、請求項1から請求項8までのいずれか一項に記載の半導体装置の製造方法。
  10. 基板からレジストを剥離するレジスト剥離装置であって、
    表側および裏側のうち一方の側に前記レジストが形成されるとともに前記一方の側とは異なる他方の側に電極が形成された前記基板を、保持する載置台と、
    前記他方の側を下に向けて載置台の上に前記基板を載置することによって前記電極を前記載置台に接触させた状態で、前記レジストを灰化させる処理ガスを前記基板に対して供給する処理ガス供給部と
    を備えるレジスト剥離装置。
JP2015063515A 2015-03-26 2015-03-26 半導体装置の製造方法およびレジスト剥離装置 Withdrawn JP2016184632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015063515A JP2016184632A (ja) 2015-03-26 2015-03-26 半導体装置の製造方法およびレジスト剥離装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015063515A JP2016184632A (ja) 2015-03-26 2015-03-26 半導体装置の製造方法およびレジスト剥離装置

Publications (1)

Publication Number Publication Date
JP2016184632A true JP2016184632A (ja) 2016-10-20

Family

ID=57243260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015063515A Withdrawn JP2016184632A (ja) 2015-03-26 2015-03-26 半導体装置の製造方法およびレジスト剥離装置

Country Status (1)

Country Link
JP (1) JP2016184632A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347281A (ja) * 1991-11-29 1993-12-27 Sony Corp アッシング方法及びアッシング装置
JP2002313891A (ja) * 2001-04-16 2002-10-25 Matsushita Electric Ind Co Ltd 基板搬送用トレーおよびその製造方法
JP2009302510A (ja) * 2008-03-03 2009-12-24 Fuji Electric Device Technology Co Ltd トレンチゲート型半導体装置およびその製造方法
JP2011035241A (ja) * 2009-08-04 2011-02-17 Ulvac Japan Ltd プラズマ処理装置のプラズマ処理方法及びプラズマ処理装置
JP2011054698A (ja) * 2009-09-01 2011-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2013161839A (ja) * 2012-02-02 2013-08-19 Spp Technologies Co Ltd 基板トレー、およびこれを備えたプラズマ処理装置
JP2014038988A (ja) * 2012-08-20 2014-02-27 Rohm Co Ltd 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347281A (ja) * 1991-11-29 1993-12-27 Sony Corp アッシング方法及びアッシング装置
JP2002313891A (ja) * 2001-04-16 2002-10-25 Matsushita Electric Ind Co Ltd 基板搬送用トレーおよびその製造方法
JP2009302510A (ja) * 2008-03-03 2009-12-24 Fuji Electric Device Technology Co Ltd トレンチゲート型半導体装置およびその製造方法
JP2011035241A (ja) * 2009-08-04 2011-02-17 Ulvac Japan Ltd プラズマ処理装置のプラズマ処理方法及びプラズマ処理装置
JP2011054698A (ja) * 2009-09-01 2011-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2013161839A (ja) * 2012-02-02 2013-08-19 Spp Technologies Co Ltd 基板トレー、およびこれを備えたプラズマ処理装置
JP2014038988A (ja) * 2012-08-20 2014-02-27 Rohm Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
TWI450413B (zh) 發光二極體及其製造方法
JP4516538B2 (ja) 半導体装置の製造方法
TW201220380A (en) A fabrication method for dicing of semiconductor wafers using laser cutting techniques
JP6260553B2 (ja) 半導体装置およびその製造方法
JP2006332358A (ja) 炭化珪素半導体装置およびその製造方法
JP2013232513A (ja) 半導体装置の製造方法
US8476166B2 (en) Manufacturing method of semiconductor device
JP4612534B2 (ja) 半導体装置の製造方法
WO2005117091A1 (en) Method for fabricating semiconductor devices having a substrate which includes group iii-nitride material
JPH09129622A (ja) 炭化ケイ素のエッチング方法
JP5952998B2 (ja) 半導体装置の製造方法
JP7068579B2 (ja) 発光素子の製造方法
JP2009049371A (ja) 窒化物系化合物半導体発光素子およびその製造方法
TW201703124A (zh) 用於半導體元件之有效雙金屬觸點形成
EP1271630A3 (en) Nitride compound based semiconductor device and manufacturing method of same
JP2016184632A (ja) 半導体装置の製造方法およびレジスト剥離装置
JP2006286944A (ja) サブマウント及びその製造方法
JP2019145546A (ja) 半導体装置の製造方法
JP5937493B2 (ja) GaNLEDデバイスの製造方法
TWI459447B (zh) 顯示面板及其製作方法
JP5091627B2 (ja) InPのドライエッチング方法およびビアホール形成方法
JP3061040B2 (ja) 半導体装置の製造方法
JP4873179B2 (ja) 半導体装置の製造方法
JP2011040545A (ja) 半導体装置の製造方法
JP4598413B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180118

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20180219