TW201703124A - 用於半導體元件之有效雙金屬觸點形成 - Google Patents
用於半導體元件之有效雙金屬觸點形成 Download PDFInfo
- Publication number
- TW201703124A TW201703124A TW105115068A TW105115068A TW201703124A TW 201703124 A TW201703124 A TW 201703124A TW 105115068 A TW105115068 A TW 105115068A TW 105115068 A TW105115068 A TW 105115068A TW 201703124 A TW201703124 A TW 201703124A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal layer
- metal
- contact
- pattern
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 214
- 239000002184 metal Substances 0.000 title claims abstract description 214
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 230000009977 dual effect Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 76
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 239000010936 titanium Substances 0.000 claims description 20
- 229910052719 titanium Inorganic materials 0.000 claims description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 14
- 230000000873 masking effect Effects 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 229910052797 bismuth Inorganic materials 0.000 claims description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 28
- 238000001465 metallisation Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 24
- 239000000758 substrate Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 238000003631 wet chemical etching Methods 0.000 description 5
- 229910016570 AlCu Inorganic materials 0.000 description 4
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910003468 tantalcarbide Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005470 impregnation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
- Led Devices (AREA)
Abstract
一種形成半導體元件之n型層及p型層之觸點的方法，該方法包括在該n型層及該p型層上沉積介電層。在該介電層中形成一圖案，該圖案具有用於該半導體元件的複數個金屬觸點圖案。將第一金屬層沉積至該等複數個金屬觸點圖案中，以及將第二金屬層直接沉積於該第一金屬層上。形成用於該半導體元件之外部觸點，其中該等外部觸點包括該第二金屬層。
Description
本專利申請案主張2015年6月4日申請之美國非臨時專利申請案第14/730,500號之權益，該專利申請案以全文引用方式併入本文以用於所有目的。
本發明係有關於用於半導體元件之有效雙金屬觸點形成。
半導體元件製造中之金屬化製程提供用於半導體元件的電接觸點。金屬化製程代表非顯然材料工程挑戰，原因在於半導體材料與金屬化之間的實體接觸可顯著影響該觸點之效能。此外，某些金屬不與必須在已實施金屬化製程後實施的另外處理步驟相容。將金屬圖案化亦為挑戰，且需要多個步驟以形成金屬化觸點。例如，往往使用金屬掀離技術以進行金屬化觸點之形成，該技術涉及各種製程步驟以施加光阻劑、圖案化光阻劑、沉積金屬以及剝離犧牲材料及外來靶材料。
一種形成半導體元件之n型層及p型層之觸點的方法，該方法包括在該n型層及該p型層上沉積介電層。在該介電層中形成圖案，該圖案具
有用於該半導體元件的複數個金屬觸點圖案。將第一金屬層沉積至該等複數個金屬觸點圖案中，以及將第二金屬層直接沉積於該第一金屬層上。形成用於該半導體元件之外部觸點，其中該等外部觸點包括該第二金屬層。
100‧‧‧LED元件
110、210、410‧‧‧基板
120、220、420‧‧‧緩衝層
130、230、430‧‧‧n型層
132、232、432‧‧‧本質層
134、234、434‧‧‧p型層
140a、140b、140c、275a、275b、275c、475a、475b、475c‧‧‧觸點
140d‧‧‧殘餘觸點金屬
142‧‧‧抗蝕劑
144、170‧‧‧標準光阻劑
150、180、290、490‧‧‧鈍化層
160‧‧‧厚金屬
160a、160b、160c‧‧‧厚金屬部份
200、400‧‧‧半導體元件
245‧‧‧介電質層
245a、245b‧‧‧垂直部分
246a、246b、246c‧‧‧金屬觸點圖案
250‧‧‧光阻劑遮罩
260、460‧‧‧第一金屬層
270、470‧‧‧第二金屬層
280‧‧‧光阻劑遮罩/光阻劑
300、500‧‧‧示範性流程圖
310-360、510-550‧‧‧步驟
450‧‧‧光阻劑
圖1A-1G展示如該項技術中已知的金屬化製程步驟。
圖2A-2F展示在一些實施例中半導體元件中所形成之觸點的側面橫截面視圖。
圖3為表示用於形成對應於圖2A-2F之觸點的方法之示範性流程圖。
圖4A-4F展示形成用於半導體元件的觸點之另一實施例的側面橫截面視圖。
圖5為表示用於形成對應於圖4A-4F之觸點的方法之示範性流程圖。
半導體元件之金屬化通常需要可為高成本且費時之多個製程，該金屬化諸如形成用於該元件之觸點。例如，在紫外發光二極體(UV LED)中，金屬化通常需要兩個單獨步驟，用於形成n觸點金屬及形成p觸點金屬。亦可需要第三個金屬化步驟以形成厚金屬層，以賦能自封裝至n元件觸點及p元件觸點之外部觸點。通常將不同金屬堆疊用於n觸點及p觸點，因而需要單獨製程以沉積不同金屬。n觸點及p觸點使用掀離製程以產生該元件之低電阻歐姆觸點，而厚金屬步驟為用於促進元件封裝之基於蝕刻的製程。因此習知地，將金屬化製程分為至多三個不同製程步驟-兩個掀離製程及
一個基於蝕刻之製程。此外，此等製程步驟中之每一者涉及至少一個光微影術步驟。
在本揭示案中，描述一種製程，該製程用於在同一製程步驟中形成n觸點金屬、p觸點金屬以及厚金屬層。在單個步驟中進行完全金屬化製程減少處理諸如UV LED晶圓之半導體元件所需的成本及時間。該等方法包括形成與雙金屬層之觸點，其中以有效方式形成兩個金屬層。儘管該等實施例將就LED元件來描述，但該等方法適用於諸如雙極電晶體之其他類型半導體元件，且包括諸如光二極體、雷射二極體以及太陽電池之其他光電元件。
圖1A-1G描繪該項技術中已知之典型金屬化製程。在圖1A-1B中，LED元件100包括基板110、緩衝層120、n型層130、本質層132以及p型層134。基板110可為例如矽、藍寶石、碳化矽或諸如氮化鋁之第III族氮化物。在光電元件中，位於n型層130與p型層134之間的本質層132亦可稱為元件100之光產生結構。LED元件100亦包括n觸點140a及140c，以及p觸點140b，該等觸點習知地藉由金屬掀離技術而形成。亦即，為形成n觸點140a及140c，首先將掀離抗蝕劑142及標準光阻劑144層化至元件100之n型層130及p型層134上。隨後使掀離抗蝕劑142及標準光阻劑144曝光及顯影，以形成用於n觸點140a及140c的圖案。隨後沉積用於n觸點之所需金屬，以使得金屬將由此沉積至標準光阻劑144之頂部表面上且沉積至已蝕刻掉的圖案化區域中。接著，如圖1B中所展示，移除掀離抗蝕劑142、標準光阻劑144以及位於標準光阻劑144之頂部上處於未圖案化區域中之殘餘觸點金屬140d，從而在元件100上留下所形成之n觸點140a及140c。若將不同金屬用於
n區及p區(此舉在工業上為典型的)，則將重複掀離製程以藉由將p觸點區域圖案化並隨後沉積所需p觸點金屬而在單獨製程步驟中形成p觸點140b。
在圖1C中，將鈍化層150沉積於元件100之頂部表面上且諸如藉由微影術而圖案化，以在觸點140a、140b以及140c之上形成開口。在圖1D中，將厚金屬層160沉積至鈍化層150上並沉積至觸點140a、140b以及140c的曝露區域上。將標準光阻劑170沉積至厚金屬160上，且使用微影術來圖案化以用作光阻劑蝕刻遮罩，諸如以在觸點140a、140b以及140c之上形成三個分立圖案，如圖1D中所展示。
圖1E展示在諸如藉由電漿蝕刻之蝕刻後的厚金屬160，該蝕刻後在觸點140a、140b以及140c之上留下厚金屬部分160a、160b以及160c。厚金屬160用作封裝金屬，以賦能封裝與元件100之間的外部觸點。在圖1F中，已自元件100剝離標準光阻劑170，從而曝露由厚金屬部分160a、160b以及160c所形成之封裝觸點。在圖1G中，已將鈍化層180沉積並圖案化來提供對由140a/160a、140b/160b以及140c/160c所形成之元件觸點的接近。
如由圖1A至1B所說明，諸如第III族氮化物LED之LED元件100的習知金屬化製程使用掀離技術以在n區及p區上沉積觸點金屬層。如先前在本揭示案中所描述，往往需要厚金屬層用於將元件電氣連接至該元件之封裝。習知金屬化方案之另一態樣為該等方案通常針對n觸點及p觸點而採用不同金屬堆疊，從而避免觸點及厚金屬層在同一步驟中沉積。
本揭示案包括金屬化方案，在該方案中，藉由第一金屬層及第二金屬層而形成元件之n觸點及p觸點。亦即，將相同金屬用於n觸點及p觸點，因而將金屬化簡化成一個連續製程。在一些實施例中，第一金屬可為
鈦且第二金屬可為鋁銅矽(AlCuSi)。在一些實施例中，該等方法將n觸點金屬、p觸點金屬以及厚金屬沉積組合成單個製程步驟。使用針對n觸點金屬及p觸點金屬之此等方法賦能主要的製程簡化，因為諸如Ti/AlCuSi的n觸點金屬及p觸點金屬可同時沉積。此外，諸如AlCuSi之厚金屬層的沉積可在單個製程步驟中作為觸點金屬之延續而進行。作為此等方法之應用的實例，相關於本揭示案所進行之實驗已成功應用針對第III族氮化物LED之n觸點及p觸點的Ti/AlCuSi金屬化方案。
圖2A至2F展示使用本揭示案之方法形成觸點之實施例。圖2A展示半導體元件200，該半導體元件包括基板210、緩衝層220、n型層230、本質層232以及p型層234。基板210可為例如矽、藍寶石、碳化矽或諸如氮化鋁之第III族氮化物。諸如二氧化矽(SiO2)之介電層245沉積於n型層230及p型層234上。
在圖2B中，在層245中形成複數個金屬觸點圖案246a、246b以及246c。在一些實施例中，金屬觸點圖案246a、246b以及246c包括用於光電元件之n觸點及p觸點。可例如藉由作為介電層245之上的層沉積的光阻劑遮罩250以形成觸點圖案246a、246b以及246c，且隨後使用濕式化學蝕刻或電漿蝕刻來圖案化。在圖2B之實施例中，介電層覆蓋側壁-亦即光電元件結構之垂直部分245a及245b。在圖2C中，已移除光阻劑遮罩250，且已將第一金屬層260沉積至金屬觸點圖案246a、246b以及246c中，以及沉積至介電層245上。在一些實施例中，將第一金屬層260直接沉積至金屬觸點圖案246a、246b以及246c中(圖2B)，該等金屬觸點圖案為p觸點圖案及n觸點圖案。此外在圖2C中，將第二金屬層270直接沉積於第一金屬層260上。在一些實施例
中，第一金屬層260及第二金屬層270充當半導體元件200之觸點金屬。第二金屬層270亦可用作封裝金屬。在一些實施例中，第一金屬層260可為例如鈦(Ti)，其具有至多100nm(諸如大約25nm)之厚度。在各種實施例中，第二金屬層270可為純Al、AlCu、AlSi或AlCuSi。在一些實施例中，第一金屬層260為鈦且第二金屬層270為AlCuSi。第二金屬層270可具有例如至少300nm之厚度，諸如在一些實施例中至少800nm之厚度，諸如在某些實施例中大約1微米之厚度。在一些實施例中，第一金屬層260為至少99.0%之純鈦。在一些實施例中，第一金屬層260為具有至少99.0%純度之鈦，且第二金屬層為組成物，該組成物包含0-10%之銅、0-5%之矽以及至多100%之鋁。例如，在一個實施例中，第二金屬可為自鋁源所沉積之AlCuSi，該鋁源含有大約1%之Si及0.5%之Cu。
在圖2D中，已藉由例如光阻劑遮罩280及電漿蝕刻而將第一金屬層260及第二金屬層270圖案化，其中光阻劑280遮蔽介電層245之金屬觸點圖案區域246a、246b以及246c(參見圖2A)之上的區域。因而，將第一金屬層260及第二金屬層270中位於光阻劑遮罩280部分之間的部分已獲移除。在圖2E中，已剝離光阻劑遮罩280，從而留下用於半導體元件200之觸點275a、275b以及275c。觸點275a、275b以及275c包括用以形成該等觸點之第一金屬260及第二金屬270。觸點275a及275c電氣連接至n型層230且用作該n型層之觸點。類似地，觸點275b電氣連接至p型層234且用作該p型層之觸點。因而，觸點275a、275b以及275c用作用於半導體元件200之外部觸點或元件觸點。因此，第一金屬層及第二金屬層形成n型層及p型層之觸點。在一些實施例中，p型層包括第III族氮化物材料，且n型層亦可包括第III族氮化物材料。
在圖2F中，使用該項技術中已知的技術將頂部鈍化層290沉積並圖案化，以使得鈍化層290包圍觸點275a、275b以及275c之周邊。
藉由將習知技術之觸點及厚金屬沉積步驟組合成沉積第一金屬層及第二金屬層之順序製程，如在圖2A至2F中，元件金屬化所需的光微影術步驟之數目自四個減少至三個。亦即，為形成半導體元件200，使用光微影術以使用單個遮罩(圖2D)及鈍化層290(圖2F)來將介電層245(圖2B)、第一金屬層260以及第二金屬層270圖案化。簡化金屬化製程消除習知技術之金屬掀離步驟(圖1A-1B)，從而避免金屬保持及再沉積之潛在問題。
圖3為表示用於形成如藉由圖2A-2F所例示之觸點的方法之示範性流程圖300。在步驟310中提供半導體結構，其中該結構包括n型層及p型層。在一些實施例中，該半導體結構可為光電元件結構，該光電元件結構具有n型層、p型層及位於該n型層與該p型層之間的光產生結構。例如，該光電元件可為發光二極體(LED)。在步驟320中，將介電層沉積於n型層及p型層上。在步驟330中，在介電層中形成圖案，其中該圖案包括用於半導體元件之複數個金屬觸點圖案。例如，在一些實施例中，該圖案包括諸如用於光電元件之p觸點圖案及n觸點圖案。在步驟340中，諸如藉由將第一金屬層沉積於介電層、n觸點圖案以及p觸點圖案上，以將第一金屬層沉積至複數個金屬觸點圖案中。該第一金屬可為例如鈦。在步驟350中，將第二金屬層直接沉積於第一金屬層上，其中如以上相關於圖2C所描述，該第二金屬可例如為純Al，AlCu、AlSi或AlCuSi之不同組成物。使用順序處理沉積第一金屬層及第二層。
在步驟360中，形成包括第二金屬層之元件觸點。該等元件觸點
用作用於半導體元件之外部觸點。在一些實施例中，藉由進行對第一金屬層及第二金屬層之遮蔽蝕刻移除以產生元件觸點。遮蔽蝕刻移除可包括例如在複數個金屬觸點圖案之上施加圖案遮罩、蝕刻第一金屬層及第二金屬層中藉由圖案遮罩所曝露之部分，以及移除該圖案遮罩。在一些實施例中，該遮蔽蝕刻移除包括使用圖案遮罩，該圖案遮罩用以蝕刻第一金屬層及第二金屬層。在某些實施例中，藉由光電元件之p觸點圖案及n觸點圖案來界定元件觸點。在一些實施例中，在觸點形成後繼之以在300-1000℃之溫度範圍內進行退火以改良觸點機械性質及觸點電性質。
藉由圖4A-4F所說明之製程序列展示在其他實施例中可如何僅使用兩個光微影術步驟以達成諸如針對LED之半導體金屬化。在此等實施例中，進行毯覆沉積，認為該毯覆沉積在習知技術中組合觸點與厚金屬化層。在此等實施例中，金屬化層由第一金屬層及第二金屬層形成。緊在金屬層沉積之後，採用濕式化學蝕刻以選擇性地移除金屬之非所要區域。
在圖4A中，半導體元件400包括基板410、緩衝層420、n型層430、本質層432以及p型層434。半導體元件400可為諸如LED之光電元件。基板410可為例如矽、藍寶石、碳化矽或諸如氮化鋁之第III族氮化物。在一些實施例中，p型層434包括第III族氮化物材料，且n型層430亦可包括第III族氮化物材料。將第一金屬層460沉積於元件結構上，諸如沉積至n型層430及p型層434上。隨後將第二金屬層470直接沉積於第一金屬層460上。可在單個製程步驟中順序進行第一金屬層460及第二金屬層470之沉積。用於此等層之金屬可與上文相關於圖2A-2F所描述之金屬相同，諸如第一金屬層460為鈦且第二金屬層470為純Al，或AlCu、AlSi或AlCuSi之不同組成物。金屬層
460及470之厚度亦可與先前所描述之厚度相同，諸如第一金屬層460之厚度為至多100nm且第二金屬層470之厚度為至少300nm。
在圖4B中，藉由施加光阻劑450而進行第一金屬層460及第二金屬層470之圖案化。圖4B中所展示之光阻劑450已諸如藉由微影術而蝕刻以產生圖案，在該圖案中光阻劑450僅保留於意欲保存觸點金屬材料之區域中。在圖4C中，首先蝕刻第二金屬層470，其中該蝕刻移除第二金屬層470中藉由光阻劑450所曝露之部分。例如，若第二金屬層為AlCuSi，則可藉由在大約70-120℃下使用磷酸(H3PO4)進行濕式化學蝕刻歷時至多10分鐘以達成移除。在圖4D中，移除第一金屬層460之部分(圖4C中所展示)的藉由光阻劑450所曝露之區域。例如，若第一金屬層460為鈦，則可在大約25℃下使用利用氫氟(HF)酸浸漬之濕式化學蝕刻歷時至多10分鐘內。在一些實施例中，HF酸可為10：1稀溶液，且該浸漬可具有小於1分鐘之持續時間。圖4C中對第一金屬層460之蝕刻產生圖4D中之元件觸點475a、475b以及475c，該等元件觸點為第一金屬層460及第二金屬層470之圖案化部分。歸因於在化學浴中處理一批晶圓之能力，經由濕式化學蝕刻之選擇性金屬移除固有地為高通量製程。因此，如圖4C-4D中所展示，藉由濕式化學蝕刻的金屬觸點圖案之形成提高製造速率。在其他實施例中，可藉由在單個濕式化學製程步驟中的第一金屬層之移除及光阻劑剝離(圖4D及4E)而達成另外的製程簡化。在其他實施例中，使用電漿蝕刻移除第一金屬層及第二金屬層。
在圖4E中，已自元件觸點475a、475b以及475c之頂部表面移除或剝離光阻劑450。在圖4F中，將頂部鈍化層490沉積斌圖案化，以使得鈍化層490包圍元件觸點475a、475b以及475c之周邊。
圖5為表示用於形成如藉由圖4A-4F所例示之觸點的方法之示範性流程圖500。在步驟510中提供半導體結構，其中該結構包含n型層及p型層。在一些實施例中，該半導體結構可為光電元件結構，該光電元件結構具有n型層、p型層及位於該n型層與該p型層之間的光產生結構。例如，該光電元件可為發光二極體(LED)。在步驟520中，將第一金屬層直接沉積於光電元件結構上，諸如沉積於n型層及p型層上。該第一金屬可為例如鈦。在步驟530中，將第二金屬層直接沉積於第一金屬層上，其中如以上相關於圖2C所描述，該第二金屬可為例如純鋁，AlCu、AlSi或AlCuSi之不同組成物。使用順序製程沉積第一金屬層及第二層。
在步驟540中，藉由進行對第一金屬層及第二金屬層之遮蔽蝕刻移除以產生元件觸點。將單個遮罩用於第一金屬層及第二金屬層，以形成用於光電元件之元件觸點。在一些實施例中，該遮蔽蝕刻移除包括在大約25℃下使用氫氟酸移除鈦之第一金屬層歷時至多10分鐘。在某些實施例中，HF酸可為10：1稀溶液。在其他實施例中，該遮蔽蝕刻移除包含在大約70-120℃下使用H3PO4移除AlCuSi之第二金屬層歷時至多10分鐘。在步驟550中，可視需要而藉由將鈍化層直接沉積至光電元件結構及元件觸點上以及將鈍化層圖案化以曝露元件觸點來進一步處理該元件。遮蔽蝕刻移除可包括例如在複數個金屬觸點圖案上方施加圖案遮罩、蝕刻第一金屬層及第二金屬層中藉由圖案遮罩所曝露之部分，以及移除該圖案遮罩。在一些實施例中，該遮蔽蝕刻移除包括使用圖案遮罩，該圖案遮罩用以蝕刻第一金屬層及第二金屬層。在某些實施例中，藉由光電元件之p觸點圖案及n觸點圖案來界定元件觸點。在一些實施例中，在觸點形成之後繼之以在300-1000
℃之溫度範圍內進行退火以改良觸點機械性質及觸點電性質。
通常咸信應將具有不同功函數之金屬用於接觸第III族氮化物材料之n區域及p區域。此觀點係基於以下假設：肖特基能障(Schottky barrier)高度取決於觸點金屬之功函數。通常將功函數小於諸如Ti、Al、Ta以及V之n-GaN的功函數的金屬用於接觸n型材料，而將諸如Ni、Au、Pd以及Pt之高功函數金屬用於p型材料之觸點。因此，將Ti/AlCuSi觸點應用於n型區域及區域脫離習知實踐。針對n觸點及p觸點使用同一金屬堆疊比習知技術賦能更有效的金屬化方案，在習知技術中，需要單獨製程以沉積用於n觸點及p觸點的不同金屬。Ti/AlCuSi觸點之附加益處為避免與含有Au之觸點相關的Au及元件可靠性問題。
儘管已參照本發明之特定實施例詳細描述本說明書，但熟習此項技術者應理解的是，在獲得對前述內容之理解後，可容易構想出此等實施例之替代形式、變化形式及等效物。本發明之此等及其他修改形式及變化形式可由一般技藝人士在不脫離本發明之範疇的情況下實踐。此外，一般技藝人士將瞭解前述描述僅為舉例說明，且不意欲限制本發明。因此，本主題意欲涵蓋此類修改形式及變化形式。
200‧‧‧半導體元件
210‧‧‧基板
220‧‧‧緩衝層
230‧‧‧n型層
232‧‧‧本質層
234‧‧‧p型層
245‧‧‧介電質層
260‧‧‧第一金屬層
270‧‧‧第二金屬層
280‧‧‧光阻劑遮罩/光阻劑
Claims (24)
- 一種形成一半導體元件之一n型層及一p型層之觸點的方法，該方法包含：在該n型層及該p型層上沉積一介電層；在該介電層中形成一圖案，該圖案包含用於該半導體元件之複數個金屬觸點圖案；將一第一金屬層沉積至該等複數個金屬觸點圖案中；將一第二金屬層直接沉積於該第一金屬層上；以及形成用於該半導體元件之外部觸點，該等外部觸點包含該第二金屬層。
- 如請求項1之方法，其中該等複數個金屬觸點圖案包含用於一光電元件之一n觸點及一p觸點。
- 如請求項1之方法，其中該第一金屬層為鈦。
- 如請求項3之方法，其中該第二金屬層為AlCuSi。
- 如請求項4之方法，其中該第一金屬層具有至多100nm之一厚度，且該第二金屬層具有至少300nm之一厚度。
- 如請求項4之方法，其中該第一金屬層及該第二金屬層形成該n型層及該p型層之觸點，且其中該p型層包含一第III族氮化物材料。
- 如請求項1之方法，其進一步包含：在該等複數個金屬觸點圖案之上施加一圖案遮罩；蝕刻該第一金屬層中藉由該圖案遮罩所曝露之部分及該第二金屬層中藉由該圖案遮罩所曝露之部分；以及 移除該圖案遮罩。
- 一種形成一半導體光電元件之一n型層及一p型層之觸點的方法，該方法包含：提供一光電元件結構，其具有一n型層、一p型層以及處於該n型層與該p型層之間的一光產生結構；在該光電元件結構之該n型層及該p型層上沉積一介電層；在該介電層中形成一圖案，該圖案包含一p觸點圖案及一n觸點圖案；將一第一金屬層沉積至該介電層、該n觸點圖案以及該p觸點圖案上；將一第二金屬層直接沉積於該第一金屬層上；以及對該第一金屬層及該第二金屬層進行一遮蔽蝕刻移除以形成用於該光電元件之元件觸點，該等元件觸點係藉由該p觸點圖案及該n觸點圖案來界定。
- 如請求項8之方法，其中使用順序處理來沉積該第一金屬層及該第二層。
- 如請求項8之方法，其中該遮蔽蝕刻移除包含使用一圖案遮罩，該圖案遮罩用以蝕刻該第一金屬層及該第二金屬層。
- 如請求項8之方法，其中該介電層覆蓋該光電元件結構之側壁。
- 如請求項8之方法，其中將該第一金屬層直接沉積至該p觸點圖案及該n觸點圖案中。
- 如請求項8之方法，其中該第一金屬層為鈦。
- 如請求項13之方法，其中該第二金屬層為AlCuSi。
- 如請求項14之方法，其中該鈦之純度為至少99.0%，且該第二金屬層包含0-10%之銅、0-5%之矽以及至多100%之鋁。
- 如請求項8之方法，其中該光電元件為一發光二極體。
- 一種形成一半導體光電元件之一n型層及一p型層之觸點的方法，該方法包含：提供一光電元件結構，其具有一n型層、一p型層以及處於該n型層與該p型層之間的一光產生結構；將一第一金屬層直接沉積於該光電元件結構上；將一第二金屬層直接沉積至該第一金屬層上；以及對該第一金屬層及該第二金屬層進行一遮蔽蝕刻移除，在該第一金屬層及該第二金屬層上使用一單一遮罩以形成用於該光電元件之元件觸點。
- 如請求項17之方法，其進一步包含：將一鈍化層直接沉積至該光電元件結構及該等元件觸點上；以及將該鈍化層圖案化以曝露該等元件觸點。
- 如請求項17之方法，其中該第一金屬層為鈦。
- 如請求項19之方法，其中該遮蔽蝕刻移除包含在大約25℃下使用氫氟酸(HF)移除該第一金屬層歷時至多10分鐘。
- 如請求項20之方法，其中該氫氟酸為一10：1稀溶液。
- 如請求項17之方法，其中該第二金屬層為AlCuSi。
- 如請求項33之方法，其中該遮蔽蝕刻移除包含在大約70-120℃下使用磷酸(H3PO4)移除該第二金屬層歷時至多10分鐘。
- 如請求項17之方法，其中該遮蔽蝕刻移除包含使用一電漿蝕刻以移除該第一金屬層及該第二金屬層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/730,500 US9590157B2 (en) | 2015-06-04 | 2015-06-04 | Efficient dual metal contact formation for a semiconductor device |
| US14/730,500 | 2015-06-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201703124A true TW201703124A (zh) | 2017-01-16 |
| TWI703622B TWI703622B (zh) | 2020-09-01 |
Family
ID=57440387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105115068A TWI703622B (zh) | 2015-06-04 | 2016-05-16 | 用於半導體元件之有效雙金屬觸點形成 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US9590157B2 (zh) |
| TW (1) | TWI703622B (zh) |
| WO (1) | WO2016193909A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11990369B2 (en) | 2021-08-20 | 2024-05-21 | Applied Materials, Inc. | Selective patterning with molecular layer deposition |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190061147A (ko) * | 2017-11-27 | 2019-06-05 | 주식회사 루멘스 | 엘이디 칩 및 그 엘이디 칩이 적용된 엘이디 모듈 |
| CN109346587B (zh) * | 2018-12-11 | 2020-03-13 | 圆融光电科技股份有限公司 | 一种GaN发光二级管及其制备方法和LED芯片 |
| US20220140198A1 (en) * | 2020-10-30 | 2022-05-05 | Lumileds Llc | Light Emitting Diode Devices |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3708403A (en) * | 1971-09-01 | 1973-01-02 | L Terry | Self-aligning electroplating mask |
| US3942243A (en) | 1974-01-25 | 1976-03-09 | Litronix, Inc. | Ohmic contact for semiconductor devices |
| KR930004110B1 (ko) * | 1990-10-25 | 1993-05-20 | 현대전자산업 주식회사 | 표면적이 극대화된 도전층 제조방법 |
| JPH08148563A (ja) | 1994-11-22 | 1996-06-07 | Nec Corp | 半導体装置の多層配線構造体の形成方法 |
| US6974766B1 (en) | 1998-10-01 | 2005-12-13 | Applied Materials, Inc. | In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application |
| US6866943B2 (en) | 2002-04-30 | 2005-03-15 | Infineon Technologies Ag | Bond pad structure comprising tungsten or tungsten compound layer on top of metallization level |
| KR20050032159A (ko) | 2003-10-01 | 2005-04-07 | 삼성전기주식회사 | 질화갈륨계 반도체 발광 소자 및 그 제조방법 |
| KR100635157B1 (ko) * | 2005-09-09 | 2006-10-17 | 삼성전기주식회사 | 질화물계 반도체 발광소자 |
| NZ570678A (en) | 2006-03-10 | 2010-10-29 | Stc Unm | Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices |
| US8013414B2 (en) | 2009-02-18 | 2011-09-06 | Alpha & Omega Semiconductor, Inc. | Gallium nitride semiconductor device with improved forward conduction |
| JP2011086928A (ja) | 2009-09-17 | 2011-04-28 | Sumitomo Chemical Co Ltd | 化合物半導体結晶の製造方法、電子デバイスの製造方法、および半導体基板 |
| JP5497469B2 (ja) * | 2010-02-16 | 2014-05-21 | スタンレー電気株式会社 | 発光装置およびその製造方法 |
| JP5782823B2 (ja) * | 2011-04-27 | 2015-09-24 | 日亜化学工業株式会社 | 窒化物半導体発光素子およびその製造方法 |
| JP5786548B2 (ja) | 2011-08-15 | 2015-09-30 | 住友電気工業株式会社 | 窒化物半導体発光素子を作製する方法 |
| JP5817503B2 (ja) | 2011-12-20 | 2015-11-18 | 日亜化学工業株式会社 | 窒化物半導体発光素子およびその製造方法 |
| JP2014154693A (ja) | 2013-02-08 | 2014-08-25 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 |
| JP6221926B2 (ja) | 2013-05-17 | 2017-11-01 | 日亜化学工業株式会社 | 半導体発光素子およびその製造方法 |
| JP5702481B2 (ja) * | 2014-03-03 | 2015-04-15 | スタンレー電気株式会社 | 発光装置およびその製造方法 |
-
2015
- 2015-06-04 US US14/730,500 patent/US9590157B2/en active Active
-
2016
- 2016-05-16 TW TW105115068A patent/TWI703622B/zh active
- 2016-05-31 WO PCT/IB2016/053196 patent/WO2016193909A1/en active Application Filing
-
2017
- 2017-01-17 US US15/407,640 patent/US20170125637A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11990369B2 (en) | 2021-08-20 | 2024-05-21 | Applied Materials, Inc. | Selective patterning with molecular layer deposition |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI703622B (zh) | 2020-09-01 |
| US9590157B2 (en) | 2017-03-07 |
| WO2016193909A1 (en) | 2016-12-08 |
| US20160359094A1 (en) | 2016-12-08 |
| US20170125637A1 (en) | 2017-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI422075B (zh) | 覆晶式半導體光電元件之結構及其製造方法 | |
| US20070077673A1 (en) | Method for manufacturing vertically structured light emitting diode | |
| JP5970736B2 (ja) | 半導体装置の製造方法 | |
| US9093385B2 (en) | Method for processing a semiconductor workpiece with metallization | |
| TWI703622B (zh) | 用於半導體元件之有效雙金屬觸點形成 | |
| JP6577659B2 (ja) | オプトエレクトロニクス部品の製造方法 | |
| US20110147704A1 (en) | Semiconductor light-emitting device with passivation layer | |
| KR20130135042A (ko) | 커넥터 자리 간격에 대한 설계 방식 및 결과의 구조물 | |
| CN102694085B (zh) | 制造iii族氮化物半导体发光元件的方法 | |
| US7592194B2 (en) | Radiation-emitting and/or -receiving semiconductor component and method for the patterned application of a contact to a semiconductor body | |
| US20070048920A1 (en) | Methods for dual metal gate CMOS integration | |
| JP2019062176A (ja) | 発光素子の製造方法 | |
| TWI674631B (zh) | 半導體裝置及其製造方法 | |
| KR100691186B1 (ko) | 수직구조 발광 다이오드의 제조 방법 | |
| US20110133159A1 (en) | Semiconductor light-emitting device with passivation in p-type layer | |
| CN101877456A (zh) | 半导体发光元件的制造方法及半导体发光元件 | |
| CN108538998B (zh) | 一种led芯片及其制作方法 | |
| JP7216463B2 (ja) | ビア遅延層を用いる薄膜抵抗器のためのデバイス及び方法 | |
| JP4284722B2 (ja) | 半導体発光素子の製造方法 | |
| JPH0559861U (ja) | 窒化ガリウム系化合物半導体素子 | |
| US20140377899A1 (en) | Light emitting diode chip manufacturing method | |
| CN101826585A (zh) | 半导体发光元件及其制造方法 | |
| US20150087097A1 (en) | Method for manufacturing a light-emitting diode | |
| TWI664727B (zh) | 半導體裝置及其製造方法 | |
| TWI398015B (zh) | 發光二極體之製造方法 |