JP2013232513A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013232513A
JP2013232513A JP2012103529A JP2012103529A JP2013232513A JP 2013232513 A JP2013232513 A JP 2013232513A JP 2012103529 A JP2012103529 A JP 2012103529A JP 2012103529 A JP2012103529 A JP 2012103529A JP 2013232513 A JP2013232513 A JP 2013232513A
Authority
JP
Japan
Prior art keywords
layer
etching
opening
substrate
monitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012103529A
Other languages
English (en)
Other versions
JP5970736B2 (ja
JP2013232513A5 (ja
Inventor
Kazuaki Matsuura
一暁 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2012103529A priority Critical patent/JP5970736B2/ja
Priority to US13/872,347 priority patent/US20130288401A1/en
Publication of JP2013232513A publication Critical patent/JP2013232513A/ja
Publication of JP2013232513A5 publication Critical patent/JP2013232513A5/ja
Application granted granted Critical
Publication of JP5970736B2 publication Critical patent/JP5970736B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】窒化物半導体層に対してエッチングを施す場合に、エッチングが完了したかどうかを容易に見極めることができる半導体装置の製造方法を提供すること。
【解決手段】本発明は、基板１０の第１主面側に設けられた透明な半導体層１８（窒化物半導体層）上に、Ａｕからなるモニタ層５０とＮｉからなるＮｉ層２４をこの順に形成する工程と、基板１０の第２主面側に開口を有する選択エッチングのためのマスク層３９を形成する工程と、基板１０の第２主面側から、マスク層３９の開口内に露出した基板１０および透明な半導体層１８をエッチングする工程と、マスク層３９の開口内におけるＮｉ層２４の露出を確認することにより、エッチングの完了を判定する工程と、を有する半導体装置の製造方法である。
【選択図】図２

Description

本発明は、半導体装置の製造方法に関する。
半導体デバイスの微細化に伴い、高電圧化・高電力密度化が求められており、これに応える材料として窒化物半導体や炭化ケイ素といったいわゆるワイドバンドギャップ半導体の研究がなされている。特に、窒化物半導体は、広いバンドギャップと直接遷移型という物性的特長に加え、絶縁破壊電圧及び飽和ドリフト速度が大きく、熱伝導性及びヘテロ接合特性が良好である等の特長を兼ね備えている。このようなことから、窒化物半導体は、高出力かつ高周波で動作するパワーデバイスに用いられている。
このようなワイドバンドギャップ半導体を用いたデバイスでも、微細加工にはドライエッチング技術が用いられている。例えば特許文献１は、窒化物半導体層へのプラズマエッチング時のダメージを抑制するドライエッチング方法を開示している。
特開２００５−３１７６８４号公報
窒化物半導体は、物理的、化学的に安定であるため、これらにエッチング処理を施して開口を形成する場合には、投入パワーを大きくして行う。しかしながら、投入パワーを大きくしてエッチングを行うと、ウエハ面内や処理バッチ毎でエッチングレートが大きく異なってしまう。このため、エッチング量をエッチング時間で管理することが難しい。このようなことから、開口の形成が完了したかどうかの判断を目視や顕微鏡検査で行うことを検討した。
しかしながら、窒化物半導体である窒化ガリウム及び窒化アルミニウムガリウム等は、透明な半導体であるため、開口の形成が完了したかどうかを目視や顕微鏡検査によって見極めることが難しいという課題が生じた。
本発明は、上記課題に鑑みなされたものであり、窒化物半導体層に対してエッチングを施す場合に、エッチングが完了したかどうかを容易に見極めることができる半導体装置の製造方法を提供することを目的とする。
本発明は、基板の第１主面側に設けられた窒化物半導体層上に、Ａｕ、Ｖ、及びＴａの何れかからなる第１の層とＮｉからなる第２の層、又は、Ｔｉ、ＴｉＷ、Ａｌ、Ｗ、Ｍｏ、Ｎｂ、Ｐｔ、Ｔａ、及びＶの何れかからなる第１の層とＡｕからなる第２の層をこの順に形成する工程と、前記基板の第２主面側に開口を有する選択エッチングのためのマスクを形成する工程と、前記基板の第２主面側から、前記マスクの開口内に露出した前記基板および前記窒化物半導体層をエッチングする工程と、前記マスクの開口内における前記第２の層の露出を確認することにより、エッチングの完了を判定する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、エッチングが完了したかどうかを容易に見極めることができる。
上記構成において、前記第１の層の膜厚は、２ｎｍ以上３０ｎｍ以下である構成とすることができる。
上記構成において、前記エッチングの完了を判定する工程は、可視光によってなす構成とすることができる。
上記構成において、前記エッチングの完了を判定する工程において、前記マスクの開口内に前記第１の層が確認された場合には、前記エッチングを再度実施する構成とすることができる。
上記構成において、前記エッチングの完了が判断された後、前記基板の第２主面側に前記第２の層に電気的に接続される金属層を形成する工程を有する構成とすることができる。
上記構成において、前記窒化物半導体層には半導体デバイスが形成され、前記第２の層に電気的に接続される前記金属層を介して、前記基板の第２主面側に電極が引き出されてなる構成とすることができる。
上記構成において、前記第２の層は、前記第１の層をシード層としためっき法によって形成される構成とすることができる。
本発明によれば、エッチングが完了したかどうかを容易に見極めることができる。
図１（ａ）から図１（ｄ）は、比較例に係る半導体装置の製造方法を示す断面図の例である。 図２（ａ）から図２（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図の例である。 図３（ａ）から図３（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図の例である。 図４（ａ）から図４（ｄ）は、実施例３に係る半導体装置の製造方法を示す断面図の例である。
まず、窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor）の場合を例に、比較例について説明する。図１（ａ）から図１（ｄ）は、比較例に係る半導体装置の製造方法を示す断面図の例である。まず、図１（ａ）に示す半導体装置を準備する。図１（ａ）に示す半導体装置は、例えば以下の方法により製造することができる。
ＳｉＣ基板である基板１０の上面（第１主面）側に、ＧａＮ層であるチャネル層１２とＡｌＧａＮ層である電子供給層１４とＧａＮ層であるキャップ層１６とをこの順に成膜する。成膜には、ＭＯＣＶＤ法（有機金属気相成長法）を用いることができる。ＧａＮ及びＡｌＧａＮは、バンドギャップエネルギーが大きく、可視光（例えば４００ｎｍ〜７００ｎｍ）を透過することから、可視光に対して透明である。したがって、基板１０上に、窒化物半導体層からなる透明な半導体層１８が形成される。
ドレイン電極２０及びソース電極２２を形成すべき領域に、蒸着法及びリフトオフ法を用いて、キャップ層１６側からＴｉ層とＡｌ層とが順に積層された金属層を成膜する。その後、５００℃から８００℃の温度で金属層にアニールを行い、キャップ層１６にオーミック接触するドレイン電極２０及びソース電極２２を形成する。
ドレイン電極２０とソース電極２２との間に、蒸着法及びリフトオフ法を用いて、キャップ層１６側からＮｉ層２４とＡｕ層２６とが順に積層された金属層であるゲート電極２８を形成する。ゲート電極２８は、キャップ層１６にショットキー接触する。ゲート電極２８の形成と同時に、ソース電極２２よりもチップ端側に位置するソースパッド３０を形成する。ソースパッド３０も、ゲート電極２８と同じく、キャップ層１６側からＮｉ層２４とＡｕ層２６とが順に積層された金属層である。
ドレイン電極２０、ゲート電極２８、ソース電極２２、及びソースパッド３０を覆うように、プラズマＣＶＤ法（プラズマ化学気相成長法）を用いて、第１保護膜３２を成膜する。第１保護膜３２には、窒化シリコン膜を用いることができる。
ドレイン電極２０上、ソース電極２２上、及びソースパッド３０上の第１保護膜３２を除去して開口を形成する。この開口内及び第１保護膜３２上に、スパッタ法を用いて、シード層（不図示）を形成する。その後、シード層上に、電解めっき法を用いて、Ａｕからなる金属層を形成する。これにより、ドレイン電極２０に電気的に接続するドレイン配線３４と、ソース電極２２とソースパッド３０とに電気的に接続し、第１保護膜３２上を延在するソース配線３６と、が形成される。
ドレイン配線３４とソース配線３６とを覆うように、プラズマＣＶＤ法を用いて、第２保護膜３８を形成する。第２保護膜３８には、窒化シリコン膜を用いることができる。
次に、図１（ａ）の半導体装置に対して、ソースパッド３０に電気的に接続される裏面配線用の開口を形成する。まず、図１（ｂ）のように、基板１０の下面（第２主面）側に形成した開口を有するマスク層３９をマスクに用い、ソースパッド３０下の基板１０に対して、基板１０の下面側からエッチング処理を施して第１開口４０を形成する。エッチング処理は、ＲＩＥ（反応性イオンエッチング）やＩＣＰ（誘導結合型プラズマ）エッチング等のドライエッチング法を用いることができる。エッチングガスとしては、フッ素系ガスを用いることができる。
基板１０はＳｉＣ基板であり、物理的、化学的に安定であるため、ドライエッチングは投入パワーを大きくして行う。よって、ウエハ面内や処理バッチ毎でエッチングレートが大きく異なることになる。しかしながら、ＧａＮ層であるチャネル層１２はフッ素系ガスを用いたドライエッチング処理でのエッチングレートが遅く、また、そもそもチャネル層１２も貫通する開口を最終的には形成したいため、チャネル層１２がエッチングされても問題はない。このため、基板１０が完全に除去されるような十分なエッチング量をエッチング時間で管理することができる。
図１（ｃ）のように、基板１０に対するエッチング処理に続いて、透明な半導体層１８に対してエッチング処理を施して、第１開口４０を透明な半導体層１８も貫通する第２開口４２とする。エッチング処理は、基板１０に対する場合と同様に、ＲＩＥやＩＣＰエッチング等のドライエッチング法を用いることができる。また、チャネル層１２及びキャップ層１６はＧａＮ層で、電子供給層１４はＡｌＧａＮ層であり、物理的、化学的に安定であるため、ドライエッチングは投入パワーを大きくして行う。したがって、ウエハ面内や処理バッチ毎でエッチングレートは大きく異なることになる。
基板１０に対するエッチング処理では、チャネル層１２がエッチングされても問題ないため、エッチング時間でエッチング量を管理することができた。しかしながら、透明な半導体層１８に対するエッチング処理では、エッチングが過剰になされると、ソースパッド３０までエッチングされて、第２開口４２内に金属のエッチング残渣４４が発生してしまう。この場合、エッチング残渣４４により、第２開口４２内に形成される裏面配線が剥がれる剥離不良が生じてしまう。
このように、エッチング時間でエッチング量を管理することが難しいことから、透明な半導体層１８に対するエッチング処理が完了したかどうかを目視や顕微鏡検査等、可視光によって判断することを検討した。しかしながら、目視や顕微鏡検査によってエッチング処理が完了したかどうかを判断しようとしても、透明な半導体層１８は透明であることから、どこまでエッチングが到達しているのかを見極めることが難しい。このため、目視や顕微鏡検査による見極めを誤り、エッチング量が足りていない場合には、図１（ｄ）のように、第２開口４２が透明な半導体層１８を貫通して形成されずに、キャップ層１６等が残存してしまう。この場合、第２開口４２内に形成される裏面配線がソースパッド３０と電気的に接続されない接続不良が生じてしまう。もちろん、目視や顕微鏡検査による見極めを誤り、エッチングが過剰に行われてしまうと、図１（ｃ）のように、第２開口４２内にエッチング残渣４４が発生してしまう。
そこで、このような課題を鑑みて、透明な半導体層である窒化物半導体層に対してエッチング処理を施す場合に、エッチング処理が完了したかどうかを容易に見極めることができる実施例について以下に説明する。
図２（ａ）から図２（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図の例である。まず、図２（ａ）に示す半導体装置を準備する。図２（ａ）に示す半導体装置は、比較例の図１（ａ）で説明した製造方法において、ドレイン電極２０及びソース電極２２を形成した後、ゲート電極２８とソースパッド３０とを形成する前に、ソースパッド３０を形成すべき領域にモニタ層５０を形成することで得られる。モニタ層５０は、例えば厚さ１０ｎｍのＡｕからなる金属層であり、非透明な層である。モニタ層５０は、蒸着法及びリフトオフ法を用いて形成することができる。モニタ層５０は、透明な半導体層１８の上面に接して形成される。ソースパッド３０に含まれるＮｉ層２４は、モニタ層５０の上面に接して形成される。
次いで、図２（ｂ）のように、基板１０の下面側に形成した開口を有するマスク層３９をマスクに用い、ソースパッド３０下の基板１０に対して、基板１０の下面側からエッチング処理を施して、基板１０を貫通する第１開口５２を形成する。基板１０の厚さは、例えば１００μｍである。第１開口５２の内径は、例えば数十μｍ〜１００μｍである。また、モニタ層５０の幅は、第１開口５２の内径より広く、例えば１２０μｍである。エッチング処理は、ＲＩＥやＩＣＰエッチング等のドライエッチング法を用いることができる。エッチングガスとしては、フッ素系ガスを用いることができる。
図２（ｃ）のように、基板１０に対するエッチング処理に続いて、透明な半導体層１８及びモニタ層５０に対してエッチング処理を施して、第１開口５２を透明な半導体層１８及びモニタ層５０も貫通する第２開口５４とする。第２開口５４は、ソースパッド３０と接続するビアホールである。エッチング処理は、基板１０に対する場合と同様に、ＲＩＥやＩＣＰエッチング等のドライエッチング法を用いることができる。エッチングガスとしては、塩素系ガスを用いることができる。チャネル層１２、電子供給層１４、及びキャップ層１６は、物理的、化学的に安定であるため、ドライエッチングは投入パワーを大きくして行う。以下に、ＲＩＥを用いる場合とＩＣＰエッチングを用いる場合とでのエッチング条件の一例を示す。
１．ＲＩＥのエッチング条件
エッチングガス及びガス流量：Ｃｌ２＝１．０ｓｃｃｍ、又は、Ｃｌ２／Ａｒ＝１．０／０．５〜３．０ｓｃｃｍ
圧力：０．５〜４．０Ｐａ
ＲＦパワー密度：１．０〜４．０Ｗ／ｃｍ２
バイアスパワー密度：０．３〜２．０Ｗ／ｃｍ２
２．ＩＣＰエッチングのエッチング条件
エッチングガス及びガス流量：Ｃｌ２＝１．０ｓｃｃｍ、又はＣｌ２／Ａｒ＝１．０／０．５〜３．０ｓｃｃｍ
圧力：０．２〜４．０Ｐａ
ＩＣＰパワー密度：１．０〜４．０Ｗ／ｃｍ２
バイアスパワー密度：０．１〜２．０Ｗ／ｃｍ２
前述したように、投入パワーを大きくしてドライエッチングを行うと、ウエハ面内や処理バッチ毎でエッチングレートが大きく異なるため、エッチング時間でエッチング量を管理することが難しい。このため、目視や顕微鏡検査等の可視光によってエッチング処理が完了したかを判断する。この際、透明な半導体層１８とソースパッド３０との間にモニタ層５０が設けられていることで、第２開口５４内（即ち、マスク層３９の開口内）が金色であれば、未だＡｕからなるモニタ層５０が残っており、第２開口５４の形成が完了してなく、エッチング処理が完了していないと判断できる。このように、マスク層３９の開口内にモニタ層５０が確認された場合には、エッチングを再度実施する。第２開口５４内（即ち、マスク層３９の開口内）が銀色であれば、モニタ層５０が除去されてＮｉ層２４が露出しているため、第２開口５４の形成が完了し、エッチング処理が完了したと判断できる。このように、第２開口５４内（即ち、マスク層３９の開口内）の色によって、基板１０、透明な半導体層１８、及びモニタ層５０を貫通する第２開口５４の形成が完了し、エッチング処理が完了したかどうかを容易に見極めることができる。
透明な半導体層１８及びモニタ層５０に対するエッチング処理が完了したと判断された後、図２（ｄ）のように、第２開口５４内及び基板１０の下面に、スパッタ法を用いて、Ａｕからなるシード層５６を形成する。その後、シード層５６の下面及び側面に電界めっき法を用いてＡｕからなる金属層５８を形成する。これにより、第２開口５４内及び基板１０の下面にソースパッド３０に電気的に接続される裏面配線５９が形成される。この裏面配線５９を介して、窒化物半導体層である透明な半導体層１８に形成された半導体デバイスは、基板１０の下面に電極が引き出されることになる。
このように、実施例１によれば、基板１０上に設けられた窒化物半導体層である透明な半導体層１８上に、非透明なＡｕからなるモニタ層５０（第１の層）と、モニタ層５０と異なる色を有し、非透明なＮｉ層２４（第２の層）と、をこの順に形成する。そして、基板１０の下面側に開口を有する選択エッチングのためのマスク層３９を形成し、基板１０の下面側から、マスク層３９の開口内に露出した基板１０及び透明な半導体層１８をエッチングする。このとき、第２開口５４内（即ち、マスク層３９の開口内）におけるＮｉ層２４の露出を、Ｎｉ層２４の色が見えることにより確認することで、第２開口５４の形成が完了し、エッチングが完了したかを判断する。これにより、基板１０、透明な半導体層１８、及びモニタ層５０を貫通する第２開口５４の形成が完了し、エッチング処理が完了したかどうかを容易に見極めることができる。なお、Ｎｉ層２４の色が確認できず、モニタ層５０が確認された場合は、第２開口５４がＮｉ層２４まで到達してないため、この場合には、再度第２開口５４に対しエッチング処理を施す。
基板１０、透明な半導体層１８、及びモニタ層５０を貫通する第２開口５４が形成されたことの見極めができるため、図２（ｄ）のように、基板１０の下面側にＮｉ層２４と電気的に接続される裏面配線５９を形成することができる。したがって、裏面配線５９がソースパッド３０と電気的に接続されない接続不良を抑制することができる。また、Ｎｉ層２４に対してエッチングを過剰に行うことも抑制されるため、エッチング残渣の発生も抑制できる。
モニタ層５０の厚さは、その色が認識できる程度の厚さがあればよい。したがって、モニタ層５０の厚さは、２ｎｍ以上の場合が好ましく、５ｎｍ以上の場合がより好ましく、１０ｎｍ以上の場合がさらに好ましい。また、モニタ層５０が厚すぎると（例えばＮｉ層２４の厚さ１００ｎｍと同程度の厚さであると）、モニタ層５０に対するエッチング処理で発生するエッチング残渣が問題となるため、厚すぎないことが望ましい。したがって、モニタ層５０の厚さは、３０ｎｍ以下の場合が好ましく、２５ｎｍ以下の場合がより好ましく、２０ｎｍ以下の場合がさらに好ましい。
実施例２は、モニタ層が、ドレイン配線３４及びソース配線３６を電解めっき法によって形成する際のシード層を兼用する場合の例である。図３（ａ）から図３（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図の例である。まず、図３（ａ）に示す半導体装置を準備する。図３（ａ）に示す半導体装置は、比較例の図１（ａ）で説明した製造方法において、ソースパッド３０を形成せずに、ドレイン電極２０上及びソース電極２２上の第１保護膜３２を除去して開口を形成するのと同時に、ソース電極２２よりもチップ端側の第１保護膜３２も除去して開口６６を形成する。これらの開口内及び第１保護膜３２上に、スパッタ法を用いて、Ｔｉ、ＴｉＷ、又はＡｌからなるモニタ層６０を形成した後、モニタ層６０上に、電解めっき法を用いて、Ａｕからなる金属層を形成することで得られる。モニタ層６０は、電解めっき法でのシード層としての機能と、Ａｕの拡散を防止するバリア層としての機能を有する。また、モニタ層６０は、Ｔｉ、ＴｉＷ、又はＡｌからなる金属層であるため、非透明な層である。
これにより、ドレイン電極２０上では、モニタ層６０の上面に接して、Ａｕからなるドレイン配線３４が形成される。ソース電極２２上及び開口６６では、モニタ層６０の上面に接して、Ａｕからなるソース配線３６が形成される。また、開口６６におけるモニタ層６０は、透明な半導体層１８の上面に接して形成される。
図３（ｂ）のように、基板１０の下面側に形成した開口を有するマスク層３９をマスクに用い、開口６６内に形成されたモニタ層６０下の基板１０に対して、基板１０の下面側からエッチング処理を施す。これにより、基板１０を貫通する第１開口６２を形成する。エッチング処理は、実施例１で説明した方法と同じ方法を用いることができる。
図３（ｃ）のように、基板１０に対するエッチング処理に続いて、透明な半導体層１８及びモニタ層６０に対してエッチング処理を施して、第１開口６２を透明な半導体層１８及びモニタ層６０も貫通する第２開口６４とする。エッチング処理は、実施例１で説明した方法と同じ方法を用いることができる。また、第２開口６４の形成が完了し、エッチング処理が完了したかの判断は、実施例１と同様の方法で行なうことができる。つまり、第２開口６４内（即ち、マスク層３９の開口内）が銀色であれば、未だＴｉ、ＴｉＷ、又はＡｌからなるモニタ層６０が残っており、第２開口６４の形成が完了してなく、エッチング処理が完了していないと判断できる。第２開口６４内（即ち、マスク層３９の開口内）が金色であれば、モニタ層６０が除去されてＡｕからなるソース配線３６が露出しているため、第２開口６４の形成が完了し、エッチング処理が完了したと判断できる。
透明な半導体層１８及びモニタ層６０に対するエッチング処理が完了したと判断された後、図３（ｄ）のように、第２開口６４内及び基板１０の下面に、スパッタ法を用いて、Ａｕからなるシード層５６を形成する。その後、シード層５６の下面及び側面に電界めっき法を用いてＡｕからなる金属層５８を形成する。これにより、第２開口６４内及び基板１０の下面にソース配線３６に電気的に接続される裏面配線５９が形成される。
実施例２は、ソース配線３６が、モニタ層６０をシード層とした電界めっきによって形成される場合であり、非透明なモニタ層６０（第１の層）上に、モニタ層６０と異なる色を有し、非透明なソース配線３６（第２の層）が設けられている。この場合でも、第２開口６４内（即ち、マスク層３９の開口内）におけるソース配線３６の露出を、ソース配線３６の色が見えることにより確認することで、第２開口６４の形成が完了し、エッチングが完了したかを判断する。これにより、基板１０、透明な半導体層１８、及びモニタ層６０を貫通する第２開口６４の形成が完了し、エッチング処理が完了したかどうかを容易に見極めることができる。また、実施例２では、モニタ層６０がシード層を兼用しているため、モニタ層６０とシード層とを別々に形成する必要がないため、プロセス工程を削減できる。さらに、ウエハ内の各半導体装置に対し、第２開口６４の形成が完了したかどうかを確認することもできる。
実施例２においても、モニタ層６０の厚さは、その色が認識できる程度の厚さであればよく、２ｎｍ以上の場合が好ましく、５ｎｍ以上の場合がより好ましく、１０ｎｍ以上の場合がさらに好ましい。また、モニタ層６０の厚さが厚すぎると、モニタ層６０に対するエッチング処理で発生するエッチング残渣が問題となるため、厚すぎないことが望ましい。したがって、３０ｎｍ以下の場合が好ましく、２５ｎｍ以下の場合がより好ましく、２０ｎｍ以下の場合がさらに好ましい。
実施例３は、モニタ層を、ソースパッド３０が形成される場所とは異なる場所に形成する場合の例である。図４（ａ）から図４（ｄ）は、実施例３に係る半導体装置の製造方法を示す断面図の例である。まず、図４（ａ）に示す半導体装置を準備する。図４（ａ）に示す半導体装置は、比較例の図１（ａ）で説明した製造方法において、ドレイン電極２０上、ソース電極２２上、及びソースパッド３０上の第１保護膜３２を除去して開口を形成するのと同時に、スクライブライン８０よりも外側に位置する第１保護膜３２も除去して開口を形成する。これら開口内及び第１保護膜３２上に、スパッタ法を用いて、Ｔｉ、ＴｉＷ、又はＡｌからなるモニタ層７０を順に形成した後、モニタ層７０上に、電解めっき法を用いて、Ａｕからなる金属層を形成することで得られる。モニタ層７０は、Ｔｉ、ＴｉＷ、又はＡｌからなる金属層であるため、非透明な層である。
これにより、ドレイン電極２０上では、モニタ層７０の上面に接して、Ａｕからなるドレイン配線３４が形成される。ソース電極２２上及びソースパッド３０上では、モニタ層７０の上面に接して、Ａｕからなるソース配線３６が形成される。スクライブライン８０よりも外側に位置するモニタ層７０の上面に接して、Ａｕからなるダミー配線７８が形成される。また、ダミー配線７８下におけるモニタ層７０は、透明な半導体層１８の上面に接して形成される。
図４（ｂ）のように、基板１０の下面側に形成した開口を有するマスク層３９をマスクに用い、ソースパッド３０下の基板１０とダミー配線７８下の基板１０とに対して、基板１０の下面側からエッチング処理を施す。これにより、基板１０を貫通する第１開口７２を形成する。エッチング処理は、実施例１で説明した方法と同じ方法を用いることができる。
図４（ｃ）のように、基板１０に対するエッチング処理に続いて、透明な半導体層１８及びモニタ層７０に対してエッチング処理を施す。これにより、ダミー配線７８下の第１開口７２は、基板１０と透明な半導体層１８とモニタ層７０とを貫通する第２開口７４となる。ソースパッド３０下の第１開口７２は、基板１０と透明な半導体層１８とを貫通し、ソースパッド３０の下面が露出する第３開口７６となる。エッチング処理は、実施例１で説明した方法と同じ方法を用いることができる。また、第２開口７４及び第３開口７６の形成が完了し、エッチング処理が完了したかの判断は、実施例１と同様の方法で行なうことができる。つまり、第２開口７４内（即ち、マスク層３９の開口内）が銀色であれば、未だＴｉ、ＴｉＷ、又はＡｌからなるモニタ層７０が残っており、第２開口７４及び第３開口７６の形成が完了していなく、エッチング処理が完了していないと判断できる。第２開口７４内（即ち、マスク層３９の開口内）が金色であれば、モニタ層７０が除去されてＡｕからなるダミー配線７８が露出しているため、第２開口７４及び第３開口７６の形成が完了し、エッチング処理が完了したと判断できる。第２開口７４の形成が完了すると、必然的に、第３開口７６の形成も完了するためである。
透明な半導体層１８及びモニタ層７０に対するエッチング処理が完了したと判断された後、図４（ｄ）のように、第３開口７６内及び基板１０の下面に、スパッタ法を用いて、Ａｕからなるシード層５６を形成する。その後、シード層５６の下面及び側面に電界めっき法を用いてＡｕからなる金属層５８を形成する。これにより、第３開口７６内及び基板１０の下面にソースパッド３０に電気的に接続される裏面配線５９が形成される。また、第２開口７４内にもダミー配線７８に電気的に接続される裏面配線５９が形成される。その後、スクライブライン８０にて、チップを個片化する。これにより、ダミー配線７８が形成された部分は分離される。
実施例３は、非透明なモニタ層７０（第１の層）と、モニタ層７０と異なる色を有し、非透明なダミー配線７８（第２の層）とを、ソースパッド３０が形成される場所とは異なる場所に形成する場合の例である。この場合でも、第２開口７４内（即ち、マスク層３９の開口内）におけるダミー配線７８の露出を、ダミー配線７８の色が見えることにより確認することで、第２開口７４の形成が完了し、エッチングが完了したかを判断する。これにより、基板１０、透明な半導体層１８、及びモニタ層７０を貫通する第２開口７４と基板１０及び透明な半導体層１８を貫通する第３開口７６との形成が完了し、エッチング処理が完了したかどうかを容易に見極めることができる。
モニタ層７０（第１の層）とダミー配線７８（第２の層）とを、ソースパッド３０が形成される場所とは異なる場所に形成することで、ソースパッド３０と透明な半導体層１８との間に余分な層を挿入せずに済む。このため、電気的特性への影響が抑えられる。
実施例３においても、モニタ層７０の厚さは、その色が認識できる程度の厚さであればよく、２ｎｍ以上の場合が好ましく、５ｎｍ以上の場合がより好ましく、１０ｎｍ以上の場合がさらに好ましい。また、モニタ層７０の厚さが厚すぎると、第３開口７６においてＮｉ層２４がエッチングされることで発生するエッチング残渣が問題となるため、厚すぎないことが望ましい。したがって、３０ｎｍ以下の場合が好ましく、２５ｎｍ以下の場合がより好ましく、２０ｎｍ以下の場合がさらに好ましい。
実施例１から３では、第２開口５４、６４、７４内の色が、金色か又は銀色かによって、第２開口の形成が完了し、エッチング処理が完了したかどうかを見極める場合を例に説明したが、この場合に限られる訳ではない。開口の形成が完了し、エッチング処理が完了したかどうかを見極める際の開口内の色に、その他の色を用いてもよい。また、色の明度や彩度を利用して、開口の形成が完了し、エッチング処理が完了したかどうかを見極めてもよい。即ち、開口の形成が完了し、エッチング処理が完了したかどうかを見極める際の開口内の色として、色の三属性のいずれかを利用することができる。したがって、モニタ層（第１の層）とその上に形成される第２の層とは、互いに色の三属性のいずれかが異なるものを用いることができる。特に、実施例１から３のように、開口内の色相によって開口の形成が完了し、エッチング処理が完了したかを判断することで、開口の形成が完了したかどうかをより確実に見極めることができる。したがって、モニタ層（第１の層）とその上に形成される第２の層とは、互いに色相が異なることが好ましい。
実施例１から３では、透明な半導体層１８とモニタ層５０、６０、７０とに対して同じエッチングガス（塩素系ガス）を用いてエッチング処理を施すことで第２開口５４、６４、７４を形成している。このように、モニタ層５０、６０、７０は、透明な半導体層１８に対するエッチング処理で用いられるエッチングガス（塩素系ガス）によってエッチングされることが望ましい。これにより、エッチングガスを変えることなく、モニタ層５０、６０、７０が透明な半導体層１８に続いて連続して除去されるため、第２開口５４、６４、７４内の色によって第２開口５４、６４、７４の形成が完了したかの判断を容易に行うことができる。なお、塩素系ガスによってエッチングされ易い材料として、塩化物となった場合に沸点の低い材料が挙げられ、例えばＡｌ、Ａｓ、Ａｕ、Ｃ、Ｆｅ、Ｇａ、Ｇｅ、Ｈｇ、Ｍｏ、Ｎｂ、Ｐ、Ｐｔ、Ｓｉ、Ｔａ、Ｔｉ、及びＷの単体若しくはこれらの合金又は化合物が挙げられる。したがって、モニタ層５０、６０、７０には、これらの材料の中から、モニタ層５０、６０、７０上の第２の層と異なる色を有する材料を選ぶことが好ましい。例えば、実施例１のように、モニタ層５０上の第２の層がＮｉからなる場合には、モニタ層５０はＡｕからなる場合や、その他に、Ｖ又はＴａからなる場合が好ましい。実施例２及び３のように、モニタ層６０、７０上の第２の層がＡｕからなる場合には、モニタ層６０、７０はＴｉ、ＴｉＷ、及びＡｌの何れかからなる場合の他に、Ｗ、Ｍｏ、Ｎｂ、Ｐｔ、Ｔａ、及びＶの何れかからなる場合が好ましい。
モニタ層５０、６０、７０は、金属からなる場合でも、非金属からなる場合でもよいが、実施例１及び２の構造の場合では、金属からなる場合が好ましい。これは、透明な半導体層１８及びモニタ層５０、６０に対するエッチング処理において、モニタ層５０、６０が薄く残存してしまった場合でも、その後に形成する裏面配線５９をソース配線３６に電気的に接続させることができるためである。
実施例１から３において、基板１０は、透明な基板であっても、非透明な基板であってもよい。したがって、基板１０は、ＳｉＣ基板以外の他の基板の場合でもよく、例えばＧａＮ基板、Ｓｉ基板、ＧａＡｓ基板、又はサファイア基板の場合でもよい。また、透明な半導体層１８は、ＧａＮ及びＡｌＧａＮ以外の窒化物半導体からなる場合でもよい。窒化物半導体は、ＧａＮ、ＡｌＧａＮの他に、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等が挙げられる。
実施例１から３では、ＨＥＭＴの場合を例に説明したが、その他のＦＥＴ（Field Effect Transistor）の場合でもよく、例えばＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）の場合でもよい。また、ＦＥＴ以外の半導体装置の場合でもよい。
また、実施例１から３では、基板上に透明な半導体が設けられている場合を例に説明したが、透明な半導体自体が基板としての機能を有する場合でもよい。透明な半導体は、窒化物半導体からなる場合の他にも、可視光に対して透明な半導体を用いることができ、例えば炭化ケイ素（ＳｉＣ）からなる場合でもよい。また、モニタ層（第１の層）上に形成される第２の層は、金属からなる場合に限らず、非金属からなる場合でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 基板
１２ チャネル層
１４ 電子供給層
１６ キャップ層
１８ 透明な半導体層
２０ ドレイン電極
２２ ソース電極
２４ Ｎｉ層
２６ Ａｕ層
２８ ゲート電極
３０ ソースパッド
３２ 第１保護膜
３４ ドレイン配線
３６ ソース配線
３８ 第２保護膜
３９ マスク層
５０、６０、７０ モニタ層
５２、６２、７２ 第１開口
５４、６４、７４ 第２開口
５６ シード層
５８ 金属層
５９ 裏面配線
７６ 第３開口
７８ ダミー配線
８０ スクライブライン

Claims (7)

  1. 基板の第１主面側に設けられた窒化物半導体層上に、Ａｕ、Ｖ、及びＴａの何れかからなる第１の層とＮｉからなる第２の層、又は、Ｔｉ、ＴｉＷ、Ａｌ、Ｗ、Ｍｏ、Ｎｂ、Ｐｔ、Ｔａ、及びＶの何れかからなる第１の層とＡｕからなる第２の層をこの順に形成する工程と、
    前記基板の第２主面側に開口を有する選択エッチングのためのマスクを形成する工程と、
    前記基板の第２主面側から、前記マスクの開口内に露出した前記基板および前記窒化物半導体層をエッチングする工程と、
    前記マスクの開口内における前記第２の層の露出を確認することにより、エッチングの完了を判定する工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記第１の層の膜厚は、２ｎｍ以上３０ｎｍ以下であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記エッチングの完了を判定する工程は、可視光によってなすことを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記エッチングの完了を判定する工程において、前記マスクの開口内に前記第１の層が確認された場合には、前記エッチングを再度実施することを特徴とする請求項１から３のいずれか一項記載の半導体装置の製造方法。
  5. 前記エッチングの完了が判断された後、前記基板の第２主面側に前記第２の層に電気的に接続される金属層を形成する工程を有することを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
  6. 前記窒化物半導体層には半導体デバイスが形成され、前記第２の層に電気的に接続される前記金属層を介して、前記基板の第２主面側に電極が引き出されてなることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記第２の層は、前記第１の層をシード層としためっき法によって形成されることを特徴とする請求項１から６のいずれか一項記載の半導体装置の製造方法。
JP2012103529A 2012-04-27 2012-04-27 半導体装置の製造方法 Active JP5970736B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012103529A JP5970736B2 (ja) 2012-04-27 2012-04-27 半導体装置の製造方法
US13/872,347 US20130288401A1 (en) 2012-04-27 2013-04-29 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012103529A JP5970736B2 (ja) 2012-04-27 2012-04-27 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2013232513A true JP2013232513A (ja) 2013-11-14
JP2013232513A5 JP2013232513A5 (ja) 2015-05-07
JP5970736B2 JP5970736B2 (ja) 2016-08-17

Family

ID=49477657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012103529A Active JP5970736B2 (ja) 2012-04-27 2012-04-27 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20130288401A1 (ja)
JP (1) JP5970736B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243173A (ja) * 2012-05-17 2013-12-05 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2016046306A (ja) * 2014-08-20 2016-04-04 株式会社東芝 半導体装置および半導体装置の製造方法
JP2020136459A (ja) * 2019-02-19 2020-08-31 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
WO2021182524A1 (ja) * 2020-03-12 2021-09-16 住友電工デバイス・イノベーション株式会社 半導体デバイス及び半導体デバイスを製造する方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101723780B1 (ko) * 2013-12-20 2017-04-05 엔지케이 인슐레이터 엘티디 질화갈륨층을 포함하는 기판 및 그 제조 방법
US9779988B2 (en) * 2013-12-20 2017-10-03 Nxp Usa, Inc. Semiconductor devices with inner via
CN110036485B (zh) * 2016-12-06 2024-02-27 克罗米斯有限公司 具有集成型钳位二极管的横向高电子迁移率的晶体管
CN107068611A (zh) * 2016-12-23 2017-08-18 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法
CN107980171B (zh) * 2016-12-23 2022-06-24 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法
DE102017103111A1 (de) * 2017-02-16 2018-08-16 Semikron Elektronik Gmbh & Co. Kg Halbleiterdiode und elektronische Schaltungsanordnung hiermit
US10224285B2 (en) * 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
CN109671774B (zh) * 2017-10-16 2020-08-21 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN111656498B (zh) * 2018-02-01 2024-01-16 三菱电机株式会社 半导体装置及其制造方法
GB2593864B (en) * 2020-02-28 2023-01-04 X Fab France Sas Improved transfer printing for RF applications
US11270928B2 (en) * 2020-04-02 2022-03-08 Macom Technology Solutions Holdings, Inc. Unibody lateral via
US11437301B2 (en) * 2020-10-15 2022-09-06 Nxp Usa, Inc. Device with an etch stop layer and method therefor
US20220392856A1 (en) * 2021-06-03 2022-12-08 Nxp Usa, Inc. Wafer with semiconductor devices and integrated electrostatic discharge protection

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738172A (ja) * 1993-06-28 1995-02-07 Nec Corp 磁気抵抗素子
US5406122A (en) * 1993-10-27 1995-04-11 Hughes Aircraft Company Microelectronic circuit structure including conductor bridges encapsulated in inorganic dielectric passivation layer
JP2006128637A (ja) * 2004-09-29 2006-05-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007281497A (ja) * 2007-05-21 2007-10-25 Sanken Electric Co Ltd 半導体装置の製造方法
JP2011108813A (ja) * 2009-11-17 2011-06-02 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7892974B2 (en) * 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
EP2107611A1 (en) * 2008-03-31 2009-10-07 Kabushiki Kaisha Toshiba Field effect transistor with Ti adhesion layer under the gate electrode
WO2012014675A1 (ja) * 2010-07-29 2012-02-02 日本碍子株式会社 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
US8519548B2 (en) * 2010-11-19 2013-08-27 Electronics And Telecommunications Research Institute Wafer level packaged GaN power device and the manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738172A (ja) * 1993-06-28 1995-02-07 Nec Corp 磁気抵抗素子
US5406122A (en) * 1993-10-27 1995-04-11 Hughes Aircraft Company Microelectronic circuit structure including conductor bridges encapsulated in inorganic dielectric passivation layer
JP2006128637A (ja) * 2004-09-29 2006-05-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007281497A (ja) * 2007-05-21 2007-10-25 Sanken Electric Co Ltd 半導体装置の製造方法
JP2011108813A (ja) * 2009-11-17 2011-06-02 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243173A (ja) * 2012-05-17 2013-12-05 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2016046306A (ja) * 2014-08-20 2016-04-04 株式会社東芝 半導体装置および半導体装置の製造方法
US9991349B2 (en) 2014-08-20 2018-06-05 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
JP2020136459A (ja) * 2019-02-19 2020-08-31 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
JP7215800B2 (ja) 2019-02-19 2023-01-31 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
WO2021182524A1 (ja) * 2020-03-12 2021-09-16 住友電工デバイス・イノベーション株式会社 半導体デバイス及び半導体デバイスを製造する方法

Also Published As

Publication number Publication date
JP5970736B2 (ja) 2016-08-17
US20130288401A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
JP5970736B2 (ja) 半導体装置の製造方法
CN106486543B (zh) 半导体器件及其制造方法
JP2008078486A (ja) 半導体素子
US8586996B2 (en) Semiconductor device and method of manufacturing the same
US20240128353A1 (en) High electron mobility transistor and method for fabricating the same
JP2020017647A (ja) 半導体装置の製造方法
JP2008306026A (ja) 半導体装置の製造方法
JP6171250B2 (ja) 半導体装置
JP6631782B2 (ja) 半導体装置の製造方法
US9640429B2 (en) Method of fabricating semiconductor device
JP6874928B2 (ja) 半導体装置
TWI801671B (zh) 高電子遷移率電晶體及其製作方法
US11171005B2 (en) Semiconductor device manufacturing method
KR100942713B1 (ko) 질화물계 발광소자 및 그 제조방법
CN112928161A (zh) 高电子迁移率晶体管及其制作方法
JP6029060B2 (ja) 半導体装置
JP6052977B2 (ja) 半導体装置およびその製造方法
JP6048732B2 (ja) 半導体装置およびその製造方法
JP7459973B2 (ja) 半導体装置及びその製造方法
US20230103850A1 (en) Method of manufacturing semiconductor device
US20240047554A1 (en) Semiconductor device and manufacturing method thereof
JP2021068772A (ja) 半導体装置及び半導体装置の製造方法
TW202332051A (zh) 高電子遷移率電晶體及其製作方法
KR20220068885A (ko) 전력 반도체 소자
TWM623644U (zh) 半導體裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160624

R150 Certificate of patent or registration of utility model

Ref document number: 5970736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250