CN102683274A - 应用于铜互连的空气间隔工艺 - Google Patents

应用于铜互连的空气间隔工艺 Download PDF

Info

Publication number
CN102683274A
CN102683274A CN2012101831893A CN201210183189A CN102683274A CN 102683274 A CN102683274 A CN 102683274A CN 2012101831893 A CN2012101831893 A CN 2012101831893A CN 201210183189 A CN201210183189 A CN 201210183189A CN 102683274 A CN102683274 A CN 102683274A
Authority
CN
China
Prior art keywords
copper
sacrifice layer
layer
connection
technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101831893A
Other languages
English (en)
Other versions
CN102683274B (zh
Inventor
袁超
康晓旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201210183189.3A priority Critical patent/CN102683274B/zh
Publication of CN102683274A publication Critical patent/CN102683274A/zh
Application granted granted Critical
Publication of CN102683274B publication Critical patent/CN102683274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种应用于铜互连的Air-Gap工艺，包括：通过对牺牲层图形化，形成顶部大底部小的图形，并在图形内填充第一介质层；在第一介质层内形成沟槽或沟槽加通孔结构并填充金属铜和平坦化工艺；去除所述牺牲层；在衬底、第一介质层以及金属铜上沉积第二介质层，形成空气间隔。由于形成的顶部大底部小的图形，使得牺牲层顶部第一介质层之间形成了释放口，从而使得牺牲层去除之后很容易通过第二介质层沉积形成空气间隔，并保证了后续工艺中空气间隔封口的完整性；此外，本发明首先往沟槽内填充金属，然后在衬底上沉积第二介质层并形成空气间隔，解决了金属堆积在线条空旷区后不易去除引起的金属残留问题。

Description

应用于铜互连的空气间隔工艺
技术领域
本发明涉及集成电路制造领域，特别涉及一种应用于铜互连的空气间隔工艺。
背景技术
集成电路（Integrated Circuit，IC）按照摩尔定律不断进行微缩，集成度越来越高，同时对器件的各种性能提出了越来越高的要求，其中后段制程（BEOL，Back End ofLine）引入的电阻-电容延迟（RC Delay）成为越来越不可忽略的重要因素。电阻-电容时间延迟（τ）与金属连线的电阻及填充介质与金属之间的寄生电容成正比：
τ∝RCint tot＝R(CIMD+CILD)    公式（1）
公式（1）中R为金属连线的电阻，CIMD和CILD分别为金属连线之间的电容和金属层间电容，下标IMD为金属连线之间介质（Inter Metal Dielectric）、ILD为金属层间介质（Inter Layer Dielectric）。
由于电阻正比于金属电阻率，而电容正比于介电常数。因此，在现有的后段制程中：一方面可以引入低电阻率的铜替代传统的铝进行布线，另一方面就是采用低介电常数的低k材料做为填充介质，从而进一步降低RC Delay，此外，由公式（2）和公式（3）可知，通过采用low-k材料降低互连电容还可以降低功耗（P）和导线间的交叉耦合噪音（Xtalk）：
P∝Cint totV2 f        公式（2）
Xtalk∝CIMD/Cint tot    公式（3）
相较于介电常数为3.9的传统介质SiO2，低k材料经过近几年的发展，介电常数已经可以做到接近于2.0。低k材料通常是通过提高气孔率的方式来降低介电常数，理论上仍然无法达到空气的介电常数的水平。使用空气作为互连介质即Air Gap（空气间隙）方式成为CMOS集成电路的最理想选择，有关Air Gap的研究也一直持续了很多年。Air Gap相对其它介质填充方式具有更小的弹性模量，特别是在高深宽比的应用中，因而能够降低电迁移过程中的应力，提高器件寿命。除了对RC Delay的贡献，研究表明，使用Air Gap能提高电迁移寿命和击穿电压，从而提高器件的可靠性。
现有技术中采用的Air Gap工艺中，金属平坦化步骤在形成Air Gap步骤之前，导致金属堆积在线条空旷区后，利用化学机械研磨（CMP）不容易完全去除，从而引起金属残留，给生产工艺带来麻烦。
发明内容
本发明提供一种应用于铜互连的Air-Gap工艺，解决了工艺中金属不易去除而导致的金属残留问题，具有实现简单、与现有CMOS工艺兼容等特点。
为解决上述技术问题，本发明提供一种应用于铜互连的Air-Gap工艺，包括：提供衬底，所述衬底中设有待引线器件；在所述衬底表面形成一牺牲层；图形化所述待引线器件上的牺牲层，形成顶部大底部小的图形；在所述图形内填充第一介质层；在所述第一介质层内形成沟槽并填充金属铜，或者使用大马士革工艺在所述第一介质层内形成沟槽加通孔并填充金属铜；去除所述牺牲层；在所述衬底、第一介质层以及金属铜上沉积第二介质层以形成空气间隔。
作为优选，所述牺牲层为PECVD方法沉积的SiO2或Si3N4材料。
作为优选，去除所述牺牲层的方法为：采用含HF的溶液或携带HF的气体去除所述SiO2，或是采用热H3PO4溶液去除所述Si3N4。
作为优选，所述牺牲层为PECVD方法沉积的非晶硅薄膜材料。
作为优选，所述牺牲层为旋转涂覆法沉积的可挥发有机材料。
作为优选，所述牺牲层为旋转涂覆法沉积的聚酰亚胺材料。
作为优选，图形化所述待引线器件上的牺牲层，形成顶部大底部小的图形步骤中：采用将光线聚焦在所述聚酰亚胺材料底部的过曝光工艺，形成顶部大底部小的倒梯形结构的图形。
作为优选，所述图形化所述待引线器件上的牺牲层，形成顶部大底部小的图形的步骤包括：在所述牺牲层表面上层涂覆一光刻胶层；对所述光刻胶层进行过曝光处理，形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，对所述待引线器件上层的牺牲层进行蚀刻，形成顶部大底部小的图形。
作为优选，对所述待引线器件上层的牺牲层进行蚀刻，形成顶部大底部小的图形步骤，具体为：对所述待引线器件上层的牺牲层进行各向同性刻蚀，形成顶部大底部小的凹面结构的图形。
作为优选，对所述待引线器件上层的牺牲层进行蚀刻，形成顶部大底部小的图形步骤，具体为：通过形貌倾斜的干法刻蚀工艺刻蚀所述待引线器件上层的牺牲层，从而形成顶部大底部小的倒梯形结构的图形。
作为优选，所述形貌倾斜的干法刻蚀工艺刻蚀所述待引线器件上层的牺牲层，形成的所述图形的倾斜角为30度~80度。
作为优选，对所述待引线器件上层的牺牲层进行蚀刻，形成顶部大底部小的图形步骤，具体为：对所述待引线器件上层的牺牲层进行各向同性刻蚀，形成顶部图形；采用各向异性刻蚀工艺继续刻蚀所述顶部图形至所述牺牲层底部，形成顶部为凹面底部为直形的碗口型结构的图形。
作为优选，对所述待引线器件上层的牺牲层进行蚀刻，形成顶部大底部小的图形步骤，具体为：采用形貌倾斜的干法刻蚀工艺对所述待引线器件上层的牺牲层进行刻蚀，形成倒梯形的顶部图形，所述顶部图形的倾斜角为30度~80度；采用各向异性的基准干法刻蚀工艺继续刻蚀所述顶部图形至所述牺牲层底部，形成顶部为倒梯形底部为直形的结构的图形。
作为优选，对所述待引线器件上层的牺牲层进行蚀刻，形成顶部大底部小的图形步骤，具体为：对所述待引线器件上层的牺牲层进行各向异性基准工艺刻蚀，形成顶部图形，所述顶部图形为直形；采用光刻胶的修剪工艺，使得所述光刻胶在垂直和水平方向收缩；采用形貌倾斜的干法刻蚀工艺继续刻蚀所述顶部图形至所述牺牲层底部，形成顶部为倒梯形底部为直形的结构的图形。
作为优选，所述光刻胶的修剪工艺在干法去胶设备中进行。
作为优选，所述光刻胶的修剪工艺具体步骤为，使用含有氧气的气体在等离子体环境中与所述光刻胶发生反应，使得所述光刻胶在垂直和水平方向收缩。
作为优选，在所述第一介质层内形成沟槽或沟槽加通孔并填充金属铜步骤，具体为：采用铜镶嵌的单大马士革工艺在所述第一介质层内形成沟槽并填充金属铜；或采用铜镶嵌的双大马士革工艺在所述第一介质层内形成沟槽加通孔并填充金属铜。
作为优选，去除所述牺牲层的方法为湿法腐蚀法。
作为优选，去除所述牺牲层的方法为热分解方法。
作为优选，去除所述牺牲层的方法为气相腐蚀方法。
作为优选，去除所述牺牲层的方法为离子体增强的干法刻蚀方法。
作为优选，所述第一介质层为SiO2或低k材料。
作为优选，所述第二介质层为SiO2或低k材料。
作为优选，填充金属铜步骤之后，还包括：采用化学机械研磨工艺法去除所述牺牲层以及所述第一介质层上层表面多余的金属铜，使所述牺牲层、第一介质层以及金属铜的上层表面处于同一水平面，并在牺牲层顶部的两相邻所述第一介质层之间形成一释放口。
与现有技术相比，本发明应用于铜互连的Air-Gap工艺中对所述待引线器件上层的牺牲层图形化，形成顶部大底部小的图形，使得牺牲层顶部第一介质层之间形成了释放口，使得牺牲层去除之后很容易通过第二介质层沉积形成空气间隔，并保证了后续工艺中空气间隔封口的完整性；此外，本发明首先往所述沟槽内填充金属，然后在所述衬底上沉积第二介质层并形成空气间隔，解决了金属堆积线条空旷区后不易去除引起的金属残留问题。
附图说明
图1A~1I为本发明具体实施例一中各工艺完成后器件剖视图；
图2A~2I为本发明具体实施例二中各工艺完成后器件剖视图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
请参照图1A~1I，本实施例通过铜镶嵌的单大马士革工艺完成沟槽以及金属铜的填充工艺，然后通过释放牺牲层和沉积介质层工艺形成Air Gap。本实施例可用于金属前介质（PMD，Pre-Metal Dielectric）中Air Gap的实现，也可用于单大马士革工艺制作金属层或通孔时IMD或ILD的Air Gap实现。
请参照图1A，首先，提供衬底101，所述衬底101为硅衬底，所述衬底101已完成前道工艺，衬底101中形成有金属互连层102、各金属互连层102之间设有待引线器件103，用于后续的金属互连，本实施例中的待引线器件103为金属硅化物或前层金属。
请参照图1B，在所述衬底101上形成一牺牲层104，所述牺牲层104为SiO2、Si3N4、非晶硅材料、可挥发有机材料或具有光敏感特性的Polymide（聚酰亚胺）材料；其中SiO2、Si3N4以及非晶硅材料通过PECVD(等离子体增强化学气相沉积法)沉积形成，可挥发有机材料或光敏感的Polymide（聚酰亚胺）材料通过旋转涂覆法沉积。
请参照图1C~1D，图形化所述待引线器件103上层的牺牲层104，形成顶部大底部小的图形107，具体包括：
首先，请参照图1C，在所述牺牲层104表面上层涂覆一光刻胶层106；然后，利用掩膜板105，对目标区域（与掩膜板105对应的牺牲层104区域）进行曝光，形成图形化的光刻胶层16，较佳的，所述掩膜板105与牺牲层104不直接接触，牺牲层104的实际曝光区域大于目标区域，即进行过曝光。
需要说明的是，确定光刻条件之前，通常要进行FEM（Focus Energy Matrix焦距能量矩阵）实验，使用一系列的焦深和能量条件对器件上的不同位置进行曝光，通过测量曝光之后的CD（临界尺寸Critical Dimension）或观察光刻胶的形貌，从而选择最符合要求的光刻条件作为光刻基准工艺。当使用曝光能量超过基准条件时，将使得光刻之后的CD变小（暴露区变大），造成过曝光，使得实际曝光区域大于目标区域。此外，还可以通过修剪（Trim）工艺来减小光刻CD，即在刻蚀之前用使用含有氧气的气体在等离子体环境中与光刻胶发生反应，使光刻胶在垂直方向和水平方向均有一定程度的收缩。
接着，以所述图形化的光刻胶层106为掩膜，对所述待引线器件103上层的牺牲层104进行蚀刻，形成底部大顶部小的图形107，具体为：
请参照图1D，移除掩膜板105并以图形化的光刻胶层16为掩膜，刻蚀牺牲层104并形成顶部图形107’；
然后，请参照图1E，继续刻蚀牺牲层104直至贯穿所述牺牲层104，形成顶部大底部小的图形107，本发明优选顶部为凹面底部为直形沟槽的碗口型结构的图形107，即形成最终的图形107。
需要说明的是，由于刻蚀工艺中不同组分的刻蚀气体会获得不同的刻蚀形貌，因此，可以选择多种不同工艺对牺牲层104进行刻蚀，例如：
采用将光线聚焦在所述聚酰亚胺材料也就是牺牲层104底部的过曝光工艺，形成顶部大底部小的倒梯形结构的图形107；
或者在过曝光后，对所述待引线器件103上层的牺牲层104进行各向同性刻蚀，形成顶部大底部小的凹面结构的图形107。
或者在过曝光后，通过形貌倾斜的干法刻蚀工艺刻蚀所述待引线器件103上层的牺牲层104，从而形成顶部大底部小的倒梯形结构的图形107，其中，形成的所述图形的倾斜角为30度~80度。。
或者在过曝光后，对所述待引线器件103上层的牺牲层104进行各向同性刻蚀，形成顶部大底部小的凹面结构的图形107；
或者在过曝光后，对所述待引线器件103上层的牺牲层104进行各向同性刻蚀，形成顶部图形107’；采用各向异性刻蚀工艺刻蚀所述顶部图形107’，形成顶部为凹面底部为直形的碗口型结构的图形107；
或者在过曝光后，采用所述形貌倾斜的干法刻蚀工艺对所述待引线器件103上层的牺牲层104进行刻蚀，形成倒梯形的顶部图形107’，所述顶部图形的倾斜角为30度~80度；采用各向异性的基准干法刻蚀工艺继续刻蚀所述顶部图形107’，形成顶部为倒梯形底部为直形的结构的图形107；
或者在过曝光后，对所述待引线器件103上层的牺牲层104进行各向异性基准工艺刻蚀，形成顶部图形107’，所述顶部图形107’为直形；采用光刻胶的修剪工艺，使得光刻胶在水平和垂直方向收缩；继续采用所述形貌倾斜的干法刻蚀工艺刻蚀所述顶部图形107’，形成顶部为倒梯形底部为直形的结构的图形107。需要说明的是，所述光刻胶的修剪工艺在干法刻蚀或干法去胶设备中进行，使用含有氧气的气体在等离子体环境中，与光刻胶发生反应，使得光刻胶在高度与宽度方向均有一定的收缩，使得顶部图形107’增大。
接下来，请参照图1F，在所述图形107内填充第一介质层108；具体为：采用PECVD法或者旋转涂覆法在图形107内沉积第一介质层108直至所述第一介质层108将图形107完全填满；此时，牺牲层104表面覆盖有多余的第一介质层108，可利用化学机械研磨去除牺牲层104表面多余第一介质层108，使得所述第一介质层108与所述牺牲层104表面处于同一水平面。较佳的，所述第一介质层108为SiO2（二氧化硅）或低k材料。
请参照图1G~1H，在所述第一介质层108内形成沟槽并填充金属铜109，本实施例中采用铜镶嵌的单大马士革工艺，具体过程包括：
请参照图1G，刻蚀所述第一介质层108，形成沟槽，所述沟槽用于后续填充金属，沟槽需确保后续填充其中的金属与待引线器件的接触，因此，第一介质层108的刻蚀停止至显露出待引线器件103的表面；
请参照图1H，往所述沟槽内填充金属铜109。本实施例中采用电镀工艺（ECP）沉积金属铜109，然后CMP（化学机械研磨）去除牺牲层104以及第一介质层108上层表面多余的金属铜109，使得牺牲层104、第一介质层108以及金属铜109的上层表面处于同一水平面，并在牺牲层104顶部的两第一介质层108之间形成有释放口112；较佳的，在填充金属铜109之前，采用PVD（物理气相沉积法）工艺沉积阻挡层和籽晶层，所述阻挡层起隔离、阻挡的作用，以抑制金属铜109的扩散；所述籽晶层采用氮化钽或钽晶体，用于控制晶向，确保金属铜109沿预定晶向方向生长。
接着，请参照图1I，去除牺牲层104，可以采用释放工艺，如湿法、气相腐蚀法、热分解法或者离子体增强的干法刻蚀方法，本实施例中，采用含HF的溶液或携带HF的气体去除SiO2，或者采用热H3PO4溶液去除Si3N4。此外，也可以采用干法刻蚀工艺去除所述牺牲层104.
接着，请参照图1J，在所述衬底101、第一介质层108以及金属铜109表面沉积第二介质层110，在所述衬底101与第一介质层108之间形成空气间隔111。较佳的，所述第二介质层110采用PECVD法沉积；作为优选，所述第二介质层110为SiO2（二氧化硅）或低k材料，可以跟第一介质层108采用相同材料，也可以采用不同材料。
实施例二
与实施例一不同之处在于，本实施例中通过铜镶嵌的双大马士革工艺形成沟槽并填充金属，接着释放牺牲层并沉积介质层形成Air Gap。本实施例可用于双大马士革工艺中的Air Gap实现，下面结合图2A~2L对本实施例进行详细描述。
请参照图2A，首先，提供衬底201，所述衬底201中形成有金属互连层202、各金属互连层202之间设有待引线器件203，在所述衬底表面形成一牺牲层204；图形化所述待引线器件202上的牺牲层204，形成顶部大底部小的图形205，本实施中的上述步骤采用与实施例一相同的工艺条件，在此不予赘述。
请参照图2B，往所述图形205内填充第一介质层206；具体为：采用PECVD法或者旋转涂覆法在图形205内沉积第一介质层206直至所述第一介质层206将图形205完全填满；此时，牺牲层204表面覆盖有多余的第一介质层206，化学机械研磨去除牺牲层204表面多余第一介质层206，使得所述第一介质层206与所述牺牲层204表面处于同一水平面。进一步的，所述第一介质层206为SiO2（二氧化硅）或低k材料。
请参照图2C~2F，使用大马士革工艺在所述第一介质层206内形成沟槽加通孔207，并填充金属铜211，本实施例中采用双大马士革工艺，具体包括：
请参考图2C，刻蚀所述第一介质层206，形成沟槽207’，所述沟槽207’用于后续填充金属，沟槽207’需确保后续填充的金属与待引线器件203的接触，因此，第一介质层206的刻蚀停止至显露出待引线器件203的表面；进一步的，采用光刻刻蚀工艺刻蚀所述第一介质层206；
请参考图2D，在所述沟槽207’、第一介质层206以及牺牲层204表面形成Barc（抗反射涂层）有机材料208；
请参考图2E，在所述Barc有机材料208表面涂覆光刻胶209；
请参照图2F，通过光刻工艺曝光出图形，也就是说，将所述沟槽207’曝光为沟槽加通孔207，去除Barc有机材料208和光刻胶209；
请参考图2G，往所述沟槽加通孔207内填充金属铜211，本实施例中采用电镀工艺（ECP）沉积金属铜210，然后CMP（化学机械研磨）去除牺牲层204以及第一介质层206上层表面多余的金属铜210，使得牺牲层204、第一介质层206以及金属铜210的上层表面处于同一水平面，并在所述牺牲层204顶部的两第一介质层206之间形成有释放口213。较佳的，在填充金属铜210之前，采用PVD（物理气相沉积法）工艺沉积阻挡层和籽晶层，所述阻挡层起隔离，阻挡的作用，以抑制金属铜210的扩散；所述籽晶层采用氮化钽或钽晶体，用于控制晶向，确保金属铜210沿预定晶向方向生长。
请参考图2H~2I，释放工艺去除所述牺牲层204，释放工艺为湿法、气相腐蚀法、热分解法或离子体增强的干法刻蚀方法，本实施例中，采用含HF的溶液或携带HF的气体去除SiO2，或者采用热H3PO4溶液去除Si3N4；
接着，在所述衬底201、第一介质层206以及金属铜210表面沉积第二介质层211，形成空气间隔212。较佳的，所述第二介质层212采用PECVD法沉积；作为优选，所述第二介质层212为SiO2（二氧化硅）或低k材料，可以跟第一介质层206采用相同材料，也可以采用不同材料。
综上所述，与现有技术相比，本发明应用于铜互连的Air-Gap工艺中对所述待引线器件上层的牺牲层图形化，形成顶部大底部小的图形，使得牺牲层顶部第一介质层之间形成了释放口，使得牺牲层去除之后很容易通过第二介质层沉积形成空气间隔，并保证了后续工艺中空气间隔封口的完整性；此外，本发明首先往所述沟槽内填充金属，然后在所述衬底上沉积第二介质层并形成空气间隔，解决了金属堆积线条空旷区后不易去除引起的金属残留问题。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (24)

1.一种应用于铜互连的空气间隔工艺，其特征在于，包括：
提供衬底，所述衬底中设有待引线器件；
在所述衬底表面形成一牺牲层；
图形化所述待引线器件上的牺牲层，形成顶部大底部小的图形；
在所述图形内填充第一介质层；
在所述第一介质层内形成沟槽或者沟槽加通孔并填充金属铜；
去除所述牺牲层；
在所述衬底、第一介质层以及金属铜上沉积第二介质层以形成空气间隔。
2.如权利要求1所述的应用于铜互连的空气间隔工艺，其特征在于，所述牺牲层为PECVD方法沉积的SiO2或Si3N4材料。
3.如权利要求2所述的应用于铜互连的空气间隔工艺，其特征在于，去除所述牺牲层的方法为：采用含HF的溶液或携带HF的气体去除所述SiO2，或是采用热H3PO4溶液去除所述Si3N4。
4.如权利要求1所述的应用于铜互连的空气间隔工艺，其特征在于，所述牺牲层为PECVD方法沉积的非晶硅薄膜材料。
5.如权利要求1所述的应用于铜互连的空气间隔工艺，其特征在于，所述牺牲层为旋转涂覆法沉积的可挥发有机材料。
6.如权利要求1所述的应用于铜互连的空气间隔工艺，其特征在于，所述牺牲层为旋转涂覆法沉积的聚酰亚胺材料。
7.如权利要求6所述的应用于铜互连的空气间隔工艺，其特征在于，图形化所述待引线器件上的牺牲层，形成顶部大底部小的图形步骤中：采用将光线聚焦在所述聚酰亚胺材料底部的过曝光工艺，形成顶部大底部小的倒梯形结构的图形。
8.如权利要求1所述的应用于铜互连的空气间隔工艺，其特征在于，所述图形化所述待引线器件上的牺牲层，形成顶部大底部小的图形的步骤包括：
在所述牺牲层表面上层涂覆一光刻胶层；
对所述光刻胶层进行过曝光处理，形成图形化的光刻胶层；
以所述图形化的光刻胶层为掩膜，对所述待引线器件上层的牺牲层进行蚀刻，形成顶部大底部小的图形。
9.如权利要求8所述的应用于铜互连的空气间隔工艺，其特征在于，对所述待引线器件上层的牺牲层进行蚀刻，形成顶部大底部小的图形步骤，具体为：对所述待引线器件上层的牺牲层进行各向同性刻蚀，形成顶部大底部小的凹面结构的图形。
10.如权利要求8所述的应用于铜互连的空气间隔工艺，其特征在于，对所述待引线器件上层的牺牲层进行蚀刻，形成顶部大底部小的图形步骤，具体为：通过形貌倾斜的干法刻蚀工艺刻蚀所述待引线器件上层的牺牲层，从而形成顶部大底部小的倒梯形结构的图形。
11.如权利要求10所述的应用于铜互连的空气间隔工艺，其特征在于，所述形貌倾斜的干法刻蚀工艺刻蚀所述待引线器件上层的牺牲层，形成的所述图形的倾斜角为30度~80度。
12.如权利要求8所述的应用于铜互连的空气间隔工艺，其特征在于，对所述待引线器件上层的牺牲层进行蚀刻，形成顶部大底部小的图形步骤，具体为：
对所述待引线器件上层的牺牲层进行各向同性刻蚀，形成顶部图形；
采用各向异性刻蚀工艺继续刻蚀所述顶部图形至所述牺牲层底部，形成顶部为凹面底部为直形的碗口型结构的图形。
13.如权利要求8所述的应用于铜互连的空气间隔工艺，其特征在于，对所述待引线器件上层的牺牲层进行蚀刻，形成顶部大底部小的图形步骤，具体为：
采用形貌倾斜的干法刻蚀工艺对所述待引线器件上层的牺牲层进行刻蚀，形成倒梯形的顶部图形，所述顶部图形的倾斜角为30度~80度；
采用各向异性的基准干法刻蚀工艺继续刻蚀所述顶部图形至所述牺牲层底部，形成顶部为倒梯形底部为直形的结构的图形。
14.如权利要求8所述的应用于铜互连的空气间隔工艺，其特征在于，对所述待引线器件上层的牺牲层进行蚀刻，形成顶部大底部小的图形步骤，具体为：
对所述待引线器件上层的牺牲层进行各向异性基准工艺刻蚀，形成顶部图形，所述顶部图形为直形；
采用光刻胶的修剪工艺，使得所述光刻胶在垂直和水平方向收缩；
采用形貌倾斜的干法刻蚀工艺继续刻蚀所述顶部图形至所述牺牲层底部，形成顶部为倒梯形底部为直形的结构的图形。
15.如权利要求14所述的应用于铜互连的空气间隔工艺，其特征在于，所述光刻胶的修剪工艺在干法刻蚀或干法去胶设备中进行。
16.如权利要求14所述的应用于铜互连的空气间隔工艺，其特征在于，所述光刻胶的修剪工艺的具体步骤为，使用含有氧气的气体在等离子体环境中与所述光刻胶发生反应，使得所述光刻胶在垂直和水平方向收缩。
17.如权利要求1所述的应用于铜互连的空气间隔工艺，其特征在于，在所述第一介质层内形成沟槽或沟槽加通孔并填充金属铜步骤，具体为：采用铜镶嵌的单大马士革工艺在所述第一介质层内形成沟槽并填充金属铜；或采用铜镶嵌的双大马士革工艺在所述第一介质层内形成沟槽加通孔并填充金属铜。
18.如权利要求1所述的应用于铜互连的空气间隔工艺，其特征在于，去除所述牺牲层的方法为湿法腐蚀法。
19.如权利要求1所述的应用于铜互连的空气间隔工艺，其特征在于，去除所述牺牲层的方法为热分解方法。
20.如权利要求1所述的应用于铜互连的空气间隔工艺，其特征在于，去除所述牺牲层的方法为气相腐蚀方法。
21.如权利要求1所述的应用于铜互连的空气间隔工艺，其特征在于，去除所述牺牲层的方法为离子体增强的干法刻蚀方法。
22.如权利要求1所述的应用于铜互连的空气间隔工艺，其特征在于，所述第一介质层为SiO2或低k材料。
23.如权利要求1所述的应用于铜互连的空气间隔工艺，其特征在于，所述第二介质层为SiO2或低k材料。
24.如权利要求1所述的应用于铜互连的空气间隔工艺，其特征在于，填充金属铜步骤之后，还包括：
采用化学机械研磨工艺法去除所述牺牲层以及所述第一介质层上层表面多余的金属铜，使所述牺牲层、第一介质层以及金属铜的上层表面处于同一水平面，并在牺牲层顶部的两相邻所述第一介质层之间形成一释放口。
CN201210183189.3A 2012-06-05 2012-06-05 应用于铜互连的空气间隔工艺 Active CN102683274B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210183189.3A CN102683274B (zh) 2012-06-05 2012-06-05 应用于铜互连的空气间隔工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210183189.3A CN102683274B (zh) 2012-06-05 2012-06-05 应用于铜互连的空气间隔工艺

Publications (2)

Publication Number Publication Date
CN102683274A true CN102683274A (zh) 2012-09-19
CN102683274B CN102683274B (zh) 2017-04-19

Family

ID=46814988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210183189.3A Active CN102683274B (zh) 2012-06-05 2012-06-05 应用于铜互连的空气间隔工艺

Country Status (1)

Country Link
CN (1) CN102683274B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881643A (zh) * 2012-10-08 2013-01-16 上海集成电路研发中心有限公司 一种含有空气隙的互连结构的制造方法
CN104037118A (zh) * 2013-03-04 2014-09-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN104465506A (zh) * 2014-12-24 2015-03-25 上海集成电路研发中心有限公司 铜互连中空气隙的形成方法
CN104752318A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105329844A (zh) * 2014-07-22 2016-02-17 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
CN106601667A (zh) * 2016-12-20 2017-04-26 上海集成电路研发中心有限公司 一种具有空气隙的金属互连层结构及其制备方法
CN110104609A (zh) * 2019-05-10 2019-08-09 中国科学院微电子研究所 一种微电极及其形成方法
CN110112056A (zh) * 2019-04-25 2019-08-09 中国科学院上海微系统与信息技术研究所 一种集成结构的制备方法以及由此得到的铜互连线与介质材料集成结构
CN112164671A (zh) * 2020-09-10 2021-01-01 上海华虹宏力半导体制造有限公司 层叠孔结构及其制作方法
US10937750B1 (en) 2019-08-14 2021-03-02 Nxp B.V. Low stress pad structure for packaged devices
CN115360165A (zh) * 2022-08-30 2022-11-18 上海华虹宏力半导体制造有限公司 半导体互连结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672241A (en) * 1996-06-12 1997-09-30 Winbond Electronics Corporation Method of forming metal contact holes in semiconductor fabrication
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
US7754601B2 (en) * 2008-06-03 2010-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnect air gap formation process

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881643B (zh) * 2012-10-08 2017-04-19 上海集成电路研发中心有限公司 一种含有空气隙的互连结构的制造方法
CN102881643A (zh) * 2012-10-08 2013-01-16 上海集成电路研发中心有限公司 一种含有空气隙的互连结构的制造方法
CN104037118B (zh) * 2013-03-04 2017-02-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN104037118A (zh) * 2013-03-04 2014-09-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN104752318A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105329844A (zh) * 2014-07-22 2016-02-17 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
CN105329844B (zh) * 2014-07-22 2017-07-14 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
CN104465506A (zh) * 2014-12-24 2015-03-25 上海集成电路研发中心有限公司 铜互连中空气隙的形成方法
CN104465506B (zh) * 2014-12-24 2018-01-26 上海集成电路研发中心有限公司 铜互连中空气隙的形成方法
CN106601667A (zh) * 2016-12-20 2017-04-26 上海集成电路研发中心有限公司 一种具有空气隙的金属互连层结构及其制备方法
CN110112056A (zh) * 2019-04-25 2019-08-09 中国科学院上海微系统与信息技术研究所 一种集成结构的制备方法以及由此得到的铜互连线与介质材料集成结构
CN110104609A (zh) * 2019-05-10 2019-08-09 中国科学院微电子研究所 一种微电极及其形成方法
US10937750B1 (en) 2019-08-14 2021-03-02 Nxp B.V. Low stress pad structure for packaged devices
CN112164671A (zh) * 2020-09-10 2021-01-01 上海华虹宏力半导体制造有限公司 层叠孔结构及其制作方法
CN115360165A (zh) * 2022-08-30 2022-11-18 上海华虹宏力半导体制造有限公司 半导体互连结构及其制造方法

Also Published As

Publication number Publication date
CN102683274B (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
CN102683274A (zh) 应用于铜互连的空气间隔工艺
JP6029802B2 (ja) 集積回路用相互接続構造の製造方法
KR101757520B1 (ko) 집적회로 구조물 및 그 제조방법
TWI559447B (zh) 半導體裝置與其形成方法
KR100640662B1 (ko) 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법
CN100501969C (zh) 形成互连结构和半导体器件的方法
US9165883B2 (en) Interconnection structure for an integrated circuit
US9576894B2 (en) Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same
CN101427361A (zh) 电介质材料中的金属互连
KR100881517B1 (ko) 반도체 소자의 구리배선 형성 방법
US7074716B2 (en) Method of manufacturing a semiconductor device
US9030013B2 (en) Interconnect structures comprising flexible buffer layers
US20150091172A1 (en) Pore sealing techniques for porous low-k dielectric interconnect
TW201813038A (zh) 內犧牲間隔件的互連
CN101043021B (zh) 具有镶嵌形成的配线的半导体器件及其制造方法
US9343435B2 (en) Semiconductor device and related manufacturing method
US6924221B2 (en) Integrated process flow to improve copper filling in a damascene structure
CN104037118B (zh) 一种半导体器件的制备方法
CN103094197B (zh) 互连结构制造方法
TW201916172A (zh) 基本原則區域中完全對準介層窗
CN104576509A (zh) 半导体结构及其形成方法
CN102881643B (zh) 一种含有空气隙的互连结构的制造方法
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
US7662711B2 (en) Method of forming dual damascene pattern
KR100905828B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant