CN102005397B - 提高芯片键合块抗腐蚀性的方法 - Google Patents

提高芯片键合块抗腐蚀性的方法 Download PDF

Info

Publication number
CN102005397B
CN102005397B CN 200910194850 CN200910194850A CN102005397B CN 102005397 B CN102005397 B CN 102005397B CN 200910194850 CN200910194850 CN 200910194850 CN 200910194850 A CN200910194850 A CN 200910194850A CN 102005397 B CN102005397 B CN 102005397B
Authority
CN
China
Prior art keywords
chip bonding
bonding piece
layer
metal
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910194850
Other languages
English (en)
Other versions
CN102005397A (zh
Inventor
潘晶
卑多慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200910194850 priority Critical patent/CN102005397B/zh
Publication of CN102005397A publication Critical patent/CN102005397A/zh
Application granted granted Critical
Publication of CN102005397B publication Critical patent/CN102005397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种提高芯片键合块抗腐蚀性的方法，该方法包括：在芯片键合块形成后，在温度大于270℃的状态下通入氧化性气体，在芯片键合块表层形成金属氧化层。采用本发明的方法，在芯片键合块表面形成一层结构致密的金属氧化层，提高了芯片键合块的抗腐蚀性，且降低了成本，解决了现有技术中晶圆上制作的半导体器件切割过程中电化学反应腐蚀芯片键合块的问题。

Description

提高芯片键合块抗腐蚀性的方法
技术领域
本发明涉及半导体制造技术，特别涉及一种提高芯片键合块抗腐蚀性的方法。
背景技术
在半导体器件封装之前，在水中切割晶圆上制作的多个半导体器件；在半导体器件封装时，该器件表面的多个未被钝化层覆盖的芯片键合块与相应地外部引线键合连接。
图1为现有的具有芯片键合块的半导体器件剖视图。图2为现有的制作半导体器件的芯片键合块的方法流程图。现结合图1及图2，对半导体器件中的芯片键合块的制作方法进行说明，具体如下：
步骤201：刻蚀互连层的顶层介质层形成一开口；
在互连层101的顶层介质层1012表面涂布感光胶；根据已形成的互连层101的顶层金属层1011的位置及与设定的与该金属层1011接触的芯片键合块102的位置，利用曝光显影对互连层101的顶层介质层1012进行刻蚀，形成一开口，该开口用于形成芯片键合块102。互连层101的顶层介质层1012的开口的底部与互连层101的顶层金属层1011接触。
步骤202：在顶层介质层表面和开口内进行金属沉积；
利用溅射的方法在互连层101顶层介质层1012表面形成一层金属沉积层，并在顶层介质层1012的开口内沉积金属；利用化学机械研磨使金属沉积层表面平坦化。为了增加铝的电子迁移性能，在用于溅射沉积的金属铝中增加了少量金属铜，其中，铜的质量分数为0.5％～2％。
步骤203：刻蚀金属沉积层形成芯片键合块及金属引线；
根据设定的芯片键合块102的形状、金属引线103的尺寸和位置，利用曝光显影对金属沉积层进行刻蚀，在互连层101的顶层介质层1012表面形成多条金属引线103及多个与金属引线103连接的芯片键合块102。
步骤204：在金属引线及芯片键合块顶层形成钝化层；
利用化学气相沉积，在金属引线103表面、芯片键合块102表面和未被金属引线102和芯片键合块103覆盖的互连层101顶层介质层1012的表面形成一层钝化层104。
步骤205：刻蚀钝化层露出芯片键合块；
在钝化层104表面涂布感光胶；根据芯片键合块102的位置和形状，利用曝光显影对钝化层104进行刻蚀，仅露出芯片键合块102；然后进行感光胶灰化和湿法清洗，并对清洗后的半导体器件进行烘干。
步骤206：对刻蚀后的器件进行退火处理；
在高温状态下，在退火炉中通入氮气(N2)和/或氢气(H2)作为保护性气体，对刻蚀后的露出芯片键合块102的半导体器件进行退火处理。
退火过程中通入的保护性气体具有一定的惰性，能够避免退火炉中的残留的气体与半导体器件发生其他不必要的化学反应，影响半导体器件的质量。
步骤207：结束。
图3为现有的半导体器件的芯片键合块的剖视图。现结合图3，对现有的半导体器件的芯片键合块的结构进行说明，具体如下：
具有未被钝化层104覆盖的芯片键合块102的半导体器件曝露在空气中，组成芯片键合块102的两种相态的金属分别被空气中的氧气氧化，在芯片键合块102表面形成一层金属氧化层。上述芯片键合块102包括金属本体301和位于金属本体301表面的金属氧化层302；包含少量金属铜的金属本体301在低温状态下存在两种相态的金属，分别是铜铝合金和金属铝，且铜铝合金和金属铝之间存在电压差；由于金属本体301存在两种相态，金属本体301被曝露在空气中的氧气氧化时，金属本体301中的铝被氧化为三氧化二铝(Al2O3)，铝铜合金中的铜被氧化为氧化铜(CuO)，在金属本体301表面形成的金属氧化层302能够阻挡金属本体301中具有一定活性的铝继续被氧化。含有少量CuO的Al2O3金属氧化层302中，具有一定活性的CuO破坏了具有一定惰性的Al2O3的致密结构，降低了Al2O3金属氧化层302的抗腐蚀性。
在水中对在晶圆上制作的多个半导体器件进行切割时，芯片键合块102的金属本体301中的铝铜合金和金属铝存在电压差，当存在介质水时，铝铜合金和金属铝发生电化学反应；含有少量CuO的Al2O3金属氧化层302的抗腐蚀性能降低，在电化学反应过程中被腐蚀掉，容易使金属本体301中的铝在发生电化学反应时被腐蚀。上述电化学反应使芯片键合块102表面被腐蚀，进而形成空洞，严重影响了半导体器件的质量。
现有技术中，通常采用两种方法解决电化学反应对芯片键合块腐蚀的问题。方法一是在切割在晶圆上制作的多个半导体器件的水中加入缓蚀剂，减缓芯片键合块中两种相态的金属之间的电化学反应，进而减少电化学反应对芯片键合块的腐蚀；但是，缓蚀剂的价格昂贵，该方法的造价较高。方法二是在芯片键合块制作过程中，在步骤206的退火之前，对未被钝化层覆盖的芯片键合块进氧化处理，主要是在低温状态(温度小于等于200℃)下通入足量的氧气，在芯片键合块102表面形成一层较厚的金属氧化层302；但是，以Al2O3为主要成分的金属氧化层302厚度增加的同时，该金属氧化层302中还是掺杂了破坏Al2O3致密结构的CuO；因此，即使以Al2O3为主要成分的金属氧化层302厚度增加，含有少量CuO的Al2O3金属氧化层302仍不能避免电化学反应对金属氧化层202及金属本体201的腐蚀。
综上所述，现有技术无法避免对晶圆上制作的半导体器件进行切割时发生的电化学反应对芯片键合块的腐蚀。
发明内容
有鉴于此，本发明提供了一种提高芯片键合块抗腐蚀性的方法，该方法能够避免晶圆上制作的半导体器件切割过程中发生的电化学反应对芯片键合块的腐蚀。
为达到上述目的，本发明的技术方案具体是这样实现的：
一种提高芯片键合块抗腐蚀性的方法，该方法包括：
在芯片键合块形成后，在温度大于270℃的状态下通入氧化性气体，在芯片键合块表层形成金属氧化层；
所述芯片键合块形成的方法包括：
刻蚀互连层的顶层介质层形成一用于形成芯片键合块的开口；
在顶层介质层表面和开口内进行金属沉积获得一金属沉积层；
根据芯片键合块的形状和位置、金属引线的尺寸和位置对金属沉积层刻蚀，形成金属引线及与金属引线连接的芯片键合块；
所述芯片键合块包括金属本体和位于金属本体表面的金属氧化层；所述金属本体为铜铝合金；所述金属氧化层为三氧化二铝金属氧化层。
较佳地，所述芯片键合块形成后进一步包括：
利用化学气相沉积在金属引线表面、芯片键合块表面和未被金属引线和芯片键合块覆盖的顶层介质层表面形成钝化层；
刻蚀芯片键合块表面的钝化层，并对刻蚀后具有芯片键合块的器件进行退火处理。
上述方法中，所述氧化性气体为氧气、一氧化二氮和水蒸气中的一种或多种组合。
上述方法中，所述温度大于270℃的状态为利用化学气相沉积形成钝化层的状态。
上述方法中，所述温度大于270℃的状态为刻蚀芯片键合块表面的钝化层后进行的退火状态。
由上述的技术方案可见，本发明提供了一种提高芯片键合块抗腐蚀性的方法，该方法包括：在芯片键合块形成后，在温度大于270℃的状态下通入氧化性气体，在芯片键合块表层形成金属氧化层。采用本发明的方法，无需在切割时添加额外的缓蚀剂，降低了成本；且无需增加额外的氧化步骤，只需在形成芯片键合块后的后续处理过程中通入氧化性气体就可在芯片键合块表层形成结构致密的金属氧化层，提高了芯片键合块的抗腐蚀性能，避免了现有技术中晶圆上制作的半导体器件切割过程中发生的电化学反应对芯片键合块的腐蚀。
附图说明
图1为现有的具有芯片键合块的半导体器件剖视图。
图2为现有的制作半导体器件的芯片键合块的方法流程图。
图3为现有的半导体器件的芯片键合块的剖视图。
图4为本发明提高芯片键合块抗腐蚀性方法第一较佳实施例的方法流程图。
图5为采用本发明的方法获得的半导体起见的芯片键合块的剖视图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明提出了一种提高芯片键合块抗腐蚀性的方法，该方法在芯片键合块形成后，在温度大于270℃的状态下通入氧化性气体，在芯片键合块表层形成金属氧化层。
图4为本发明提高芯片键合块抗腐蚀性方法第一较佳实施例的方法流程图。图5为采用本发明的方法获得的芯片键合块的剖视图。现结合图4及图5，对本发明提高芯片键合块抗腐蚀性的方法进行说明，具体如下：
步骤401：刻蚀互连层的顶层介质层形成一开口；
步骤402：在顶层介质层表面和开口内进行金属沉积；
步骤403：刻蚀金属沉积层形成芯片键合块及金属引线；
步骤404：在金属引线及芯片键合块顶层形成钝化层；
步骤405：刻蚀钝化层露出芯片键合块；
本实施例中步骤401至步骤405的方法与现有技术的方法相同，在此不再赘述。
步骤406：对刻蚀后的器件进行退火，并通入氧化性气体；
在高温状态下，在退火炉中通入保护性气体外，还通入少量氧化性气体。
保护性气体与现有技术中退火过程中通入的保护性气体相同，都为氮气(N2)和/或氢气(H2)。
氧化性气体可以为氧气(O2)、一氧化二氮(N2O)和水蒸气(H2O)中的一种或多种气体的组合。
退火后的半导体器件的芯片键合块包括金属本体501和位于金属本体表面的金属氧化层502。芯片键合块的金属本体501在退火时变为一种相态，铜原子均一地分布在铝原子中间，形成稳定的铜铝合金共融体，该共融体中不存在铝金属。当退火时通入少量的氧化性气体，未被钝化层覆盖的金属本体501的表面被氧化性气体氧化，形成一层金属氧化层502。由于金属本体501在退火时只含铜铝合金，而铝比铜有活性，即使退火时产生了少量的CuO，铝在高温下将CuO还原为铜并生成Al2O3。因此，采用本发明第一较佳实施例的方法，在退火过程中通入氧化性气体，金属本体501表面形成的金属氧化层502为不含CuO杂质具有惰性的结构致密的Al2O3氧化层。
由于Al2O3氧化层不含有CuO杂质，且结构致密，能够较好地抵电化学反应对金属氧化层501及金属本体501的腐蚀。
退火时的高温状态为大于400℃的状态。
步骤407：结束。
本发明芯片键合块的金属本体501包含铝金属和少量铜，铜的质量分数为0.5％～2％。金属本体501在270℃以下时为铜铝合金和铝金属两种物理相态，若在270℃以下的温度对具有两种物理相态的金属本体501进行氧化，氧化后获得的金属氧化层502为含有CuO杂质的Al2O3氧化层；金属本体501在270℃以上时为一种物理相态，若在270℃以上的温度对铜铝合金组成的金属本体501进行氧化，氧化后获得的金属氧化层502为不含CuO杂质的Al2O3氧化层。
本发明的第二较佳实施例中，在半导体器件的芯片键合块的制作过程中，在形成钝化层时通入氧化性气体，也就是在现有半导体器件的芯片键合块制作方法的步骤204通入氧化性气体，第二较佳实施例中制作芯片键合块的其它步骤与现有技术相同，在此不再赘述。本发明的第二较佳实施例的方法在化学气相沉积时的高温状态(温度大于270℃)下通入少量氧化性气体，在芯片键合块表面形成钝化层的同时形成一层不含CuO杂质只含Al2O3的金属氧化层502。化学气相沉积时形成的不含CuO杂质只含Al2O3的金属氧化层502具有一定的惰性，且结构致密，能够阻挡切割晶圆上的半导体器件时电化学反应对金属氧化层502及金属本体501的腐蚀，提高了芯片键合块的抗腐蚀性。
本发明的第三较佳实施例中，在半导体器件的芯片键合块的制作过程中，在形成钝化层时和对刻蚀后的器件退火时通入氧化性气体，也就是在现有的半导体器件的芯片键合块的制作方法的步骤204和步骤206通入氧化性气体，第三较佳实施例中制作芯片键合块方法的其他步骤与现有技术相同，在此不再赘述。本发明的第三较佳实施例的方法在化学气相沉积时的高温状态(温度大于270℃)下通入少量氧化性气体，在芯片键合块表面形成钝化层的同时形成一层不含CuO杂质只含Al2O3的金属氧化层502；且在退火时的高温状态(温度大于400℃)下通入少量氧化性气体，在芯片键合块的金属本体501的表面形成一层不含CuO杂质只含Al2O3的金属氧化层502。化学气相沉积时和退火时形成的不含CuO杂质只含Al2O3的金属氧化层502具有一定的惰性，且结构致密，能够阻挡切割晶圆上的半导体器件时电化学反应对金属氧化层502及金属本体501的腐蚀，提高了芯片键合块的抗腐蚀性。
本发明的上述较佳实施例中，无需采用额外的氧化步骤和昂贵的缓蚀剂，不仅操作简便，而且造价低廉，解决了现有的切割晶圆上制作的半导体器件的过程中发生的电化学反应对半导体器件的芯片键合块的腐蚀。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种提高芯片键合块抗腐蚀性的方法，该方法包括：
在芯片键合块形成后，在温度大于270℃的状态下通入氧化性气体，在芯片键合块表层形成金属氧化层；
所述芯片键合块形成的方法包括：
刻蚀互连层的顶层介质层形成一用于形成芯片键合块的开口；
在顶层介质层表面和开口内进行金属沉积获得一金属沉积层；
根据芯片键合块的形状和位置、金属引线的尺寸和位置对金属沉积层刻蚀，形成金属引线及与金属引线连接的芯片键合块；
所述芯片键合块包括金属本体和位于金属本体表面的金属氧化层；所述金属本体为铜铝合金；所述金属氧化层为三氧化二铝金属氧化层。
2.根据权利要求1所述的方法，其特征在于，所述芯片键合块形成后进一步包括：
利用化学气相沉积在金属引线表面、芯片键合块表面和未被金属引线和芯片键合块覆盖的顶层介质层表面形成钝化层；
刻蚀芯片键合块表面的钝化层，并对刻蚀后具有芯片键合块的器件进行退火处理。
3.根据权利要求1或2所述的方法，其特征在于，所述氧化性气体为氧气、一氧化二氮和水蒸气中的一种或多种组合。
4.根据权利要求2所述的方法，其特征在于，所述温度大于270℃的状态为利用化学气相沉积形成钝化层的状态。
5.根据权利要求2所述的方法，其特征在于，所述温度大于270℃的状态为刻蚀芯片键合块表面的钝化层后进行的退火状态。
CN 200910194850 2009-08-31 2009-08-31 提高芯片键合块抗腐蚀性的方法 Active CN102005397B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910194850 CN102005397B (zh) 2009-08-31 2009-08-31 提高芯片键合块抗腐蚀性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910194850 CN102005397B (zh) 2009-08-31 2009-08-31 提高芯片键合块抗腐蚀性的方法

Publications (2)

Publication Number Publication Date
CN102005397A CN102005397A (zh) 2011-04-06
CN102005397B true CN102005397B (zh) 2012-09-26

Family

ID=43812646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910194850 Active CN102005397B (zh) 2009-08-31 2009-08-31 提高芯片键合块抗腐蚀性的方法

Country Status (1)

Country Link
CN (1) CN102005397B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538323A (zh) * 2014-12-29 2015-04-22 上海华虹宏力半导体制造有限公司 引脚线的制作方法
US10593638B2 (en) * 2017-03-29 2020-03-17 Xilinx, Inc. Methods of interconnect for high density 2.5D and 3D integration

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
CN1375871A (zh) * 2001-03-01 2002-10-23 株式会社东芝 半导体器件及半导体器件的制造方法
CN1402332A (zh) * 2001-08-22 2003-03-12 矽统科技股份有限公司 在铜内连线上形成选择性保护层的方法
CN1458681A (zh) * 2002-05-16 2003-11-26 海力士半导体有限公司 在半导体组件上形成铜线的方法
CN101359616A (zh) * 2007-07-30 2009-02-04 中芯国际集成电路制造(上海)有限公司 金属连接器件的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
CN1375871A (zh) * 2001-03-01 2002-10-23 株式会社东芝 半导体器件及半导体器件的制造方法
CN1402332A (zh) * 2001-08-22 2003-03-12 矽统科技股份有限公司 在铜内连线上形成选择性保护层的方法
CN1458681A (zh) * 2002-05-16 2003-11-26 海力士半导体有限公司 在半导体组件上形成铜线的方法
CN101359616A (zh) * 2007-07-30 2009-02-04 中芯国际集成电路制造(上海)有限公司 金属连接器件的形成方法

Also Published As

Publication number Publication date
CN102005397A (zh) 2011-04-06

Similar Documents

Publication Publication Date Title
JP6375026B2 (ja) エッチング組成物及びこれを適用した表示基板の製造方法
CN100481380C (zh) 半导体元件中内连线结构的制造方法
US10103123B2 (en) Semiconductor devices and processing methods
TW559901B (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US7008872B2 (en) Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
CN103296007B (zh) 用于传导垫的保护层及其形成方法
CN100461421C (zh) 具有铁电电容器的半导体器件及其制造方法
US9425147B2 (en) Semiconductor device
US10373909B2 (en) Selective surface modification of interconnect structures
JP2006203197A (ja) １ないし５ｎｍの厚さの金属キャップを用いる改良されたオンチップＣｕ相互接続
CN102074486A (zh) 集成电路结构的形成方法
US7553743B2 (en) Wafer bonding method of system in package
US7648904B2 (en) Metal line in semiconductor device and method for forming the same
CN101640179B (zh) 焊垫结构的制作方法
US7939421B2 (en) Method for fabricating integrated circuit structures
JP6829316B2 (ja) 磁気抵抗素子の製造方法
CN102005397B (zh) 提高芯片键合块抗腐蚀性的方法
US20120273948A1 (en) Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same
CN100407402C (zh) 内连线的制造方法
CN103258784B (zh) 形成半导体器件的方法
CN101304002A (zh) 半导体元件的制造方法
US6255734B1 (en) Passivated copper line semiconductor device structure
US7163884B2 (en) Semiconductor device and fabrication method thereof
JP2005353663A (ja) 半導体装置の製造方法及び半導体装置
KR100790739B1 (ko) 반도체 소자의 패드 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation