CN101882597A - 降低连接孔接触电阻的方法 - Google Patents
降低连接孔接触电阻的方法 Download PDFInfo
- Publication number
- CN101882597A CN101882597A CN2009100834661A CN200910083466A CN101882597A CN 101882597 A CN101882597 A CN 101882597A CN 2009100834661 A CN2009100834661 A CN 2009100834661A CN 200910083466 A CN200910083466 A CN 200910083466A CN 101882597 A CN101882597 A CN 101882597A
- Authority
- CN
- China
- Prior art keywords
- layer
- connecting hole
- tan
- reaction chamber
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种降低连接孔接触电阻的方法，该方法包括在绝缘层和金属互连线之间制作阻挡膜，所述阻挡膜为钽Ta和氮化钽TaN的叠层结构，所述制作阻挡膜的具体方法为：在绝缘层的沟槽和连接孔的底部和侧壁上形成TaN层(201)；在所述TaN层(201)上形成Ta层(202)；依次刻蚀连接孔底部上的Ta层(202)和TaN层(201)，形成开口，露出下层的铜互连线；在沟槽及连接孔内的Ta层和露出的下层的铜互连线表面，沉积TaN层(401)；在TaN层(401)的表面沉积Ta层(402)。采用该方法使连接孔的接触电阻比较低，从而有效降低了整个电路的RC延迟，提高了电路的电学性能。
Description
技术领域
本发明涉及半导体器件互连层制造技术，特别涉及一种降低连接孔接触电阻的方法。
背景技术
目前，在半导体器件的后段工艺中，可根据不同需要设置多层金属互连层，每层金属互连层包括金属互连线和绝缘层，这就需要对上述绝缘层制造沟槽和连接孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。现有技术中为了防止铜扩散进入绝缘层，更好地限制在沟槽和连接孔内，一般采用钽(Ta)和氮化钽(TaN)的叠层结构，作为金属互连线和绝缘层之间的阻挡膜。
现有技术中部分铜互连层的剖面示意图如图1所示。
首先在包括刻蚀终止层101和氧化硅层102的绝缘层上刻蚀沟槽103和连接孔104，所述连接孔104与下层的铜互连线105连接。然后在沟槽103和连接孔104的底部和侧壁上形成Ta和TaN的叠层阻挡膜106。最后，在有叠层阻挡膜106的沟槽和连接孔内沉积金属铜，形成沟槽103内的铜互连线103’及连接孔104内的铜互连线104’，为简便起见，图1仅示出了部分金属互连层。显然，形成于半导体衬底上，还具有若干金属互连层，其中半导体衬底上可以形成各种器件结构，例如定义在衬底上的有源区、隔离区，以及有源区中的晶体管的源/漏和栅极。
图2a至图2d具体说明现有技术中形成叠层阻挡膜106的方法。
如图2a所示，在绝缘层100上刻蚀沟槽103和连接孔104，所述连接孔104与下层的铜互连线105连接。然后通过物理气相沉积(PVD)的方法，在沟槽103和连接孔104的底部和侧壁上溅射形成TaN层201。
接下来，如图2b所示，在TaN层201上溅射形成Ta层202。
然后，如图2c所示，依次刻蚀连接孔104底部上的Ta层202和TaN层201，形成开口203，露出下层的铜互连线105。
最后，如图2d所示，在开口203处及Ta层202的表面继续溅射Ta层203，覆盖露出的下层的铜互连线105，而且与Ta层202相连为一体。
如果叠层阻挡膜如图2b中的情形，也可以实现阻挡膜的作用，但是这样依次溅射形成TaN层201和Ta层202之后，连接孔104底部的侧壁上的台阶覆盖(step coverage)是比较差的，即沉积的TaN层201和Ta层202比较薄，则该位置就难以阻挡铜的扩散。如果如图2c所示，进行刻蚀，将连接孔104底部打开，则刻蚀掉的底部Ta和TaN会反溅到连接孔104底部的侧壁上，恰好补充了连接孔104底部的侧壁厚度。另一方面，将连接孔104底部打开时，将下层的铜互连线105刻蚀形成一个凹槽，这样在形成如图2d中所示的情形时，即在下层的铜互连线105的凹槽表面溅射金属Ta时，溅射面积相比于只有如图2b的情形的要大，这样相比于只有如图2b的情形就可以减小阻挡膜的接触电阻。
值得注意的是，当金属Ta沉积于非TaN层上时，金属Ta为具有200微欧姆每厘米(uohm·cm)电阻率的β相Ta(β-Ta)，而当金属Ta沉积于TaN层上时，金属Ta则为具有30uohm·cm电阻率的α相Ta(α-Ta)，在图2d中溅射的Ta是与下层的铜互连线105接触的，下层的铜互连线105为非TaN层，所以此时连接孔104的接触电阻虽然相比于只有如图2b的情形有所降低，但仍然是比较高的，这样就会增加整个集成电路(IC)的电阻电容(RC)延迟，器件的电学性能就比较低。
发明内容
有鉴于此，本发明解决的技术问题是：连接孔的接触电阻比较大。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种降低连接孔接触电阻的方法，该方法包括在绝缘层和金属互连线之间制作阻挡膜，所述阻挡膜为钽Ta和氮化钽TaN的叠层结构，所述制作阻挡膜的具体方法为：
在绝缘层的沟槽和连接孔的底部和侧壁上形成TaN层(201)；
在所述TaN层(201)上形成Ta层(202)；
依次刻蚀连接孔底部上的Ta层(202)和TaN层(201)，形成开口，露出下层的铜互连线；
在沟槽及连接孔内的Ta层和露出的下层的铜互连线表面，沉积TaN层(401)；
在TaN层(401)的表面沉积Ta层(402)。
所述TaN层(401)的厚度小于100埃。
所述TaN层(401)的沉积在沉积反应腔内进行，具体工艺参数为：
沉积反应腔内靶上直流功率范围在10千瓦KW至40KW之间；线圈上的直流功率在0至1000瓦W之间；线圈上的直流射频功率在0至2500W之间；沉积反应腔底部交流偏置功率在0至1200W之间；向沉积反应腔中通入的氩气Ar背吹系统流量范围在2标准立方厘米每分钟sccm至20sccm；从沉积反应腔的上部进入腔内的Ar流量范围在2sccm至20sccm；通入氮气N2的流量为10sccm至60sccm；沉积TaN层的时间为0.5秒至5秒。
所述沉积TaN层(401)的工艺参数为：
沉积反应腔内靶上直流功率为15KW；线圈上的直流功率为0W；线圈上的直流射频功率为0W；沉积反应腔底部交流偏置功率为400W；向沉积反应腔中通入的Ar背吹系统流量为4sccm；从沉积反应腔的上部进入腔内的Ar流量为4sccm；通入N2的流量为18sccm；沉积TaN层的时间为1秒。
由上述的技术方案可见，本发明在制作绝缘层和金属互连线之间的叠层阻挡膜时，将阻挡膜的金属Ta溅射在TaN层上，使金属Ta成为30uohm·cm电阻率的α-Ta，这样连接孔的接触电阻比较低，从而有效降低了整个电路的RC延迟，提高了电路的电学性能。
附图说明
图1为现有技术中部分铜互连层的剖面示意图。
图2a至图2d具体说明现有技术中形成叠层阻挡膜的方法。
图3为本发明中形成叠层阻挡膜的方法流程示意图。
图4a至4e为本发明形成叠层阻挡膜的具体结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
为了清楚地描述本发明的结构，本申请的各示意图中省略了部分公知结构。
本发明在制作绝缘层和金属互连线之间的叠层阻挡膜时，将阻挡膜的金属Ta溅射在TaN层上，使金属Ta成为30uohm·cm电阻率的α-Ta，这样连接孔的接触电阻比较低，从而有效降低了整个电路的RC延迟，提高了电路的电学性能。
图3示出了本发明中形成叠层阻挡膜的方法流程示意图。下面结合图4a至图4进行详细说明。
步骤31、如图4a所示，在绝缘层100上刻蚀沟槽103和连接孔104，所述连接孔104与下层的铜互连线105连接。然后通过PVD方法，在沟槽103和连接孔104的底部和侧壁上溅射形成TaN层201。
步骤32、如图4b所示，在TaN层201上溅射形成Ta层202。
步骤33、如图4c所示，依次刻蚀连接孔104底部上的Ta层202和TaN层201，形成开口203，露出下层的铜互连线105。
步骤34、如图4d所示，在沟槽103及连接孔104内的Ta层202和露出的下层的铜互连线105表面，溅射TaN层401，PVD溅射在沉积反应腔内进行，氩气(Ar)辉光放电产生等离子体，轰击由金属Ta构成的靶材料，撞击出Ta与通入的氮气(N2)结合，淀积TaN层。
由于本步骤中沉积TaN层401，就是为了使之后的Ta层沉积在其上面，所以不需要像TaN层201的厚度那样有大约4纳米，只需要溅射很薄一层即可，本发明实施例中厚度小于100埃。所对应的具体工艺参数为：沉积反应腔内靶上直流功率范围在10千瓦(KW)至40KW之间，优选为15KW；沉积反应腔内线圈上的直流功率在0至1000瓦(W)之间，优选为0W；沉积反应腔内线圈上的直流射频功率在0至2500W之间，优选为0W；沉积反应腔底部交流偏置功率在0至1200W之间，优选为400W；向沉积反应腔中通入气体，加入的Ar背吹系统流量范围在2标准立方厘米每分钟(sccm)至20sccm，优选为4sccm，以提高温度均匀性，使wafer均匀受热；从沉积反应腔的上部进入腔内的Ar流量范围在2sccm至20sccm，优选为4sccm；通入N2的流量为10sccm至60sccm，优选为18sccm；沉积TaN层401的时间为0.5秒至5秒，优选为1秒。
步骤35、如图4e所示，在TaN层401的表面溅射Ta层402，这样Ta层402是形成于TaN层401的上面的，则Ta层401成为具有30uohm·cm的较低电阻率的α-Ta，相比于现有技术来说，Ta层与下层的铜互连线105连接，成为具有200uohm·cm的较高电阻率的β-Ta，连接孔的接触电阻大大降低，从而有效降低了整个电路的RC延迟，提高了电路的电学性能。
本发明中叠层阻挡膜包括依次形成的TaN层201、Ta层202、TaN层401和Ta层402。从器件的电阻率测试中发现，与现有技术相比，通过本发明的方法，连接孔的接触电阻不但大大降低，而且接触电阻的均匀性也有效提高，进一步改善了器件的性能。
Claims (4)
1.一种降低连接孔接触电阻的方法，该方法包括在绝缘层和金属互连线之间制作阻挡膜，所述阻挡膜为钽Ta和氮化钽TaN的叠层结构，其特征在于，所述制作阻挡膜的具体方法为：
在绝缘层的沟槽和连接孔的底部和侧壁上形成TaN层(201)；
在所述TaN层(201)上形成Ta层(202)；
依次刻蚀连接孔底部上的Ta层(202)和TaN层(201)，形成开口，露出下层的铜互连线；
在沟槽及连接孔内的Ta层和露出的下层的铜互连线表面，沉积TaN层(401)；
在TaN层(401)的表面沉积Ta层(402)。
2.如权利要求1所述的方法，其特征在于，所述TaN层(401)的厚度小于100埃。
3.如权利要求2所述的方法，其特征在于，所述TaN层(401)的沉积在沉积反应腔内进行，具体工艺参数为：
沉积反应腔内靶上直流功率范围在10千瓦KW至40KW之间；线圈上的直流功率在0至1000瓦W之间；线圈上的直流射频功率在0至2500W之间；沉积反应腔底部交流偏置功率在0至1200W之间；向沉积反应腔中通入的氩气Ar背吹系统流量范围在2标准立方厘米每分钟sccm至20sccm；从沉积反应腔的上部进入腔内的Ar流量范围在2sccm至20sccm；通入氮气N2的流量为10sccm至60sccm；沉积TaN层的时间为0.5秒至5秒。
4.如权利要求2所述的方法，其特征在于，所述沉积TaN层(401)的工艺参数为：
沉积反应腔内靶上直流功率为15KW；线圈上的直流功率为0W；线圈上的直流射频功率为0W；沉积反应腔底部交流偏置功率为400W；向沉积反应腔中通入的Ar背吹系统流量为4sccm；从沉积反应腔的上部进入腔内的Ar流量为4sccm；通入N2的流量为18sccm；沉积TaN层的时间为1秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100834661A CN101882597A (zh) | 2009-05-06 | 2009-05-06 | 降低连接孔接触电阻的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100834661A CN101882597A (zh) | 2009-05-06 | 2009-05-06 | 降低连接孔接触电阻的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101882597A true CN101882597A (zh) | 2010-11-10 |
Family
ID=43054564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100834661A Pending CN101882597A (zh) | 2009-05-06 | 2009-05-06 | 降低连接孔接触电阻的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101882597A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104103573A (zh) * | 2013-04-02 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110323180A (zh) * | 2018-03-28 | 2019-10-11 | 台湾积体电路制造股份有限公司 | 半导体装置及其形成方法 |
| TWI831218B (zh) * | 2021-08-06 | 2024-02-01 | 台灣積體電路製造股份有限公司 | 半導體製程系統以及方法 |
-
2009
- 2009-05-06 CN CN2009100834661A patent/CN101882597A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104103573A (zh) * | 2013-04-02 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN104103573B (zh) * | 2013-04-02 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110323180A (zh) * | 2018-03-28 | 2019-10-11 | 台湾积体电路制造股份有限公司 | 半导体装置及其形成方法 |
| TWI831218B (zh) * | 2021-08-06 | 2024-02-01 | 台灣積體電路製造股份有限公司 | 半導體製程系統以及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256121B2 (en) | Contact resistance reduction by new barrier stack process | |
| US7470612B2 (en) | Method of forming metal wiring layer of semiconductor device | |
| KR100198678B1 (ko) | 금속 배선 구조 및 형성방법 | |
| JP2005203785A (ja) | 接触構造部の製造方法 | |
| TW200421542A (en) | A method for depositing a metal layer on a semiconductor interconnect structure | |
| KR20020061715A (ko) | 반도체 소자의 콘택 플러그 및 그 형성 방법 | |
| TWI631725B (zh) | 用於太陽能電池的射極層之沉積方法 | |
| US20110097897A1 (en) | Method for manufacturing semiconductor device | |
| US7615489B1 (en) | Method for forming metal interconnects and reducing metal seed layer overhang | |
| CN101286473B (zh) | 半导体器件的制造方法 | |
| US6448657B1 (en) | Structure for reducing junction spiking through a wall surface of an overetched contact via | |
| JP4339152B2 (ja) | 配線構造の形成方法 | |
| CN101882597A (zh) | 降低连接孔接触电阻的方法 | |
| CN102881677A (zh) | 一种用于铜互连的合金抗铜扩散阻挡层及其制造方法 | |
| KR100910225B1 (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| US6670266B2 (en) | Multilayered diffusion barrier structure for improving adhesion property | |
| KR100319614B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| CN102437100A (zh) | 一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法 | |
| US20030186498A1 (en) | Method for fabricating metal interconnection with reliability using ionized physical vapor deposition | |
| CN105244338B (zh) | 用于半导体器件的接触及其形成方法 | |
| CN117015853A (zh) | 减材金属及减材金属半导体结构 | |
| US20030062626A1 (en) | Barrier layer for interconnect structures of a semiconductor wafer and method for depositing the barrier layer | |
| US20100072622A1 (en) | Method for forming Barrier Layer and the Related Damascene Structure | |
| KR101041858B1 (ko) | 반도체장치의 단일 측벽 콘택 형성 방법 | |
| KR100639458B1 (ko) | ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20101110 |