CN117015853A - 减材金属及减材金属半导体结构 - Google Patents

减材金属及减材金属半导体结构 Download PDF

Info

Publication number
CN117015853A
CN117015853A CN202280019033.3A CN202280019033A CN117015853A CN 117015853 A CN117015853 A CN 117015853A CN 202280019033 A CN202280019033 A CN 202280019033A CN 117015853 A CN117015853 A CN 117015853A
Authority
CN
China
Prior art keywords
layer
etch stop
metal
metal layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280019033.3A
Other languages
English (en)
Inventor
任河
姜浩
尤适
梅裕尔·B·奈克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN117015853A publication Critical patent/CN117015853A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开内容的实施方式一般涉及减材金属、减材金属半导体结构、减材金属互连，及用于形成此种半导体结构及互连的工艺。在实施方式中，提供了一种制造半导体结构的工艺。该工艺包括在半导体结构上执行脱气操作，并在半导体结构上沉积衬垫层。该工艺进一步包括在半导体结构上执行溅射操作，及通过物理气相沉积在衬垫层上沉积金属层，其中衬垫层包括Ti、Ta、TaN或其组合，且金属层的电阻率为约30μΩ·cm或更小。

Description

减材金属及减材金属半导体结构
背景
领域
本公开内容的实施方式一般涉及减材金属、减材金属半导体结构、减材金属互连，及用于形成此类半导体结构及互连的工艺。
相关技术的描述
互连是电连接电路元件的结构。常规地，片上互连是通过镶嵌工艺制造的，在镶嵌工艺中，穿过器件结构的各个层产生孔，并用诸如铜的导电材料填充孔，以形成层之间及位于各个层上的器件特征之间的互连。然而，铜镶嵌工艺对于特征尺寸小于50纳米的芯片而言是不切实际的。例如，由于晶界散射，金属电阻率随着窄线宽而增加，且窄线中的Cu互连中存在增加电迁移风险。为了克服此挑战，已经提出了包括钨(W)及其他金属互连的减材金属。制造此种互连通常包括在金属蚀刻停止/衬垫层(例如，TiN)上沉积W层，随后减材蚀刻W层及TiN层，并用介电材料填充新形成的金属沟槽。然而，沉积在TiN上的W及其他金属具有高电阻率，例如40μΩ·cm或更高。
需要改进的减材金属半导体结构、减材金属互连及其形成工艺。
概述
本公开内容的实施方式一般涉及减材金属、减材金属半导体结构、减材金属互连，及用于形成此类半导体结构及互连的工艺。
在一实施方式中，提供了一种制造半导体结构的工艺。该工艺包括在半导体结构上执行脱气操作，并在半导体结构上沉积衬垫层。该工艺进一步包括在半导体结构上执行溅射操作，及通过物理气相沉积在衬垫层上沉积金属层，其中衬垫层包括Ti、Ta、TaN或其组合，且金属层的电阻率为约30μΩ·cm或更小。
在另一实施方式中，提供了一种制造半导体结构的工艺。该工艺包括在半导体结构上执行脱气操作，并在脱气操作之后通过物理气相沉积在半导体结构上沉积蚀刻停止层。该工艺进一步包括在半导体结构上执行溅射操作，及在执行溅射操作之后通过物理气相沉积在半导体结构上沉积金属层。
在另一实施方式中，提供了一种制造互连结构的工艺。该工艺包括在半导体结构上执行脱气操作，该半导体结构包括介电材料及通孔，该通孔至少部分填充有金属材料。该工艺进一步包括在脱气操作之后，通过化学气相沉积在半导体结构上沉积蚀刻停止层。该工艺进一步包括在沉积蚀刻停止层之后，通过物理气相沉积在半导体结构上沉积金属层以形成互连结构。
附图简要说明
为了能够详细理解本公开内容的上述特征，可参考实施方式对本公开内容进行更详细的描述(上文已简要概述)，其中一些实施方式在附图中进行了说明。然而，要注意的是，附图仅示出了示例性实施方式，因此不应被认为是对其范围的限制，且可允许其他等效的实施方式。
图1A为根据本公开内容的至少一个实施方式，用于执行本文所述的一个或多个操作的物理气相沉积(physical vapor deposition；PVD)腔室的实例。
图1B是根据本公开内容的至少一个实施方式，用于执行本文所述的一个或多个操作的群集工具的实例。
图2为根据本公开内容至少一个实施方式的示例半导体结构的横截面视图。
图3A为根据本公开内容至少一个实施方式的示例半导体结构的横截面视图。
图3B为显示根据本公开内容至少一个实施方式的用于在蚀刻停止层上形成低电阻率金属层的示例性工艺的选定操作的流程图。
图3C为根据本公开内容至少一个实施方式的示例半导体结构的横截面视图。
图3D为显示根据本公开内容的至少一个实施方式的用于在蚀刻停止层上形成低电阻率金属层的示例性工艺的选定操作的流程图。
图4A为根据本公开内容至少一个实施方式的示例半导体结构的横截面视图。
图4B为显示根据本公开内容至少一个实施方式的用于形成多层互连结构的示例性工艺的选定操作的流程图。
图5A为根据本公开内容至少一个实施方式的示例半导体结构的横截面视图。
图5B为根据本公开内容至少一个实施方式的用于形成多层互连结构的示例工艺的选定操作的流程图。
图6A为根据本公开内容至少一个实施方式的示例半导体结构的横截面视图。
图6B为根据本公开内容至少一个实施方式的用于形成多层互连结构的示例工艺的选定操作的流程图。
为便于理解，尽量使用相同的附图标记来表示图中相同的元件。可设想一个实施方式的元件及特征可有利地并入其他实施方式中，而无需进一步叙述。
具体描述
本公开内容的实施方式一般涉及减材金属、减材金属半导体结构、减材金属互连，及用于形成此类半导体结构及互连的工艺。本发明人已经发现了新的及改进的蚀刻停止/衬垫材料，其可例如主动导致在其上形成低电阻率金属层。本发明人还发现了新的及改进的工艺，其可改变常规蚀刻停止/衬垫材料(例如，TiN)的一种或多种性质，使得在其上形成的金属层具有低电阻率。本发明人还发现了能够选择性沉积蚀刻停止衬垫材料的新的及改进的工艺，使得在其上形成的金属层具有低电阻率。
线电阻及通孔电阻是互连的重要特性。如上所述，使用减材工艺形成小特征尺寸互连的常规材料表现出过高的电阻率。此外，在此种减材工艺中有用的金属蚀刻停止/衬垫材料应该确保半导体结构的介电材料与金属材料之间的粘附，以避免分层，且应该充分防止蚀刻到达下层的通孔和/或半导体结构的其他特征。本文描述的实施方式使得材料能够满足这些及其他要求。
图1A为可用于执行本文所述一项或多项操作的处理腔室50的实例。处理腔室50包括围绕中心轴54布置的真空腔室52。提供溅射金属源的靶56位于中心轴54上，并通过绝缘体58支撑。绝缘体58将靶56密封到真空腔室52，并将靶56与电接地的真空腔室52电绝缘。DC功率源60相对于接地真空腔室52负偏压靶56，以激发等离子体处理气体形成等离子体。等离子体处理气体可为任何合适的非反应性气体，如氦、氖、氩、氪、氙、氮气或其组合。等离子体处理气体通过质量流量控制器64从气体源62供应到真空腔室52中。靶功率激发等离子体处理气体形成等离子体，且等离子体的离子朝向靶56加速，并从中溅射金属原子。可通过放置磁控管66来增加等离子体的密度，该磁控管66具有被相反磁极性的外磁极70包围的内磁极68。磁极68、70平行于靶56的表面将磁场投射到真空腔室52中，以捕获电子，并因此增加等离子体密度及最终的溅射速率。磁极68、70支撑在臂72上，臂72连接到沿着中心轴54延伸的轴74。马达76使轴74及磁控管66围绕中心轴54旋转，以提供例如方位均匀性。
真空腔室52内的基座80支撑与靶56相对的基板82。射频功率源84通过电容耦合电路86偏压基座80。在真空腔室52内存在等离子体的情况下，射频偏压导致在基座80上产生负DC自偏压，使得溅射的金属离子朝向基板82加速，并且电子轨迹深入到在基板82中形成的任何高深宽比的孔中。
处理腔室50可为群集工具的一部分。该群集工具包括至少第一腔室及中央移送腔室。中央移送腔室可容纳机器人，该机器人在处理腔室与装载锁定腔室之间传送基板。移送腔室通常保持在真空条件下，并提供中间阶段，用于将基板从一个腔室移送到另一个腔室和/或位于群集工具前端的装载锁定腔室。适用于本公开内容的群集工具的实例是群集工具，可从加利福尼亚州圣克拉拉的应用材料公司获得。然而，为了执行本文描述的工艺的特定步骤，可改变腔室的确切布置及组合。可使用的其他处理腔室包括但不限于循环层沉积(cyclical layer deposition；CLD)、原子层沉积(atomic layerdeposition；ALD)、化学气相沉积(chemical vapor deposition；CVD)、物理气相沉积(physical vapor deposition；PVD)和/或其他基板工艺。通过在群集工具上的腔室中进行处理，可避免大气杂质对基板的表面污染，而不会在沉积后续膜之前氧化。
图1B为可用于执行本文所述工艺的一个或多个操作的群集工具100的实例。群集工具100包括具有多个侧面的中央移送站121、131。机器人125、135位于中央移送站121、131内，并被配置为在处理腔室102、104、106、108、110、112、114、116及118与移送腔室122及124之间移动机器人叶片。处理腔室102、104、106、108、110、112、114、116及118提供了与相邻处理站隔离的独立处理区域。群集工具100可包括一个或多个PVD腔室、一个或多个CVD腔室和/或连接到中央移送站的其他腔室。处理腔室102、104、106、108、110、112、114、116及118中的至少一个是处理腔室50。工厂接口150连接到装载锁定腔室160、162。工厂接口150包括装载腔室154及卸除腔室156。机器人152将基板从装载腔室154移送到装载锁定腔室160，并从装载锁定腔室162移送到卸除腔室156。
控制器190与机器人125、135及处理腔室102、104、106、108、110、112、114、116及118通信，并对其进行控制。控制器190可为包括中央处理单元(central processing unit；CPU)192、存储器194、输入/输出(inputs/output；I/O)196及支持电路198的计算机。控制器190的存储器194或计算机可读介质可为一种或多种容易获得的存储器，如非暂时性内存(例如随机存取存储器(random access memory；RAM))、只读存储器(read only memory；ROM)、软盘、硬盘、光储存介质(例如光盘或数字视频光盘)、闪存驱动器或任何其他形式的本端或远程数字存储器。存储器194可保存可由处理器(例如，CPU 192)操作以控制群集工具100的参数及部件的指令集。支持电路198耦合到CPU 192，用于以常规方式支持处理器。本文描述的工艺的一个或多个操作可作为软件例程存储在存储器194中，当由处理器执行时，该软件例程使得处理器以本文描述的方式控制群集工具100或各个处理单元的操作。
本公开内容的实施方式一般涉及新的及改进的衬垫层及形成此种衬垫层的工艺。图2示出了在基板202上方设置有衬垫层206的半导体结构200。基板202可为或包括诸如介电材料的任何合适的材料，如硅、锗、石英及玻璃等。当形成互连结构时，半导体结构200可用在反应性离子蚀刻(reactive ion etch；RIE)工艺中，以去除金属层210的至少一部分。
在一些实施方式中，衬垫层206包括任何合适的材料，如Ti、TiN、Ta、TaN、Mo、W、Ru或其组合。在至少一个实施方式中，衬垫层206的厚度为约或更小，如约/>或更小，如约/>或更小，如约/>或更小，如约/>或更小，如约/>或更小，如约/>或更小。在一些实施方式中，金属层210包括任何合适的材料，如Ru、Mo、W、Cu、Co、Ir、金属硅化物、金属合金或其组合。金属层210可具有约40μΩ·cm或更小的电阻率，如约35μΩ·cm或更小，如约30μΩ·cm或更小，如约25μΩ·cm或更小，如约20μΩ·cm或更小，如约15μΩ·cm或更小，如约10μΩ·cm或更小，如约5μΩ·cm或更小。本文提供的电阻率值是使用四点探针测量的。衬垫层206及金属层210可通过例如下文论述的工艺305(图3B)或工艺355(图3D)形成。
本文所述的衬垫层206表示可用作衬垫层的新材料。此外，相对于沉积在常规TiN衬垫上的常规金属层，随后沉积的金属层210具有改善的电阻率。
现有技术的金属衬垫通常表现出大于40μΩ·cm的电阻率。此种高电阻率是由于TiN衬垫的类晶体结构导致金属层生长成尺寸小于约100纳米的小晶粒。此外，薄(例如，约或更薄)衬垫/蚀刻停止层(如含TiN层)的常规PVD沉积是困难的，因为在沉积期间产生了成核点。此外，当执行薄衬垫/蚀刻停止层的常规CVD沉积时，会引入杂质。衬垫中的此种成核点及杂质会导致金属层具有高的线电阻及高的通孔电阻。相反，本文描述的实施方式能够在衬垫层206上沉积低电阻率金属层210(例如，约40μΩ·cm或更低)。此外，衬垫层206显示出很少或没有金属的相互扩散。
本公开内容的实施方式还一般涉及用于改进用作衬垫/蚀刻停止层的常规材料(例如，TiN)的工艺。简而言之，且在一些实施方式中，所述工艺可用于处理由例如TiN制成的常规蚀刻停止层，使得随后沉积的金属层具有改善的电阻率。此外或替代地，所述工艺可用于处理沉积在常规蚀刻停止层上的金属种晶层，从而相对于现有技术改善随后沉积的金属层的电阻率。
图3A显示了具有设置在蚀刻停止层302上的金属层303的半导体结构300。蚀刻停止层302设置在基板301上。基板301可为或包括诸如介电材料的任何合适的材料，如硅、锗、石英及玻璃等。在一些实施方式中，若需要互连结构，或者若连接到前端工艺(front-end-of-line；FEOL)器件，如晶体管、电容器或电阻器，则基板301可包括导体304(例如，塞、线等)。额外地或替代地，当形成互连结构时，半导体结构300可用于RIE工艺以去除金属层303的至少一部分。如上所述，常规的TiN蚀刻停止层会导致随后沉积的金属层具有不良电阻率，因为TiN本身具有类晶体结构，其生长成尺寸小于约100纳米的小晶粒。参照图3B描述的处理工艺克服了现有技术中的此问题及其他问题。
图3B为显示用于形成半导体结构300的工艺305的选定操作的流程图。若需要，工艺305能够使用常规的蚀刻停止材料，但也可使用其他蚀刻停止材料。工艺305包括使蚀刻停止层302的表面非晶化的处理工艺，使得金属层303的金属可生长成尺寸从约100纳米到约2-3μm的大晶粒。金属层303的金属的大晶粒导致金属层303粘附到蚀刻停止层302，并产生电阻率为约40μΩ·cm或更小的金属层303。
图3B所示工艺305的一个或多个操作可在不中断真空的情况下进行，使得工艺305的操作可集成在单个工具中。通过利用没有真空中断的工艺，消除了(或至少减轻了)蚀刻停止层的氧化，且随后沉积的金属层303的电阻率相对于现有技术有所提高。因此，在一些实施方式中，工艺305的一个或多个操作可在群集工具100或其他合适的工具中执行。
工艺305包括在操作310中将基板301设置于处理腔室的处理空间中。在操作315，基板301经历脱气工艺，例如蒸发污染物并防止污染物粘在基板301上。脱气工艺可包括在惰性气体环境中，在约150℃至约400℃的温度下，用例如红外(infrared；IR)光源和/或热板加热器加热基板301。也可在脱气操作之前进行湿式清洁，以帮助去除污染物。
随后，在操作320中，通过PVD工艺在基板301上沉积蚀刻停止层302。可使用图1A所示的PVD处理腔室，但也可考虑其他PVD腔室。蚀刻停止层302可包括任何合适的材料，如Ti、TiN、Ta、TaN、Mo、W、Ru或其组合。在一些实施方式中，蚀刻停止层302具有从约到约/>的厚度，如从约/>到约/>如约/>到约/>在至少一个实施方式中，蚀刻停止层可具有约/>或更小的厚度，如约/>或更小，如约/>或更小，如约/>或更小，如约/>或更小。
作为操作320的PVD工艺的实例，在图1A所示的处理腔室50中提供包括蚀刻停止材料的靶56。基座80包括温度为约100℃至约400℃，如约200℃至约300℃的加热静电卡盘。处理腔室50内的基座80支撑与靶56相对的基板301，以涂覆从靶56溅射的蚀刻停止层302。射频功率源通过电容耦合电路偏压支撑基板301的基座80。基座是导电的，因此充当电极。在处理腔室50内存在等离子体的情况下，射频偏压导致在基座80上产生负DC自偏压，使得溅射的蚀刻停止材料离子朝向基板301加速，且电子轨迹深入到在基板301中形成的任何高深宽比的孔中。在一些实施方式中，在约5毫托至约20毫托的压力下，在约100℃至约400℃的基板温度下，如约200℃至约300℃下，沉积蚀刻停止层302。处理腔室50中的气流可设定为约15sccm至约150sccm的流速。射频功率源可设定在1kW到约10kW，如从约2kW到约3kW。
随后在操作325中对蚀刻停止层302进行溅射工艺。本文中，用诸如He离子、Ne离子、Ar离子、Kr离子、Xe离子或其组合的合适离子轰击蚀刻停止层302，以非晶化或基本非晶化蚀刻停止层302。由于溅射工艺，蚀刻停止层302是非晶的，因此在其上生长的金属层303具有约40μΩ·cm或更小的电阻率，且观察到金属层303与蚀刻停止层302之间的粘附。
操作325的溅射工艺可在溅射腔室中进行，如预清洁/预处理腔室，如可从加利福尼亚州圣克拉拉的应用材料公司获得的PC XTTM腔室或PC XTeTM腔室，但也可考虑其他腔室。作为操作325的溅射工艺的实例，其上设置有蚀刻停止层302的基板301被设置在诸如预清洁/预处理腔室的处理腔室中。预清洁/预处理腔室还可包括支撑基板的基座。基座包括加热的静电卡盘，以在低于约500℃的温度下加热基板301，如从约200℃到约450℃，如从约250℃到约350℃。预清洁/预处理腔室内的压力可从约5毫托到约100毫托，如从约5毫托到约50毫托。溅射气体包括任何合适的溅射气体，如He、Ne、Ar、Kr或Xe或其组合，该溅射气体流入预清洁/预处理腔室，并被激发成等离子体，以离子轰击蚀刻停止层302。溅射气体进入溅射腔室的气体流速可从约3sccm到约100sccm，如从约10sccm到约50sccm。操作325的溅射工艺可进行小于约5分钟的持续时间，如小于约3分钟，如小于约1分钟，如小于约30秒，如小于约20秒，如小于约10秒。
操作325中的溅射工艺可在约500W至约600W的射频偏压功率及约200W至约600W的等离子体功率下进行。相对于接地的预清洁/预处理腔室或接地的侧壁屏蔽，可利用DC功率源对靶进行从约500W至约10kW，如从约900W至约8kW，如从约1kW至约2kW的负偏压，以将溅射气体激发成等离子体。可利用交流功率源(图1A中未示出)来偏压基板301，使得仅具有最小能量及垂直轨迹的特定物种粒子撞击其上设置有蚀刻停止层302的基板301。具有较小能量及平坦入射角的其他物种将被阻止撞击基板。AC基板偏压功率可设定为从约0W到约500W的功率，如从约200W到约400W。
随后，在操作330中，金属层303沉积在蚀刻停止层302上。在一些实施方式中，金属层303包括任何合适的材料，如Ru、Mo、W、Cu、Co、Ir、金属硅化物、金属合金或其组合。金属层303通常使用PVD工艺来沉积。作为操作330的沉积工艺的实例，包括待溅射以沉积金属层303的金属(例如，W、Ru等)的靶56设置在处理腔室中，如图1A所示的处理腔室50。处理腔室50还可包括支撑基板301的基座。基座80包括加热的静电卡盘，以在低于约500℃的温度下加热基板301，如从约200℃到约450℃，如从约250℃到约350℃。处理腔室50内部的压力可从约5毫托到约100毫托，如从约5毫托到约50毫托。溅射气体包括任何合适的非反应性气体，如He、Ne、Ar、Kr、Xe或其组合，该溅射气体流入处理腔室50并被激发成等离子体，以在蚀刻停止层302上沉积金属层303。
相对于接地的处理腔室50或接地的侧壁屏蔽，可利用DC功率源60对靶56进行约500W至约10kW的负偏压，如约900W至约8kW，如约1kW至约2kW，以将溅射气体激发成等离子体。可利用交流功率源(图1A中未示出)来偏压基板。若使用AC功率源，则交流基板偏压功率可设定为从约0W到约500W的功率，如从约200W到约400W。从操作330产生的金属层303可具有约到约/>的厚度，如从约/>到约/>如约/>至约/>金属层303可具有约40μΩ·cm或更小的电阻率，如约35μΩ·cm或更小，如约30μΩ·cm或更小，如约25μΩ·cm或更小，如约20μΩ·cm或更小，如约15μΩ·cm或更小，如约10μΩ·cm或更小，如约5μΩ·cm或更小。
图3C图示了在蚀刻停止层351上方设置有金属层354及在基板350上方设置有蚀刻停止层351的半导体结构340。金属层包括金属种晶层352及块状金属层。基板350可为或包括诸如介电材料的任何合适的材料，例如硅、锗、石英及玻璃等。在一些实施方式中，若需要互连结构，或者若互连结构连接到诸如晶体管、电容器或电阻器的FEOL器件，则基板350可包括导体345(例如，塞、线等)。额外地或替代地，当形成互连结构时，半导体结构340可用于RIE工艺中以去除金属层354的至少一部分。
如上所述，通过现有技术方法沉积的蚀刻停止层可导致随后沉积的金属层具有不良电阻率，因为蚀刻停止层本身具有类晶体结构，其生长成尺寸小于约100纳米的小晶粒。图3D所示的工艺355克服了此问题。简而言之，工艺355包括使金属种晶层352的表面非晶化的处理工艺，使得沉积在其上的金属种晶层及块状金属层353的材料可生长成尺寸大于约100纳米、高达约2-3μm的大晶粒。金属层354的大晶粒导致金属层354与蚀刻停止层351的良好粘附，并产生电阻率小于约40μΩ·cm的金属层354。此外，若需要，工艺355能够使用例如常规的蚀刻停止材料，但也可使用其他蚀刻停止材料。
图3D为显示用于在蚀刻停止层351上形成金属层354的工艺355的选定操作的流程图。图3D中所示的工艺355可在没有真空中断的情况下执行，使得工艺355的操作完整。通过利用没有真空破坏的操作，金属种晶层352的氧化被消除(或至少减轻)，且金属层354的电阻率相对于现有技术得到改善。因此，在一些实施方式中，图3D的工艺355的一个或多个操作可在群集工具100或其他合适的工具中执行。
工艺355包括在操作360中将基板350置于处理腔室50(图1A)的处理空间中。随后，在操作365，基板350经历脱气工艺。操作365的脱气工艺可与图3B的操作315相同或相似。也可在脱气操作之前进行湿式清洁，以帮助去除污染物。随后，在操作370，通过PVD工艺在基板350上沉积蚀刻停止层351。操作370的蚀刻停止层351的沉积可与图3B的操作320相同或相似。蚀刻停止层351可包括任何合适的材料，如Ti、TiN、Ta、TaN、Mo、W、Ru或其组合。
随后在操作375中，在蚀刻停止层351上沉积金属种晶层352。金属种晶层352的沉积可使用PVD工艺在PVD腔室中沉积，如图1A的处理腔室50或其他合适的腔室。金属种晶层352的沉积(操作375)可与图3B的操作330相同或相似。在操作375中沉积的金属种晶层352的厚度可为约或更小，如从约/>到约/>如从约/>到约/>如从约/>到约如从约/>到约/>在一些实施方式中，金属种晶层352包括任何合适的材料，如Ru、Mo、W、Cu、Co、Ir、金属硅化物、金属合金或其组合。
随后在操作380中对金属种晶层352进行溅射工艺。在本文中，金属种晶层352被合适的离子轰击，如He离子、Ne离子、Ar离子、Kr离子、Xe离子或其组合，以非晶化或大体上非晶化金属种晶层352。操作380的溅射工艺可与图3B的操作325相同或相似。
随后，在操作385中，将块状金属层353沉积在金属种晶层352上。可在诸如图1A的处理腔室50的PVD腔室中使用PVD工艺来执行块状金属层353的沉积。操作385的块状金属层353的沉积可与图3B的操作330相同或相似。沉积的块状金属层353的厚度可为约或更小，如约/>或更小，如约/>至约/>如约/>至约/>如约/>至约/>在一些实施方式中，沉积的块状金属层353包括任何合适的材料，如Ru、Mo、W、Cu、Co、Ir、金属硅化物、金属合金或其组合。在一些实施方式中，块状金属层353包括与金属种晶层352相同的材料。或者，在至少一个实施方式中，块状金属层353包括与金属种晶层352不同的材料。
所得金属层354的厚度为约或更小，如约/>至约/>如约/>至约如约/>至约/>由操作380及操作385产生的金属层354的电阻率可为约40μΩ·cm或更小，如约35μΩ·cm或更小，如约30μΩ·cm或更小，如约25μΩ·cm或更小，如约20μΩcm或更小，如约15μΩ·cm或更小，如约10μΩ·cm或更小，如约5μΩ·cm或更小。
在图3D所示的工艺中，金属层354包括首先沉积的金属种晶层352，及随后沉积的块状金属层353。在金属种晶层352与块状金属层353的沉积之间执行溅射工艺。不欲被理论束缚，据信沉积金属种晶层352随后沉积块状金属层353，可改善金属层354的金属晶粒结构及电阻率。
本公开内容的实施方式一般还涉及在预成型通孔上形成选择性金属衬垫，随后沉积低电阻率金属层的工艺。此种工艺可用于形成例如半导体结构，如多层互连结构。
图4A显示了具有基板405的半导体结构400，基板405中形成有通孔410(或通孔塞)。基板405可为或包括诸如介电材料的任何合适的材料，例如硅、锗、石英及玻璃等。基板405可表示与下层的半导体结构接触以将互连结构与下层的半导体器件连接的结构。
通孔410可至少部分填充诸如金属材料的任何合适的材料，如Ru、W、Mo、Co、Ti、TiN或其组合。蚀刻停止层415(或衬垫层)选择性地设置在通孔410上方。金属层420设置在基板405的至少一部分的上方，并设置在蚀刻停止层415的至少一部分的上方。通常，用于形成蚀刻停止层415的材料不同于用于形成金属层的材料。在一些实施方式中，蚀刻停止层415包括任何合适的材料，如Ti、TiN、Ta、TaN、Mo、W、Ru或其组合。金属层420可包括任何合适的材料，如Ru、Mo、W、Cu、Co、Ir、金属硅化物、金属合金或其组合。当形成互连结构时，图4A所示的半导体结构400可用于RIE工艺中，以去除金属层420的至少一部分。
沉积蚀刻停止层的常规方法通常会在不当的基板表面上产生残余蚀刻停止材料。这些残留材料在没有被充分去除时会导致电流泄漏。相反，本发明人发现了克服这些及其他问题的方法。例如，工艺450使得能够使用仅沉积在金属通孔上而不是介电膜上的选择性金属蚀刻停止层实现低泄漏集成。
图4B为显示用于制造诸如多层互连结构的半导体结构(例如，与下方通孔欧姆接触的金属线)的工艺450的选定操作的流程图。工艺450使得例如蚀刻停止层415的选择性沉积能够在形成于基板405中的通孔410上进行，同时最小化(或消除)蚀刻停止层在基板405的介电材料上的沉积。图4B中所示的工艺的一个或多个操作可在没有真空中断的情况下执行，使得所述操作集成在单个工具中。通过利用没有真空中断的工艺，消除了(或至少减轻了)蚀刻停止层的氧化，且随后沉积的金属层420的电阻率相对于现有技术有所改良。因此，在一些实施方式中，工艺450的一个或多个操作可在群集工具100或其他合适的工具中执行。
工艺450包括在操作455中将基板405置于处理腔室的处理空间中。在操作460，基板405经历脱气工艺，例如蒸发污染物并防止污染物粘在基板405上。脱气工艺可包括在惰性气体环境中，在约150℃至约400℃的温度下，用例如IR光源和/或热板加热器来加热基板405。也可在脱气操作之前进行湿式清洁，以帮助去除污染物。
随后，在操作465中，通过CVD工艺在基板405上沉积蚀刻停止层415。在本文中，蚀刻停止层415选择性地沉积在通孔410中的材料上，使得基板405的介电材料不含或大体上不含用于形成蚀刻停止层415的材料。即，选择性沉积工艺不会在基板405的顶表面上形成蚀刻停止层415，从而防止其短路相邻的线/导电元件。认为蚀刻停止层415相对于现有技术改善了下层的金属层的电迁移性能及介电阻挡粘附。蚀刻停止层415可包括任何合适的材料，例如Ti、TiN、Ta、TaN、Mo、W、Ru、Co、Ni、Au、Ag、Mn、Sn、Al或其组合。
选择性沉积工艺可取决于前驱物及表面。可使用任何合适的技术来执行选择性沉积工艺，如等离子体处理、等离子体增强CVD、等离子体增强ALD或其任何组合。或者，可使用具有不同化学性质(无等离子体)的热表面处理来执行选择性沉积工艺，以实现选择性。蚀刻停止层415也可使用镀层、电镀或其他合适的沉积技术来施加，如CVD、PVD、ALD等。
作为操作465的CVD工艺的实例，可将含金属的前驱物以约10sccm至约3000sccm的流速(例如对于300mm基板约20sccm至约1500sccm，如约30sccm至约200sccm)引入处理腔室中，处理腔室中放置工件。在工艺期间，工件或基板基座的温度可从约200℃到约800℃，如从约350℃到约550℃，例如从约400℃到约500℃。在一些实施方式中，工件可被加热并保持在从约100℃到约600℃的温度，如从约120℃到约500℃，例如从约150℃到约425℃。处理腔室可具有受控的环境，该环境被加压从约1毫托到约100托，如从约1托到约10托，例如从约2托到约5托。
在蚀刻停止层415的形成期间，可将基板暴露于含金属前驱物，以掺杂蚀刻停止层415并与之反应，或在蚀刻停止层415的顶表面上形成合金层。尽管在图4A中没有示出，但是合金层可位于蚀刻停止层415之上及金属层420之下。
在一些实例中，当蚀刻终止层415由钴形成时，将工件暴露于含铝前驱物可选择性地将蚀刻终止层415转变成含钴合金，和/或在蚀刻终止层415上形成含钴合金，例如钴铝合金。在一些实施方式中，蚀刻停止层415或钴铝合金层可通过选择性Co沉积，随后选择性Al沉积来形成。在一些实施方式中，蚀刻停止层415或钴铝合金层可通过选择性Al沉积，随后选择性Co沉积来形成。在一些实施方式中，钴铝合金可通过选择性循环工艺形成，如Co-Al-Co-Al沉积。在此种情况下，基板可以交替的方式暴露于含钴前驱物及含铝前驱物，直到达到期望的厚度。在一些实施方式中，钴铝合金层可通过含钴前驱物及含铝前驱物的共流来形成。
合适的含钴前驱物包括甲基环戊二烯基双(羰基)钴(MeCpCo(CO)2)、乙基环戊二烯基双(羰基)钴(EtCpCo(CO)2)、二钴八(羰基)(Co2(CO)8)、亚硝酰三(羰基)钴((ON)Co(CO)3)或其组合。合适的含钴前驱物还包括钴羰基化合物或络合物，如环戊二烯基双(羰基)钴(CpCo(CO)2)、三羰基烯丙基钴((CO)3Co(CH2CH＝CH2))，六羰基丁基乙炔二钴(CCTBA,(CO)6Co2(HC≡CtBu))，六羰基甲基丁基乙炔二钴((CO)6Co2(MeC≡CtBu))，六羰基苯乙炔二钴((CO)6Co2(HC≡CPh))或其组合。合适的含钴前驱物还包括脒基钴或酰胺基钴络合物，如双(二(丁基二甲基甲硅烷基)酰胺基)钴(((BuMe2Si)2N)2Co)、双(二(乙基二甲基甲硅烷基)酰胺基)钴(((EtMe2Si)2N)2Co)、双(二(丙基二甲基甲硅烷基)酰胺基)钴(((PrMe2Si)2N)2Co)、双(二(三甲硅烷基)酰胺基)钴(((Me3Si)2N)2Co)、或其组合。在一些实施方式中，含钴前驱物可包括一种以上的上述含钴前驱物。
合适含铝前驱物包括氢化二甲基铝(DMAH)、三甲基铝(TMA、Al2Me6或(AlMe3)2)、三乙基铝(Al2Et6或TEA)、三(丁戊基)铝(tritertiarybutylaluminum，TTBA)、氢化铝(AlH3)或其组合。尽管本文论述了含铝前驱体，但是应该理解，也可使用其他合适的掺杂前驱体，如Ru、Mn或W，来与蚀刻停止层415反应，以转变蚀刻停止层415和/或在其上形成合金层。
随后，在操作470中，在蚀刻停止层415上沉积金属层420。可使用PVD工艺将金属层420沉积至约至约/>的厚度，如约/>至约/>如约/>至约/>操作470的金属层420的沉积可与图3B的操作330相同或相似。
在一些实施方式中，金属层420包括任何合适的材料，如Ru、Mo、W、Cu、Co、Ir、金属硅化物、金属合金或其组合。在至少一个实施方式中，用于形成金属层420的材料不同于用于形成蚀刻停止层415的材料。例如，当金属层420是W层时，蚀刻停止层415可为Ru层。即，金属层420不含或大体上不含Ru，而蚀刻停止层415不含或大体上不含W。作为另一个实例，当金属层420是Ru层时，蚀刻停止层415可为W层。在该实例中，金属层420不含或大体上不含W，蚀刻停止层415不含或大体上不含Ru。金属层420可具有约40μΩ·cm或更小的电阻率，如约35μΩ·cm或更小，如约30μΩ·cm或更小，如约25μΩ·cm或更小，如约20μΩ·cm或更小，如约15μΩ·cm或更小，如约10μΩ·cm或更小，如约5μΩ·cm或更小。
图5A显示了具有基板505的半导体结构500，基板505中形成有通孔510(或通孔塞)。基板505可为或包括诸如介电材料的任何合适的材料，如硅、锗、石英及玻璃等。基板505可表示与下层的半导体结构接触以将互连结构与下层的半导体器件连接的结构。通孔510可至少部分地填充有诸如金属材料的任何合适的材料，如Ru、W、Mo、Co、Ti、TiN或其组合。蚀刻停止层515(或衬垫层)选择性地设置在通孔510上。粘附层516设置在蚀刻停止层515的至少一部分上方，且设置在基板505的至少一部分上方。金属层520设置在粘附层516的至少一部分的上方。当形成互连结构时，半导体结构500可用于RIE工艺中来去除金属层520的至少一部分。
图5B为图标用于制造诸如多层互连结构的半导体结构(例如，与下方通孔欧姆接触的金属线)的工艺550的选定操作的流程图。工艺550能够实现例如结构的牢固粘附，而不会降低导线电阻或通孔接触电阻。图5B中所示的工艺的一个或多个操作可在没有真空中断的情况下执行，使得所述操作集成在单个工具中。通过利用没有真空中断的工艺，消除了(或至少减轻了)蚀刻停止层的氧化，且随后沉积的金属层520的电阻率相对于现有技术有所改良。因此，在一些实施方式中，工艺550的一个或多个操作可在群集工具100或其他合适的工具中执行。
工艺550包括在操作555中将基板505置于处理腔室的处理空间中。在操作560，基板505经历脱气工艺，例如蒸发污染物并防止污染物粘在基板505上。脱气工艺可包括在惰性气体环境中，在约150℃至约400℃的温度下，用例如IR光源和/或热板加热器来加热基板505。也可在脱气操作之前进行湿式清洁，以帮助去除污染物。
随后，在操作565中，通过CVD工艺在基板505上沉积蚀刻停止层515。在本文中，蚀刻停止层515选择性地沉积在通孔510上，使得基板505的介电材料不含或大体上不含用于形成蚀刻停止层515的材料。蚀刻停止层515可包括任何合适的材料，如Ti、TiN、Ta、TaN、Mo、W、Ru或其组合。操作565的CVD沉积可与图4B的操作465相同或相似。
在操作570中，接着将粘附层516沉积在蚀刻停止层515的至少一部分上及基板505的至少一部分上。粘附层516可使用PVD工艺沉积至约至约/>的厚度，如约/>至约如约/>至约/>粘附层516包括任何合适的材料，如Ti、TiN、Ta、TaN、Mo、W、Ru或其组合。在至少一个实施方式中，用于形成粘附层516的材料不同于用于形成蚀刻停止层515的材料。例如，当粘附层516是Ti层时，蚀刻停止层515可为Ru层和/或W层。即，粘附层516不含或大体上不含Ru和/或W，而蚀刻停止层515不含或大体上不含Ti。形成粘附层516的操作570的PVD工艺可与图3B的操作330相同或相似。
随后，在操作575中，在粘附层516上沉积金属层520。金属层520通常使用PVD工艺沉积至约至约/>的厚度，如约/>至约/>如约/>至约/>操作575的金属层520的沉积可与图3B的操作330相同或相似。
在一些实施方式中，金属层520包括任何合适的材料，如Ru、Mo、W、Cu、Co、Ir、金属硅化物、金属合金或其组合。在至少一个实施方式中，用于形成金属层520的材料不同于用于形成粘附层516的材料。例如，当金属层520是W层时，粘附层516可为Ru层。即，金属层520不含或大体上不含Ru，而粘附层516不含或大体上不含W。从操作575产生的金属层520可具有约40μΩ·cm或更小的电阻率，如约35μΩ·cm或更小，如约30μΩ·cm或更小，如约25μΩ·cm或更小，如约20μΩ·cm或更小，如约15μΩ·cm或更小，如约10μΩ·cm或更小，如约5μΩ·cm或更小。
图6A显示了具有基板605的半导体结构600，基板605中形成有通孔610(或通孔塞)。基板605可为或包括诸如介电材料的任何合适的材料，如硅、锗、石英及玻璃等。基板605可表示与下层的半导体结构接触以将互连结构与下层的半导体器件连接的结构。通孔610至少部分地填充有金属材料(例如，Ru、W、Mo、Co、Ti、TiN等或其组合)，且至少部分地填充有蚀刻停止层615(或衬垫层)。粘附层616设置在蚀刻停止层615的至少一部分上方，且设置在基板605的至少一部分上方。金属层620设置在粘附层616的至少一部分的上方。当形成互连结构时，半导体结构600可用于RIE工艺来去除金属层620的至少一部分。
图6B为显示用于制造诸如多层互连结构的半导体结构(例如，与下方通孔欧姆接触的金属线)的工艺650的选定操作的流程图。工艺650是构建具有低电阻率、改善的蚀刻停止特性及改善的粘附特性的期望特征的替代方法。图6B中所示的工艺的一个或多个操作可在没有真空中断的情况下执行，使得所述操作集成在单个工具中。通过利用没有真空中断的工艺，消除了(或至少减轻了)蚀刻停止层的氧化，且随后沉积的金属层620的电阻率相对于现有技术有所改良。因此，在一些实施方式中，工艺650的一个或多个操作可在群集工具100或其他合适的工具中执行。
工艺650包括在操作555中将基板605设置于处理腔室的处理空间中。在操作660，基板605经历脱气工艺，例如蒸发污染物并防止污染物粘在基板605上。脱气工艺可包括在惰性气体环境中，在约150℃至约400℃的温度下，用例如IR光源和/或热板加热器来加热基板605。也可在脱气操作之前进行湿式清洁，以帮助去除污染物。
在此阶段，通孔610的至少一部分为空的。随后，在操作665，通过CVD工艺在通孔610中选择性地沉积蚀刻停止层615，使得基板605的介电材料不含或大体上不含用于形成蚀刻停止层615的材料。操作665的CVD沉积可与图4B的操作465相同或相似。蚀刻停止层615可包括任何合适的材料，如Ti、TiN、Ta、TaN、Mo、W、Ru或其组合。
在操作670中，接着将粘附层616沉积在蚀刻停止层615的至少一部分上及基板605的至少一部分上。粘附层616可使用PVD工艺沉积至约至约/>的厚度，如约/>至约如约/>至约/>形成粘附层616的操作670的PVD工艺可与图5B的操作570相同或相似。粘附层可包括任何合适的材料，如Ti、TiN、Ta、TaN、Mo、W、Ru或其组合。在至少一个实施方式中，用于形成粘附层616的材料不同于用于形成蚀刻停止层615的材料。例如，当粘附层616是Ti层时，蚀刻停止层615可为Ru层和/或W层。即，粘附层616不含或大体上不含Ru和/或W，而蚀刻停止层615不含或大体上不含Ti。
随后，在操作675中，将金属层620沉积在粘附层616上。可使用PVD工艺将金属层620沉积至约至约/>的厚度，如约/>至约/>如约/>至约/>操作675的金属层620的沉积可与图3B的操作330相同或相似。在一些实施方式中，金属层620包括任何合适的材料，如Ru、Mo、W、Cu、Co、Ir、金属硅化物、金属合金或其组合。在至少一个实施方式中，用于形成金属层620的材料不同于用于形成粘附层616的材料。例如，当金属层620是钨层时，粘附层616可为钌层。即，金属层620不含或大体上不含Ru，而粘附层616不含或大体上不含W。
由操作675产生的金属层620可具有约40μΩ·cm或更小的电阻率，如约35μΩ·cm或更小，如约30μΩ·cm或更小，如约25μΩ·cm或更小，如约20μΩ·cm或更小，如约15μΩ·cm或更小，如约10μΩ·cm或更小，如约5μΩ·cm或更小。
本文描述了新的及改进的蚀刻停止/衬垫材料，其可例如主动导致在其上形成低电阻率金属层。本文描述的实施方式还包括可改变常规蚀刻停止/衬垫材料(例如，TiN)的一种或多种性质的工艺，使得在其上形成的金属层具有低电阻率。本文还描述了能够选择性沉积蚀刻停止衬垫材料使得其上形成的金属层具有低电阻率的工艺。
上文参考了本公开内容的实施方式。然而，应该理解，本公开内容不限于具体描述的实施方式。相反，以下特征及元素的任何组合，无论是否与不同的实施方式相关，皆被视为可实现及实践本公开内容。此外，尽管本公开内容的实施方式可实现优于其他可能的解决方案和/或现有技术的优点，但是特定的优点是否由给定的实施方式实现并不限制本公开内容。因此，前述方面、特征、实施方式及优点仅仅是说明性的，且不被认为是所附权利要求的要素或限制，除非在权利要求中明确陈述。同样，对“本公开内容”的引用不应被解释为本文公开的任何发明目标的概括，且不应被认为是所附权利要求的要素或限制，除非在权利要求中明确叙述。
出于本公开内容的目的，除非另有说明，否则术语“衬垫”及“蚀刻停止”可互换使用。因此，在此描述的与衬垫材料相关的实施方式进一步包括蚀刻停止材料，反之亦然。
出于本公开内容的目的，除非另有说明，否则本文详细说明及权利要求中的所有数值均由“约”或“近似”指示值修饰，并考虑了本领域技术人员预期的实验误差及变化。出于本公开内容的目的，除非另有说明，否则本文详细说明及权利要求中的所有数值均由“约”或“近似”指示值修饰，并考虑了本领域技术人员所预期的实验误差及变化。为了简洁起见，本文仅明确公开了某些范围。然而，从任何下限开始的范围可与任何上限结合以列举未明确列举的范围，并且，从任何下限开始的范围可与任何其他下限结合以列举未明确列举的范围，同样，从任何上限开始的范围可与任何其他上限结合以列举未明确列举的范围。此外，范围内包括其端点之间的每个点或单个值，即使没有明确列举。因此，每个点或单个值可作为其自身的下限或上限，与任何其他点或单个值或任何其他下限或上限相结合，以列举未明确列举的范围。
如本文所用，不定冠词“一”或“一个”应表示“至少一个”，除非另有说明或上下文另有明确指示。
尽管前述内容针对本公开内容的实施方式，但在不脱离本公开内容基本范围的情况下，可设计出本公开内容的其他及进一步的实施方式，其范围由所附权利要求决定。

Claims (20)

1.一种用于制造半导体结构的工艺，包括以下步骤：
在所述半导体结构上执行脱气操作；
在所述半导体结构上沉积衬垫层；
在所述半导体结构上执行溅射操作；和
通过物理气相沉积在所述衬垫层上沉积金属层，其中：
所述衬垫层包括Ti、Ta、TaN或上述的组合，且
所述金属层的电阻率为约30μΩ·cm或更小。
2.如权利要求1所述的工艺，其中所述脱气操作、沉积所述衬垫层、所述溅射操作及沉积所述金属层在单个群集工具中进行。
3.如权利要求1所述的工艺，其中所述衬垫层的厚度为约或更小。
4.如权利要求1所述的工艺，其中所述金属层的所述电阻率为约20μΩ·cm或更低。
5.如权利要求1所述的工艺，其中：
所述衬垫层的厚度约为或更小；
所述金属层的所述电阻率为约15μΩ·cm或更低；或者
上述的组合。
6.一种用于制造半导体结构的工艺，包括以下步骤：
在所述半导体结构上执行脱气操作；
在所述脱气操作之后，通过物理气相沉积在所述半导体结构上沉积蚀刻停止层；
在所述半导体结构上执行溅射操作；和
在执行所述溅射操作之后，通过物理气相沉积在所述半导体结构上沉积金属层。
7.如权利要求6所述的工艺，其中所述脱气操作、沉积所述蚀刻停止层、执行所述溅射操作及沉积所述金属层在单个群集工具中执行。
8.如权利要求6所述的工艺，其中在所述半导体结构上执行所述溅射操作包括在所述蚀刻停止层上执行溅射操作。
9.如权利要求6所述的工艺，其中：
在沉积所述蚀刻停止层之后且在执行所述溅射操作之前，所述工艺进一步包括以下步骤：通过物理气相沉积在所述蚀刻停止层上沉积金属种晶层；和
在所述半导体结构上执行所述溅射操作的步骤包括以下步骤：在所述金属种晶层上执行所述溅射操作。
10.如权利要求9所述的工艺，其中：
所述溅射操作进行约30秒或更少；
所述金属种晶层具有约或更小的厚度；
所述金属层具有约或更大的厚度；或者
上述的组合。
11.如权利要求6所述的工艺，其中所述金属层具有电阻率为约40μΩ·cm或更低。
12.如权利要求11所述的工艺，其中所述金属层的所述电阻率为约30μΩ·cm或更低。
13.如权利要求6所述的工艺，其中：
所述蚀刻停止层包括Ti、TiN、Ta、TaN、Mo、W、Ru或上述的组合；和
所述金属层包括Ru、Mo、W、Cu、Co、Ir或上述的组合。
14.如权利要求11所述的工艺，其中所述金属层包括Ru、W或两者。
15.一种制造互连结构的工艺，包括以下步骤：
在半导体结构上执行脱气操作，所述半导体结构包括介电材料及通孔，所述通孔至少部分填充有金属材料；
在所述脱气操作之后，通过化学气相沉积在所述半导体结构上沉积蚀刻停止层；和
在沉积所述蚀刻停止层之后，通过物理气相沉积在所述半导体结构上沉积金属层以形成所述互连结构。
16.如权利要求15所述的工艺，其中所述脱气操作、沉积所述蚀刻停止层及沉积所述金属层在单个群集工具中进行。
17.如权利要求15所述的工艺，其中：
所述蚀刻停止层选择性地沉积在至少部分填充有所述金属材料的所述通孔上；
在沉积所述蚀刻停止层之后，所述工艺进一步包括以下步骤：通过物理气相沉积在所述蚀刻停止层的至少一部分上及所述介电材料的至少一部分上沉积粘附层；和
沉积所述金属层包括在所述粘附层上沉积所述金属层。
18.如权利要求15所述的工艺，其中当所述通孔的至少一部分没有所述金属材料时，在所述通孔中形成所述蚀刻停止层。
19.如权利要求15所述的工艺，其中：
所述蚀刻停止层包括Ti、TiN、Ta、TaN、Mo、W、Ru或上述的组合；
所述金属层包括Ru、Mo、W、Cu、Co、Ir或上述的组合；和
所述蚀刻停止层包括不同于所述金属层的材料。
20.如权利要求15所述的工艺，其中所述金属层的电阻率为约30μΩ·cm或更低。
CN202280019033.3A 2021-03-05 2022-01-05 减材金属及减材金属半导体结构 Pending CN117015853A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/193,994 US11923244B2 (en) 2021-03-05 2021-03-05 Subtractive metals and subtractive metal semiconductor structures
US17/193,994 2021-03-05
PCT/US2022/011342 WO2022186897A1 (en) 2021-03-05 2022-01-05 Subtractive metals and subtractive metal semiconductor structures

Publications (1)

Publication Number Publication Date
CN117015853A true CN117015853A (zh) 2023-11-07

Family

ID=83116371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280019033.3A Pending CN117015853A (zh) 2021-03-05 2022-01-05 减材金属及减材金属半导体结构

Country Status (6)

Country Link
US (2) US11923244B2 (zh)
JP (1) JP2024508912A (zh)
KR (1) KR20230145215A (zh)
CN (1) CN117015853A (zh)
TW (1) TW202242967A (zh)
WO (1) WO2022186897A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688782B2 (en) * 2021-03-25 2023-06-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372633B1 (en) * 1998-07-08 2002-04-16 Applied Materials, Inc. Method and apparatus for forming metal interconnects
US7186648B1 (en) * 2001-03-13 2007-03-06 Novellus Systems, Inc. Barrier first method for single damascene trench applications
US6974768B1 (en) 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US7396755B2 (en) * 2005-05-11 2008-07-08 Texas Instruments Incorporated Process and integration scheme for a high sidewall coverage ultra-thin metal seed layer
US7528066B2 (en) 2006-03-01 2009-05-05 International Business Machines Corporation Structure and method for metal integration
US8969195B2 (en) * 2008-02-22 2015-03-03 International Business Machines Corporation Methods of manufacturing semiconductor devices and a semiconductor structure
US8017523B1 (en) 2008-05-16 2011-09-13 Novellus Systems, Inc. Deposition of doped copper seed layers having improved reliability
WO2016130787A1 (en) * 2015-02-13 2016-08-18 Applied Materials, Inc. Interconnect structures and methods of formation
US10636702B2 (en) * 2018-09-27 2020-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive interconnect structures in integrated circuits

Also Published As

Publication number Publication date
US11923244B2 (en) 2024-03-05
WO2022186897A1 (en) 2022-09-09
TW202242967A (zh) 2022-11-01
KR20230145215A (ko) 2023-10-17
JP2024508912A (ja) 2024-02-28
US20240213088A1 (en) 2024-06-27
US20220285212A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
US6562715B1 (en) Barrier layer structure for copper metallization and method of forming the structure
US7416979B2 (en) Deposition methods for barrier and tungsten materials
US6740585B2 (en) Barrier formation using novel sputter deposition method with PVD, CVD, or ALD
US8617982B2 (en) Subtractive patterning to define circuit components
US20020060363A1 (en) Reliability barrier integration for Cu application
TWI723465B (zh) 形成鎳矽化物材料之方法
US20090227105A1 (en) Methods of forming a layer for barrier applications in an interconnect structure
EP1094504A2 (en) PVD-IMP tungsten and tungsten nitride as a liner, barrier, and/or seed layer
US20240213088A1 (en) Subtractive metals and subtractive metal semiconductor structures
US20190385908A1 (en) Treatment And Doping Of Barrier Layers
US6528180B1 (en) Liner materials
US20020093101A1 (en) Method of metallization using a nickel-vanadium layer
TWI651807B (zh) Ｃｕ配線之製造方法
CN114981934A (zh) 用于减除式自对准的方法和装置
US10014179B2 (en) Methods for forming cobalt-copper selective fill for an interconnect
TW202117037A (zh) 用於藉由物理氣相沉積（ｐｖｄ）來沉積鋁的方法與設備
WO2020226938A1 (en) Methods and apparatus for filling a feature disposed in a substrate
US20220364230A1 (en) Pulsing plasma treatment for film densification

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination