JP2024508912A - サブトラクティブ金属及びサブトラクティブ金属半導体 - Google Patents

サブトラクティブ金属及びサブトラクティブ金属半導体 Download PDF

Info

Publication number
JP2024508912A
JP2024508912A JP2023553597A JP2023553597A JP2024508912A JP 2024508912 A JP2024508912 A JP 2024508912A JP 2023553597 A JP2023553597 A JP 2023553597A JP 2023553597 A JP2023553597 A JP 2023553597A JP 2024508912 A JP2024508912 A JP 2024508912A
Authority
JP
Japan
Prior art keywords
layer
etch stop
metal
metal layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023553597A
Other languages
English (en)
Inventor
ホー レン，
ハオ ジャン，
シー イウ，
メフル ビー． ナイク，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2024508912A publication Critical patent/JP2024508912A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本開示の実施形態は、概して、サブトラクティブ金属、サブトラクティブ金属半導体構造、サブトラクティブ金属相互接続、並びにこのような半導体構造及び相互接続を形成するためのプロセスに関する。一実施形態では、半導体構造を製造するプロセスが提供される。該プロセスは、半導体構造上でガス抜き処理を実施すること、及び半導体構造上にライナ層を堆積することを含む。該プロセスは、半導体構造上でスパッタ処理を実施すること、及び物理的気相堆積によってライナ層上に金属層を堆積することをさらに含み、ライナ層はＴｉ、Ｔａ、ＴａＮ、又はそれらの組合せを含み、金属層の抵抗率は約３０μΩ・ｃｍ以下である。【選択図】図３Ｂ

Description

本開示の実施形態は、概して、サブトラクティブ金属、サブトラクティブ金属半導体構造、サブトラクティブ金属相互接続、及びこのような半導体構造及び相互接続を形成するためのプロセスに関する。
相互接続は、回路要素を電気的に接続する構造である。従来、オンチップ相互接続は、デバイス構造のさまざまな層を貫通して開孔が生成されるダマシンプロセスによって製造され、開孔は銅などの導電性材料で満たされ、層間の相互接続、及び個々の層に位置するデバイスの特徴間の相互接続が形成される。しかしながら、銅ダマシンプロセスは、５０ｎｍ未満の特徴サイズを有するチップには実用的ではない可能性がある。例えば、粒界散乱に起因して線幅が狭くなると金属の抵抗が増加し、細いラインのＣｕ相互接続ではエレクトロマイグレーションのリスクが増加する。この課題を克服するために、タングステン（Ｗ）及び他の金属相互接続を含むサブトラクティブ金属が提案されている。このような相互接続の製造は、通常、金属エッチング停止／ライナ層（例えば、ＴｉＮ）上にＷ層を堆積し、続いてＷ層とＴｉＮ層とをサブトラクティブ的にエッチングすること、新たに形成された金属トレンチに誘電体材料を充填することを含む。しかしながら、ＴｉＮ上に堆積されるＷ及び他の金属は、例えば４０μΩ・ｃｍ以上など、抵抗率
が高くなる。
改善されたサブトラクティブ金属半導体構造、サブトラクティブ金属相互接続、及びそれらを形成するためのプロセスが必要とされている。
本開示の実施形態は、概して、サブトラクティブ金属、サブトラクティブ金属半導体構造、サブトラクティブ金属相互接続、並びにこのような半導体構造及び相互接続を形成するためのプロセスに関する。
一実施形態では、半導体構造を製造するプロセスが提供される。該プロセスは、半導体構造上でガス抜き処理を実施すること、及び半導体構造上にライナ層を堆積することを含む。該プロセスは、半導体構造上でスパッタ処理を実施すること、及び物理的気相堆積によってライナ層上に金属層を堆積することをさらに含み、ここで、ライナ層はＴｉ、Ｔａ、ＴａＮ、又はそれらの組合せを含み、金属層の抵抗率は約３０μΩ・ｃｍ以下である。
別の実施形態では、半導体構造を製造するプロセスが提供される。該プロセスは、半導体構造上でガス抜き処理を実施すること、及びガス抜き処理の後に物理的気相堆積によって半導体構造上にエッチング停止層を堆積することを含む。該プロセスは、半導体構造上でスパッタ処理を実施すること、及びスパッタ処理の実施後に物理的気相堆積によって半導体構造上に金属層を堆積することをさらに含む。
別の実施形態では、相互接続構造を製造するプロセスが提供される。該プロセスは、半導体構造上でガス抜き処理を実施することを含み、該半導体構造は誘電体材料とビアホールとを含み、該ビアホールは金属材料で少なくとも部分的に充填される。該プロセスは、ガス抜き処理後に化学気相堆積によって半導体構造上にエッチング停止層を堆積することをさらに含む。該プロセスは、エッチング停止層の堆積後に物理的気相堆積によって半導体構造上に金属層を堆積して相互接続構造を形成することをさらに含む。
本開示の上記特徴を詳細に理解することができるように、その一部が添付の図面に示されている実施形態を参照することにより、上に簡単に要約されている本開示のより詳細な説明を得ることができる。しかしながら、添付の図面は例示的な実施形態を示しているにすぎず、したがって、その範囲を限定するとみなすべきではなく、他の等しく有効な実施形態も許容されうることに留意されたい。
本開示の少なくとも１つの実施形態による、本明細書に記載される１つ以上の処理の実施に有用な物理的気相堆積（ＰＶＤ）チャンバの一例を示す図 本開示の少なくとも１つの実施形態による、本明細書に記載される１つ以上の処理の実施に有用なクラスタツールの一例を示す図 本開示の少なくとも１つの実施形態による例示的な半導体構造の断面図 本開示の少なくとも１つの実施形態による例示的な半導体構造の断面図 本開示の少なくとも１つの実施形態による、エッチング停止層上に低抵抗金属層を形成するための例示的なプロセスの選択された処理を示すフローチャート 本開示の少なくとも１つの実施形態による例示的な半導体構造の断面図 本開示の少なくとも１つの実施形態による、エッチング停止層上に低抵抗金属層を形成するための例示的なプロセスの選択された処理を示すフローチャート 本開示の少なくとも１つの実施形態による例示的な半導体構造の断面図 本開示の少なくとも１つの実施形態による、多層相互接続構造を形成するための例示的なプロセスの選択された処理を示すフローチャート 本開示の少なくとも１つの実施形態による例示的な半導体構造の断面図 本開示の少なくとも１つの実施形態による、多層相互接続構造を形成するための例示的なプロセスの選択された処理を示すフローチャート 本開示の少なくとも１つの実施形態による例示的な半導体構造の断面図 本開示の少なくとも１つの実施形態による、多層相互接続構造を形成するための例示的なプロセスの選択された処理を示すフローチャート
理解を容易にするため、可能な場合には、図面に共通する同一の要素を示すために同一の参照番号が用いられる。一実施形態の要素及び特徴は、さらなる記載がなくとも、他の実施形態に有益に組み込むことができることが想定されている。
本開示の実施形態は、概して、サブトラクティブ金属、サブトラクティブ金属半導体構造、サブトラクティブ金属相互接続、並びにこのような半導体構造及び相互接続を形成するためのプロセスに関する。本発明者らは、例えば、その上に低抵抗率の金属層を能動的に形成することができる、新しい改善されたエッチング停止材料／ライナ材料を見出した。本発明者らはまた、その上に形成された金属層が低い抵抗率を有するように、従来のエッチング停止材料／ライナ材料（例えば、ＴｉＮ）の１つ以上の特性を変更することができる、新しい改善されたプロセスも見出した。本発明者らはまた、その上に形成された金属層が低い抵抗率を有するように、エッチング停止ライナ材料の選択的堆積を可能にする、新しい改善されたプロセスも見出した。
ライン抵抗及びビア抵抗は、相互接続にとって重要な特性である。上述したように、サブトラクティブプロセスを使用して小さい特徴サイズの相互接続を形成するための従来の材料は、高すぎる抵抗率を示す。加えて、このようなサブトラクティブプロセスに有用な金属エッチング停止材料／ライナ材料は、層間剥離を避けるために誘電体材料と半導体構造の金属材料との間の接着性を確保する必要があり、また、エッチングが下層のビア及び／又は半導体構造の他の特徴に到達するのを十分に防止する必要がある。本明細書に記載される実施形態は、材料がこれら及び他の要件を満たすことを可能にする。
図１Ａは、本明細書に記載される１つ以上の処理の実施に有用な処理チャンバ５０の一例である。処理チャンバ５０は、中心軸５４の周りに配置された真空チャンバ５２を含む。スパッタリングされた金属の供給源を提供するターゲット５６が、中心軸５４上にあり、アイソレータ５８を通じて支持されている。アイソレータ５８は、ターゲット５６を真空チャンバ５２に対して密閉し、電気的に接地された真空チャンバ５２からターゲット５６を電気的に絶縁する。ＤＣ電源６０は、接地された真空チャンバ５２対してターゲット５６に負のバイアスをかけ、プラズマ処理ガスを励起してプラズマにする。プラズマ処理ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｎ２、又はそれらの組合せなどの任意の適切な非反応性ガスでありうる。プラズマ処理ガスは、ガス源６２からマスフローコントローラ６４を介して真空チャンバ５２内に供給される。ターゲット電力がプラズマ処理ガスを励起してプラズマにし、プラズマのイオンがターゲット５６に向かって加速され、そこから金属原子がスパッタリングされる。プラズマの密度は、反対の磁極の外側磁極７０によって囲まれた内側磁極６８を有するマグネトロン６６を配置することによって増加させることができる。磁極６８、７０は、真空チャンバ５２内にターゲット５６の面に平行に磁場を投射して電子を捕捉し、それによりプラズマ密度と結果として生じるスパッタリング速度を増大させる。磁極６８、７０は、中心軸５４に沿って延びるシャフト７４に接続されたアーム７２上に支持されている。モータ７６がシャフト７４及びマグネトロン６６を中心軸５４の周りで回転させ、例えば方位角の均一性を提供する。
真空チャンバ５２内のペデスタル８０が、ターゲット５６に対向して基板８２を支持する。ＲＦ電源８４は、容量結合回路８６を介してペデスタル８０にバイアスをかける。真空チャンバ５２内のプラズマ存在下でのＲＦバイアスにより、ペデスタル８０上に負のＤＣ自己バイアスが発生し、その結果、スパッタされた金属イオンが基板８２に向かって加速され、それらの軌道が基板８２に形成された高アスペクト比の穴の奥深くに進入する。
処理チャンバ５０はクラスタツールの一部であってもよい。クラスタツールは、少なくとも第１のチャンバと中央移送チャンバとを含む。中央移送チャンバは、処理チャンバとロードロックチャンバとの間で基板を往復搬送することができるロボットを格納することができる。移送チャンバは、通常、減圧条件で維持され、基板をあるチャンバから別のチャンバへ、及び／又はクラスタツールの前端に配置されたロードロックチャンバへと往復させる中間ステージを提供する。本開示に適合しうるクラスタツールの一例は、米国カリフォルニア州サンタクララ所在のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＥｎｄｕｒａ（登録商標）クラスタツールである。しかしながら、チャンバの厳密な配置及び組合せは、本明細書に記載されたプロセスの特定の工程を実行する目的で変更することができる。使用することができる他の処理チャンバには、限定はしないが、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、及び／又は他の基板処理が含まれる。クラスタツール上のチャンバ内でプロセスを実施することにより、後続の膜を堆積する前に酸化することなく、空気中の不純物による基板の表面汚染を回避することができる。
図１Ｂは、本明細書に記載されるプロセスの１つ以上の処理の実施に用いることができるクラスタツール１００の一例である。クラスタツール１００は、複数の側面を備えた中央移送ステーション１２１、１３１を含む。ロボット１２５、１３５は、中央移送ステーション１２１、１３１内に位置づけられ、処理チャンバ１０２、１０４、１０６、１０８、１１０、１１２、１１４、１１６、及び１１８と移送チャンバ１２２及び１２４との間でロボットブレードを移動させるように構成される。処理チャンバ１０２、１０４、１０６、１０８、１１０、１１２、１１４、１１６、及び１１８は、隣接する処理ステーションから隔離された、別個の処理領域を提供する。クラスタツール１００は、中央移送ステーションに接続された、１つ以上のＰＶＤチャンバ、１つ以上のＣＶＤチャンバ、及び／又は他のチャンバを含むことができる。処理チャンバ１０２、１０４、１０６、１０８、１１０、１１２、１１４、１１６、及び１１８のうちの少なくとも１つは処理チャンバ５０である。ファクトリインターフェース１５０がロードロックチャンバ１６０、１６２に接続される。ファクトリインターフェース１５０は、ローディングチャンバ１５４とアンローディングチャンバ１５６とを含む。ロボット１５２は、ローディングチャンバ１５４からロードロックチャンバ１６０へと、及びロードロックチャンバ１６２からアンローディングチャンバ１５６へと基板を移送する。
コントローラ１９０は、ロボット１２５、１３５、並びに処理チャンバ１０２、１０４、１０６、１０８、１１０、１１２、１１４、１１６、及び１１８と通信し、これらを制御する。コントローラ１９０は、中央処理装置（ＣＰＵ）１９２、メモリ１９４、入力／出力（Ｉ／Ｏ）１９６、及びサポート回路１９８を含むコンピュータでありうる。コントローラ１９０のメモリ１９４又はコンピュータ可読媒体は、非一時的メモリ（例えば、ランダムアクセスメモリ（ＲＡＭ））、読取り専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、光記憶媒体（例えば、コンパクトディスク又はデジタルビデオディスク）、フラッシュドライブ、若しくはローカル又は遠隔の任意の他の形態のデジタルストレージなどの容易に入手可能なメモリのうちの１つ以上でありうる。メモリ１９４は、クラスタツール１００のパラメータ及び構成要素を制御するためにプロセッサ（例えば、ＣＰＵ１９２）によって動作可能な命令セットを保持することができる。サポート回路１９８は、従来の方法でプロセッサを支援するためにＣＰＵ１９２に接続される。本明細書に記載されるプロセスの１つ以上の動作は、プロセッサによって実行されると該プロセッサに本明細書に記載される方法でクラスタツール１００又は個々の処理ユニットの動作を制御させるソフトウェアルーチンとしてメモリ１９４に格納することができる。
本開示の実施形態は、概して、新しい改善されたライナ層、及びこのようなライナ層を形成するためのプロセスに関する。図２は、基板２０２の上にライナ層２０６が配置された半導体構造２００を示している。基板２０２は、例えば、誘電体材料、とりわけケイ素、ゲルマニウム、石英、及びガラスなどの任意の適切な材料であるか、又はそれらを含みうる。半導体構造２００は、反応性イオンエッチング（ＲＩＥ）プロセスで使用して、相互接続構造を形成するときに金属層２１０の少なくとも一部を除去することができる。
幾つかの実施形態では、ライナ層２０６は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｍｏ、Ｗ、Ｒｕ、又はそれらの組合せなどの任意の適切な材料を含む。少なくとも１つの実施形態では、ライナ層２０６は、約５０Å以下、例えば約３０Å以下、例えば約２５Å以下、例えば約２０Å以下、例えば約１５Å以下、例えば約１０Å以下、例えば約５Å以下の厚さを有する。幾つかの実施形態では、金属層２１０は、Ｒｕ、Ｍｏ、Ｗ、Ｃｕ、Ｃｏ、Ｉｒ、金属ケイ化物、金属合金、又はそれらの組合せなどの任意の適切な材料を含む。金属層２１０は、約４０μΩ・ｃｍ以下、例えば約３５μΩ・ｃｍ以下、例えば約３０μΩ・ｃｍ以下、例えば約２５μΩ・ｃｍ以下、例えば約２０μΩ・ｃｍ以下、例えば約１５μΩ・ｃｍ以下、例えば約１０μΩ・ｃｍ以下、例えば約５μΩ・ｃｍ以下の抵抗率を有しうる。本明細書で提供される抵抗の値は、４点プローブを使用して測定される。ライナ層２０６及び金属層２１０は、例えば以下に論述するプロセス３０５（図３Ｂ）又はプロセス３５５（図３Ｄ）によって形成することができる。
本明細書に記載されるライナ層２０６は、ライナ層として有用な新しい材料を表している。さらには、その後に堆積される金属層２１０は、従来のＴｉＮライナ上に堆積される従来の金属層と比較して改善された抵抗率を有する。
従来技術の金属ライナは、典型的には、４０μΩ・ｃｍを超える抵抗率を示す。このような高い抵抗率は、ＴｉＮライナの結晶状構造により、金属層が約１００ｎｍ未満のサイズを有する小さい粒子へと成長することによるものである。加えて、ＴｉＮ含有層などの薄い（例えば、約２０Å以下）ライナ／エッチング停止層の従来のＰＶＤ堆積は、堆積中に核形成部位が生成されることから、困難である。さらには、薄いライナ／エッチング停止層の従来のＣＶＤ堆積を実施する場合、不純物が導入される可能性がある。ライナ内のこのような核形成部位及び不純物により、金属層が高いライン抵抗及び高いビア抵抗を有する可能性がある。対照的に、本明細書に記載される実施形態は、ライナ層２０６上への低抵抗率金属層２１０（例えば、約４０μΩ・ｃｍ以下）の堆積を可能にする。さらには、ライナ層２０６には、金属の相互拡散がほとんど又はまったく見られない。
本開示の実施形態は、概して、ライナ／エッチング停止層として用いられるＴｉＮなどの従来の材料を改善するためのプロセスにも関する。簡単に言えば、幾つかの実施形態では、該プロセスは、その後に堆積される金属層が改善された抵抗率を有するように、例えばＴｉＮで作られた従来のエッチング停止層を処理するために使用することができる。加えて、又は代替的に、該プロセスは、その後に堆積される金属層の抵抗率を従来技術よりも改善するように、従来のエッチング停止層上に堆積された金属シード層を処理するために使用することができる。
図３Ａは、エッチング停止層３０２の上に金属層３０３が配置された半導体構造３００を示している。エッチング停止層３０２は、基板３０１の上に配置される。基板３０１は、例えば、誘電体材料、とりわけケイ素、ゲルマニウム、石英、及びガラスなどの任意の適切な材料であるか、又はそれらを含みうる。幾つかの実施形態では、相互接続構造が必要な場合、あるいはトランジスタ、キャパシタ、又は抵抗器などのフロントエンドオブライン（ＦＥＯＬ）デバイスに接続されている場合、基板３０１は導体３０４（例えば、プラグ、ラインなど）を含むことができる。加えて、又は代替的に、半導体構造３００をＲＩＥプロセスで使用して、相互接続構造を形成するときに金属層３０３の少なくとも一部を除去することができる。上述したように、ＴｉＮ自体が約１００ｎｍ未満のサイズを有する小さい粒子へと成長する結晶状構造を有するため、従来のＴｉＮエッチング停止層では、その後に堆積される金属層の抵抗が不十分になる可能性がある。図３Ｂに関連して説明した処理プロセスは、従来技術に見られるこの問題及び他の問題を克服する。
図３Ｂは、半導体構造３００を形成するためのプロセス３０５の選択された処理を示すフローチャートである。プロセス３０５は、必要に応じて、従来のエッチング停止材料の使用を可能にするが、他のエッチング停止材料を使用することもできる。プロセス３０５は、金属層３０３の（一又は複数の）金属が約１００ｎｍから約２～３μｍのサイズを有する大きい粒子へと成長することができるように、エッチング停止層３０２の表面をアモルファス化するための処理プロセスを含む。金属層３０３の（一又は複数の）金属の大きい粒子は、金属層３０３のエッチング停止層３０２への接着をもたらし、約４０μΩ・ｃｍ以下の抵抗を有する金属層３０３を生成する。
図３Ｂに示されるプロセス３０５の１つ以上の処理は、プロセス３０５の処理を単一のツールに統合することができるように、真空破壊することなく実施することができる。（一又は複数の）真空破壊を含まないプロセスを利用することにより、エッチング停止層の酸化が排除（又は少なくとも軽減）され、その後に堆積される金属層３０３の抵抗率が従来技術よりも改善される。したがって、幾つかの実施形態では、プロセス３０５の１つ以上の処理は、クラスタツール１００又は他の適切なツールにおいて実施することができる。
プロセス３０５は、処理３１０で処理チャンバの処理容積内に基板３０１を配置することを含む。基板３０１は、処理３１５で、例えば汚染物質を蒸発させ、汚染物質が基板３０１に付着するのを防止する、ガス抜きプロセスを受ける。ガス抜きプロセスは、例えば、赤外線（ＩＲ）光源及び／又はホットプレートヒータを用いて、不活性ガス環境において約１５０℃から約４００℃の温度で基板３０１を加熱することを含みうる。汚染物質の除去を助けるために、ガス抜き処理の前にウェットクリーニングを実施することもできる。
次に、処理３２０で、ＰＶＤプロセスによって基板３０１上にエッチング停止層３０２が堆積される。図１Ａに示されるＰＶＤ処理チャンバを使用することができるが、他のＰＶＤチャンバも想定されている。エッチング停止層３０２は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｍｏ、Ｗ、Ｒｕ、又はそれらの組合せなどの任意の適切な材料を含みうる。幾つかの実施形態では、エッチング停止層３０２は、約５Åから約５０Å、例えば約１０Åから約３０Å、例えば約１５Åから約２５Åの厚さを有する。少なくとも１つの実施形態では、エッチング停止層は、約３０Å以下、例えば約２５Å以下、例えば約２０Å以下、例えば約１５Å以下、例えば約１０Å以下の厚さを有しうる。
処理３２０のＰＶＤプロセスの一例として、エッチング停止材料を含むターゲット５６が図１Ａに示される処理チャンバ５０に提供される。ペデスタル８０は、約１００℃から約４００℃、例えば約２００℃から約３００℃の温度で加熱された静電チャックを含む。処理チャンバ５０内のペデスタル８０は、ターゲット５６からスパッタされたエッチング停止層３０２でコーティングされるように、ターゲット５６に対向して基板３０１を支持する。ＲＦ電源は、容量結合回路を介して基板３０１を支持するペデスタル８０にバイアスをかける。ペデスタルは導電性であり、その結果、電極として機能する。処理チャンバ５０内でのプラズマ存在下でのＲＦバイアスにより、ペデスタル８０上に負のＤＣ自己バイアスが発生し、その結果、スパッタされたエッチング停止材料イオンが基板３０１に向かって加速され、それらの軌道が基板３０１に形成された高アスペクト比の穴の奥深くに進入する。幾つかの実施形態では、エッチング停止層３０２は、約５ｍＴｏｒｒから約２０ｍＴｏｒｒの圧力、約１００℃から約４００℃、例えば約２００℃から約３００℃の基板温度で堆積される。処理チャンバ５０内のガス流は、約１５ｓｃｃｍから約１５０ｓｃｃｍの流量に設定することができる。ＲＦ電源は、１ｋＷから約１０ｋＷ、例えば約２ｋＷから約３ｋＷに設定することができる。
次に、エッチング停止層３０２は、処理３２５においてスパッタプロセスに供される。ここで、エッチング停止層３０２に、Ｈｅイオン、Ｎｅイオン、Ａｒイオン、Ｋｒイオン、Ｘｅイオン、又はそれらの組合せなどの適切なイオンを衝突させて、エッチング停止層３０２をアモルファス化又は実質的にアモルファス化する。エッチング停止層３０２はスパッタプロセスの結果として非晶質になることから、その上で成長した金属層３０３は約４０μΩ・ｃｍ以下の抵抗率を有し、金属層３０３とエッチング停止層３０２との間に密着性が観察される。
処理３２５のスパッタプロセスは、スパッタチャンバ、例えば、米国カリフォルニア州サンタクララ所在のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＰＣ ＸＴ（商標）チャンバ又はＰＣ ＸＴｅ（商標）チャンバなどの前洗浄／前処理チャンバ内で実施することができるが、他のチャンバも想定されている。処理３２５のスパッタプロセスの一例として、エッチング停止層３０２がその上に配置された基板３０１が前洗浄／前処理チャンバなどの処理チャンバ内に配置される。前洗浄／前処理チャンバはまた、基板を支持するペデスタルも含みうる。ペデスタルは、約５００℃未満、例えば約２００℃から約４５０℃、例えば約２５０℃から約３５０℃の温度で基板３０１を加熱するための加熱された静電チャックを含む。前洗浄／前処理チャンバ内の圧力は、約５ｍＴｏｒｒから約１００ｍＴｏｒｒ、例えば約５ｍＴｏｒｒから約５０ｍＴｏｒｒでありうる。Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、又はＸｅ、又はそれらの組合せなどの任意の適切なスパッタガスを含むスパッタガスが前洗浄／前処理チャンバに流入され、プラズマへと励起されて、エッチング停止層３０２をイオンと衝突させる。スパッタチャンバへのスパッタガスのガス流量は、約３ｓｃｃｍから約１００ｓｃｃｍ、例えば約１０ｓｃｃｍから約５０ｓｃｃｍでありうる。処理３２５のスパッタプロセスは、約５分（ｍｉｎ）未満、例えば約３分未満、例えば約１分未満、例えば約３０秒（ｓ）未満、例えば約２０秒未満、例えば約１０秒未満からの時間、実施することができる。
処理３２５におけるスパッタプロセスは、約５００Ｗから約６００ＷのＦバイアス電力及び約２００Ｗから約６００Ｗのプラズマ出力で実施することができる。ＤＣ電源を利用して、接地された前洗浄／前処理チャンバ又は接地された側壁シールドに対してターゲットに約５００Ｗから約１０ｋＷ、例えば約９００Ｗから約８ｋＷ、例えば約１ｋＷから約２ｋＷで負のバイアスをかけて、スパッタガスを励起してプラズマにすることができる。ＡＣ電源（図１Ａには示されていない）を利用して、最小のエネルギー及び垂直軌道を有するある特定核種の粒子のみが、エッチング停止層３０２がその上に配置された基板３０１に衝突するように、基板３０１にバイアスをかけることができる。エネルギーが低く、入射角が平坦な他の核種は、基板への衝突を防ぐ。ＡＣ基板バイアス電力は、約０Ｗから約５００Ｗ、例えば約２００Ｗから約４００Ｗの電力に設定することができる。
次に、処理３３０でエッチング停止層３０２上に金属層３０３が堆積される。幾つかの実施形態では、金属層３０３は、Ｒｕ、Ｍｏ、Ｗ、Ｃｕ、Ｃｏ、Ｉｒ、金属ケイ化物、金属合金、又はそれらの組合せなどの任意の適切な材料を含む。金属層３０３は、典型的にはＰＶＤプロセスを使用して堆積される。処理３３０の堆積プロセスの一例として、金属層３０３を堆積するためのスパッタされる金属（例えば、Ｗ、Ｒｕなど）を含むターゲット５６が、図１Ａに示される処理チャンバ５０などの処理チャンバ内に提供される。処理チャンバ５０はまた、基板３０１を支持するペデスタルも含みうる。ペデスタル８０は、約５００℃未満、例えば約２００℃から約４５０℃、例えば約２５０℃から約３５０℃の温度で基板３０１を加熱するための加熱された静電チャックを含む。処理チャンバ５０内の圧力は、約５ｍＴｏｒｒから約１００ｍＴｏｒｒ、例えば約５ｍＴｏｒｒから約５０ｍＴｏｒｒでありうる。Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、又はそれらの組合せなどの任意の適切な非反応性ガスを含むスパッタガスが処理チャンバ５０に流入され、プラズマへと励起されて、エッチング停止層３０２上に金属層３０３を堆積する。
ＤＣ電源６０を利用して、接地された処理チャンバ５０又は接地された側壁シールドに対してターゲット５６に約５００Ｗから約１０ｋＷ、例えば約９００Ｗから約８ｋＷ、例えば約１ｋＷから約２ｋＷで負のバイアスをかけて、スパッタガスを励起してプラズマにすることができる。ＡＣ電源（図１Ａには示されていない）を利用して基板にバイアスをかけることができる。ＡＣ電源が用いられる場合、ＡＣ基板バイアス電力は、約０Ｗから約５００Ｗ、例えば約２００Ｗから約４００Ｗの電力に設定することができる。動作３３０から生成される金属層３０３は、約５０Åから約５００Å、例えば約１００Åから約４００Å、例えば約２００Åから約３００Åの厚さを有しうる。金属層３０３は、約４０μΩ・ｃｍ以下、例えば約３５μΩ・ｃｍ以下、例えば約３０μΩ・ｃｍ以下、例えば約２５μΩ・ｃｍ以下、例えば約２０μΩ・ｃｍ以下、例えば約１５μΩ・ｃｍ以下、例えば約１０μΩ・ｃｍ以下、例えば約５μΩ・ｃｍ以下の抵抗率を有しうる。
図３Ｃは、エッチング停止層３５１の上に配置された金属層３５４と、基板３５０の上に配置されたエッチング停止層３５１とを有する半導体構造３４０を示している。金属層は、金属シード層３５２とバルク金属層とを含む。基板３５０は、例えば、誘電体材料、とりわけケイ素、ゲルマニウム、石英、及びガラスなどの任意の適切な材料であるか、又はそれらを含みうる。幾つかの実施形態では、相互接続構造が望ましい場合、あるいはトランジスタ、キャパシタ、又は抵抗器などのＦＥＯＬデバイスに接続される場合、基板３５０は、導体３４５（例えば、プラグ、ラインなど）を含みうる。加えて、又は代替的に、半導体構造３４０をＲＩＥプロセスで使用して、相互接続構造を形成するときに金属層３５４の少なくとも一部を除去することができる。
上記のように、エッチング停止層自体は約１００ｎｍ未満のサイズを有する小さい粒子へと成長する結晶状構造を有するため、従来技術の方法で堆積されたエッチング停止層では、その後に堆積される金属層の抵抗率が不十分になる可能性がある。図３Ｄに示されるプロセス３５５は、この問題を克服する。簡単に言えば、プロセス３５５は、金属シード層及びその上に堆積されるバルク金属層３５３の材料が約１００ｎｍを超える、最大で約２～３μｍのサイズを有する大きい粒子へと成長することができるように、金属シード層３５２の表面をアモルファス化するための処理プロセスを含む。金属層３５４の大きい粒子は、金属層３５４のエッチング停止層３５１への優れた密着性をもたらし、約４０μΩ・ｃｍ未満の抵抗率を有する金属層３５４を生成する。さらには、プロセス３５５は、必要に応じて、例えば従来のエッチング停止材料の使用を可能にするが、他のエッチング停止材料を使用することもできる。
図３Ｄは、エッチング停止層３５１上に金属層３５４を形成するためのプロセス３５５の選択された処理を示すフローチャートである。図３Ｄに示されるプロセス３５５は、プロセス３５５の処理が統合されるように、真空破壊することなく実施することができる。（一又は複数の）真空破壊を含まない処理を利用することにより、金属シード層３５２の酸化が排除（又は少なくとも軽減）され、金属層３５４の抵抗率が従来技術よりも改善される。したがって、幾つかの実施形態では、図３Ｄのプロセス３５５の１つ以上の動作は、クラスタツール１００又は他の適切なツール内で実施することができる。
プロセス３５５は、処理３６０で、処理チャンバの処理容積５０（図１Ａ）内に基板３５０を配置することを含む。次に、基板３５０は、処理３６５でガス抜きプロセスを受ける。処理３６５のガス抜きプロセスは、図３Ｂの動作３１５と同じ、又は同様でありうる。汚染物質の除去を助けるために、ガス抜き処理の前にウェットクリーニングを実施することもできる。次に、処理３７０で、ＰＶＤプロセスによって基板３５０上にエッチング停止層３５１が堆積される。処理３７０のエッチング停止層３５１の堆積は、図３Ｂの処理３２０と同じ、又は同様でありうる。エッチング停止層３５１は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｍｏ、Ｗ、Ｒｕ、又はそれらの組合せなどの任意の適切な材料を含みうる。
次に、処理３７５において、エッチング停止層３５１上に金属シード層３５２が堆積される。金属シード層３５２の堆積は、図１Ａの処理チャンバ５０などのＰＶＤチャンバ又は他の適切なチャンバ内でＰＶＤプロセスを使用して堆積させることができる。金属シード層３５２の堆積（動作３７５）は、図３Ｂの処理３３０と同じ、又は同様でありうる。処理３７５で堆積される金属シード層３５２の厚さは、約８０Å以下、例えば約５Åから約５０Å、例えば約１０Åから約４０Å、例えば約１５Åから約３０Å、例えば約２０Åから約２５Åでありうる。幾つかの実施形態では、金属シード層３５２は、Ｒｕ、Ｍｏ、Ｗ、Ｃｕ、Ｃｏ、Ｉｒ、金属ケイ化物、金属合金、又はそれらの組合せなどの任意の適切な材料を含む。
次に、金属シード層３５２は、処理３８０においてスパッタプロセスに供される。ここで、金属シード層３５２に、Ｈｅイオン、Ｎｅイオン、Ａｒイオン、Ｋｒイオン、Ｘｅイオン、又はそれらの組合せなどの適切なイオンを衝突させて、金属シード層３５２をアモルファス化又は実質的にアモルファス化する。処理３８０のスパッタプロセスは、図３Ｂの処理３２５と同じ、又は同様でありうる。
次に、処理３８５において、金属シード層３５２上にバルク金属層３５３が堆積される。バルク金属層３５３の堆積は、図１Ａの処理チャンバ５０などのＰＶＤチャンバ内でＰＶＤプロセスを使用して実施することができる。処理３８５のバルク金属層３５３の堆積は、図３Ｂの処理３３０と同じ、又は同様でありうる。堆積されるバルク金属層３５３の厚さは、約４５０Å以下、例えば約４００Å以下、例えば約１００Åから約４００Å、例えば約１５０Åから約３５０Å、例えば約２００Åから約３００Åでありうる。幾つかの実施形態では、堆積されるバルク金属層３５３は、Ｒｕ、Ｍｏ、Ｗ、Ｃｕ、Ｃｏ、Ｉｒ、金属ケイ化物、金属合金、又はそれらの組合せなどの任意の適切な材料を含む。幾つかの実施形態では、バルク金属層３５３は、金属シード層３５２と同じ材料を含む。あるいは、及び少なくとも１つの実施形態では、バルク金属層３５３は、金属シード層３５２とは異なる材料を含む。
得られた金属層３５４は、約５５０Å以下、例えば５０Åから約５００Å、例えば約１００Åから約４００Å、例えば約２００Åから約３００Åの厚さを有する。処理３８０及び処理３８５から生成される金属層３５４は、約４０μΩ・ｃｍ以下、例えば約３５μΩ・ｃｍ以下、例えば約３０μΩ・ｃｍ以下、例えば約２５μΩ・ｃｍ以下、例えば約２０μΩ・ｃｍ以下、例えば約１５μΩ・ｃｍ以下、例えば約１０μΩ・ｃｍ以下、例えば約５μΩ・ｃｍ以下の抵抗率を有しうる。
図３Ｄに示されるプロセスでは、金属層３５４は、最初に堆積される金属シード層３５２と、その後に堆積されるバルク金属層３５３とを含む。金属シード層３５２の堆積とバルク金属層３５３の堆積との間にスパッタプロセスが実施される。理論に束縛されることは望まないが、金属シード層３５２を堆積し、続いてバルク金属層３５３を堆積すると、金属粒子構造、及び金属層３５４の抵抗率が改善されると考えられる。
本開示の実施形態は、概して、予め形成されたビア上に選択的金属ライナを形成し、続いて低い抵抗を有する金属層を堆積するためのプロセスにも関する。このようなプロセスは、例えば、多層相互接続構造などの半導体構造の形成に有用である。
図４Ａは、内部にビアホール４１０（又はビアプラグ）が形成された基板４０５を有する半導体構造４００を示している。基板４０５は、例えば、誘電体材料、とりわけケイ素、ゲルマニウム、石英、及びガラスなどの任意の適切な材料であるか、又はそれらを含みうる。基板４０５は、相互接続構造を下層の半導体デバイスと接続するために下層の半導体構造と接触する構造を表すことができる。
ビアホール４１０は、金属材料、例えばＲｕ、Ｗ、Ｍｏ、Ｃｏ、Ｔｉ、ＴｉＮ、又はそれらの組合せなどの任意の適切な材料で少なくとも部分的に充填されうる。エッチング停止層４１５（又はライナ層）が、ビアホール４１０の上に選択的に配置される。金属層４２０が、基板４０５の少なくとも一部の上に配置され、かつエッチング停止層４１５の少なくとも一部の上に配置される。典型的には、エッチング停止層４１５の形成に用いられる材料は、金属層の形成に利用される材料とは異なる。幾つかの実施形態では、エッチング停止層４１５は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｍｏ、Ｗ、Ｒｕ、又はそれらの組合せなどの任意の適切な材料を含む。金属層４２０は、Ｒｕ、Ｍｏ、Ｗ、Ｃｕ、Ｃｏ、Ｉｒ、金属ケイ化物、金属合金、又はそれらの組合せなどの任意の適切な材料を含みうる。図４Ａに示される半導体構造４００は、ＲＩＥプロセスで使用して、相互接続構造を形成するときに金属層４２０の少なくとも一部を除去することができる。
エッチング停止層を堆積するための従来の方法は、典型的には、基板の望ましくない表面上でのエッチング停止材料の残留をもたらす。これらの残留材料が十分に除去されていない場合、電流の漏れが生じる。対照的に、本発明者らは、これら及び他の問題を克服するプロセスを見出した。例えば、プロセス４５０は、誘電体膜上ではなく金属ビア上にのみ堆積される選択的金属エッチング停止を使用して、低い漏れ集積を可能にする。
図４Ｂは、多層相互接続構造（例えば、下層のビアとオーミック接触している金属ワイヤ）などの半導体構造を製造するためのプロセス４５０の選択された処理を示すフローチャートである。プロセス４５０は、基板４０５の誘電体材料上へのエッチング停止層の堆積を最小限に抑えつつ（又は排除しつつ）、例えば、基板４０５内に形成されたビアホール４１０上へのエッチング停止層４１５の選択的な堆積の実施を可能にする。図４Ｂに示されるプロセスの１つ以上の処理は、処理が単一のツールに統合されるように、真空破壊することなく実施することができる。（一又は複数の）真空破壊を含まないプロセスを利用することにより、エッチング停止層の酸化が排除（又は少なくとも軽減）され、その後に堆積される金属層４２０の抵抗率が従来技術よりも改善される。したがって、幾つかの実施形態では、プロセス４５０の１つ以上の処理は、クラスタツール１００又は他の適切なツールにおいて実施することができる。
プロセス４５０は、処理４５５で処理チャンバの処理容積内に基板４０５を配置することを含む。基板４０５は、処理４６０において、例えば汚染物質を蒸発させ、汚染物質が基板４０５に付着するのを防止する、ガス抜きプロセスを受ける。ガス抜きプロセスは、例えば、ＩＲ光源及び／又はホットプレートヒータを用いて、不活性ガス環境において約１５０℃から約４００℃の温度で、基板４０５を加熱することを含みうる。汚染物質の除去を助けるために、ガス抜き処理の前にウェットクリーニングを実施することもできる。
次に、処理４６５において、ＣＶＤプロセスによって基板４０５上にエッチング停止層４１５が堆積される。ここで、エッチング停止層４１５は、基板４０５の誘電体材料がエッチング停止層４１５の形成に用いられる材料を含まないか、又は実質的に含まないように、ビアホール４１０内の材料上に選択的に堆積される。すなわち、選択的堆積プロセスは、基板４０５の上面にエッチング停止層４１５を形成せず、隣接するライン／導電性要素の短絡を防止する。エッチング停止層４１５は、従来技術と比較して、下層の金属層のエレクトロマイグレーション性能及び誘電体バリアの密着性を改善すると考えらる。エッチング停止層４１５は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｍｏ、Ｗ、Ｒｕ、Ｃｏ、Ｎｉ、Ａｕ、Ａｇ、Ｍｎ、Ｓｎ、Ａｌ、又はそれらの組合せなどの任意の適切な材料を含みうる。
選択的堆積プロセスは、前駆体及び表面に依存しうる。選択的堆積プロセスは、プラズマ処理、プラズマＣＶＤ、プラズマＡＬＤ、又はそれらの任意の組合せなど、任意の適切な技法を使用して実施することができる。あるいは、選択的堆積プロセスは、選択性を達成するために、異なる化学（プラズマなし）を用いた熱表面処理を使用して実施することができる。エッチング停止層４１５は、めっき、電気めっき、又はＣＶＤ、ＰＶＤ、ＡＬＤなどの他の適切な堆積技法を使用して適用してもよい。
処理４６５のＣＶＤプロセスの一例として、金属含有前駆体は、ワークピースが配置される処理チャンバに、約１０ｓｃｃｍから約３，０００ｓｃｃｍ、例えば約２０ｓｃｃｍから約１，５００ｓｃｃｍ、例えば約３０ｓｃｃｍから約２００ｓｃｃｍの流量で導入することができる（３００ｍｍの基板の場合）。処理中のワークピース又は基板ペデスタルの温度は、約２００℃から約８００℃、例えば約３５０℃から約５５０℃、例えば約４００℃から約５００℃でありうる。幾つかの実施形態では、ワークピースは、加熱され、約１００℃から約６００℃、例えば約１２０℃から約５００℃、例えば約１５０℃から約４２５℃の温度で維持されうる。処理チャンバは、約１ｍＴｏｒｒから約１００Ｔｏｒｒ、例えば約１Ｔｏｒｒから約１０Ｔｏｒｒ、例えば約２Ｔｏｒｒから約５Ｔｏｒｒまで加圧される、制御された環境を有しうる。
エッチング停止層４１５の形成中、基板は、金属含有前駆体に曝露され、ドーピングされ、エッチング停止層４１５と反応するか、又はエッチング停止層４１５の上面に合金層を形成することができる。図４Ａには示されていないが、合金層は、エッチング停止層４１５の上かつ金属層４２０の下に位置しうる。
幾つかの例では、エッチング停止層４１５がコバルトから形成される場合、ワークピースをアルミニウム含有前駆体に曝露することにより、エッチング停止層４１５をコバルト含有合金へと選択的に変えることができ、及び／又はエッチング停止層４１５上にコバルト含有合金、例えばコバルト－アルミニウム合金を形成することができる。幾つかの実施形態では、エッチング停止層４１５又はコバルト－アルミニウム合金層は、選択的Ｃｏ堆積とそれに続く選択的Ａｌ堆積とによって形成されうる。幾つかの実施形態では、エッチング停止層４１５又はコバルト－アルミニウム合金層は、選択的Ａｌ堆積とそれに続く選択的Ｃｏ堆積とによって形成されうる。幾つかの実施形態では、コバルト－アルミニウム合金は、Ｃｏ－Ａｌ－Ｃｏ－Ａｌ堆積などの選択的循環プロセスによって形成されうる。このような場合、基板は、所望の厚さに達するまで、コバルト含有前駆体とアルミニウム含有前駆体とに交互に曝露されうる。幾つかの実施形態では、コバルト－アルミニウム合金層は、コバルト含有前駆体とアルミニウム含有前駆体とを共流させることによって形成されうる。
適切なコバルト含有前駆体は、メチルシクロペンタジエニルコバルトビス（カルボニル）（ＭｅＣｐＣｏ（ＣＯ）２）、エチルシクロペンタジエニルコバルトビス（カルボニル）（ＥｔＣｐＣｏ（ＣＯ）２）、ジコバルトオクタ（カルボニル）（Ｃｏ２（ＣＯ）８）、ニトロシルコバルトトリス（カルボニル）（（ＯＮ）Ｃｏ（ＣＯ）３、又はそれらの組合せを含む。適切なコバルト含有前駆体はまた、コバルトカルボニル化合物又は錯体、例えば、シクロペンタジエニルコバルトビス（カルボニル）（ＣｐＣｏ（ＣＯ）２）、トリカルボニルアリルコバルト（（ＣＯ）３Ｃｏ（ＣＨ２ＣＨ＝ＣＨ２））、ジコバルトヘキサカルボニルブチルアセチレン（ＣＣＴＢＡ、（ＣＯ）６Ｃｏ２（ＨＣ≡ＣｔＢｕ））、ジコバルトヘキサカルボニルメチルブチルアセチレン（（ＣＯ）６Ｃｏ２（ＭｅＣ≡ＣｔＢｕ））、ジコバルトヘキサカルボニルフェニルアセチレン（（ＣＯ）６Ｃｏ２（ＨＣ≡ＣＰｈ））、又はそれらの組合せも含む。適切なコバルト含有前駆体はまた、コバルトアミジネート又はコバルトアミド錯体、例えば、ビス（ジ（ブチルジメチルシリル）アミド）コバルト（（（ＢｕＭｅ２Ｓｉ）２Ｎ）２Ｃｏ）、ビス（ジ（エチルジメチルシリル）アミド）コバルト（（（ＥｔＭｅ２Ｓｉ）２Ｎ）２Ｃｏ）、ビス（ジ（プロピルジメチルシリル）アミド）コバルト（（（ＰｒＭｅ２Ｓｉ）２Ｎ）２Ｃｏ）、ビス（ジ（トリメチルシリル）アミド）コバルト（（（Ｍｅ３Ｓｉ）２Ｎ）２Ｃｏ）、又はそれらの組合せも含む。幾つかの実施形態では、コバルト含有前駆体は、上記コバルト含有前駆体のうちの２つ以上を含みうる。
適切なアルミニウム含有前駆体は、ジメチル水素化アルミニウム（ＤＭＡＨ）、トリメチルアルミニウム（ＴＭＡ、Ａｌ２Ｍｅ６又は（ＡｌＭｅ３）２）、トリエチルアルミニウム（Ａｌ２Ｅｔ６又はＴＥＡ）、トリ－ｔｅｒｔ－ブチルアルミニウム（ＴＴＢＡ）、水素化アルミニウム（ＡｌＨ３）、又はそれらの組合せを含む。本明細書ではアルミニウム含有前駆体について説明するが、Ｒｕ、Ｍｎ、又はＷなどの他の適切なドーピング前駆体も、エッチング停止層４１５と反応して、エッチング停止層４１５を変化させるため、及び／又はその上に合金層を形成するために用いることができるものと認識されたい。
次に、処理４７０においてエッチング停止層４１５上に金属層４２０が堆積される。金属層４２０は、ＰＶＤプロセスを使用して、約５０Åから約５００Å、例えば約１００Åから約４００Å、例えば約２００Åから約３００Åの厚さまで堆積させることができる。処理４７０の金属層４２０の堆積は、図３Ｂの処理３３０と同じ、又は同様でありうる。
幾つかの実施形態では、金属層４２０は、Ｒｕ、Ｍｏ、Ｗ、Ｃｕ、Ｃｏ、Ｉｒ、金属ケイ化物、金属合金、又はそれらの組合せなどの任意の適切な材料を含む。少なくとも１つの実施形態では、金属層４２０の形成に用いられる材料は、エッチング停止層４１５の形成に用いられる材料とは異なる。例えば、金属層４２０がＷ層の場合、エッチング停止層４１５はＲｕ層でありうる。すなわち、金属層４２０は、Ｒｕを含まないか、又は実質的に含まず、エッチング停止層４１５は、Ｗを含まないか、又は実質的に含まない。別の例として、金属層４２０がＲｕ層の場合、エッチング停止層４１５はＷ層でありうる。この例では、金属層４２０は、Ｗを含まないか、又は実質的に含まず、エッチング停止層４１５は、Ｒｕを含まないか、又は実質的に含まない。金属層４２０は、約４０μΩ・ｃｍ以下、例えば約３５μΩ・ｃｍ以下、例えば約３０μΩ・ｃｍ以下、例えば約２５μΩ・ｃｍ以下、例えば約２０μΩ・ｃｍ以下、例えば約１５μΩ・ｃｍ以下、例えば約１０μΩ・ｃｍ以下、例えば約５μΩ・ｃｍ以下の抵抗率を有しうる。
図５Ａは、内部にビアホール５１０（又はビアプラグ）が形成された基板５０５を有する半導体構造５００を示している。基板５０５は、例えば、誘電体材料、とりわけケイ素、ゲルマニウム、石英、及びガラスなどの任意の適切な材料であるか、又はそれらを含みうる。基板５０５は、相互接続構造を下層の半導体デバイスと接続するために下層の半導体構造と接触する構造を表しうる。ビアホール５１０は、金属材料、例えばＲｕ、Ｗ、Ｍｏ、Ｃｏ、Ｔｉ、ＴｉＮ、又はそれらの組合せなどの任意の適切な材料で少なくとも部分的に充填されうる。エッチング停止層５１５（又はライナ層）が、ビアホール５１０の上に選択的に配置される。接着層５１６が、エッチング停止層５１５の少なくとも一部の上に配置され、かつ基板５０５の少なくとも一部の上に配置される。金属層５２０が、接着層５１６の少なくとも一部の上に配置される。半導体構造５００は、ＲＩＥプロセスで使用して、相互接続構造を形成するときに金属層５２０の少なくとも一部を除去することができる。
図５Ｂは、多層相互接続構造（例えば、下層のビアとオーミック接触している金属ワイヤ）などの半導体構造を製造するためのプロセス５５０の選択された処理を示すフローチャートである。プロセス５５０は、ワイヤ抵抗又はビア接触抵抗を劣化させることなく、例えば、構造の強固な接着を可能にする。図５Ｂに示されるプロセスの１つ以上の動作は、処理が単一のツールに統合されるように、真空破壊することなく実施することができる。（一又は複数の）真空破壊を含まないプロセスを利用することにより、エッチング停止層の酸化が排除（又は少なくとも軽減）され、その後に堆積される金属層５２０の抵抗率が従来技術よりも改善される。したがって、幾つかの実施形態では、プロセス５５０の１つ以上の処理は、クラスタツール１００又は他の適切なツールにおいて実施することができる。
プロセス５５０は、処理５５５で処理チャンバの処理容積内に基板５０５を配置することを含む。基板５０５は、処理５６０において、例えば汚染物質を蒸発させ、汚染物質が基板５０５に付着するのを防止する、ガス抜きプロセスを受ける。ガス抜きプロセスは、例えば、ＩＲ光源及び／又はホットプレートヒータを用いて、不活性ガス環境において約１５０℃から約４００℃の温度で、基板５０５を加熱することを含みうる。汚染物質の除去を助けるために、ガス抜き処理の前にウェットクリーニングを実施することもできる。
次に、処理５６５において、ＣＶＤプロセスによって基板５０５上にエッチング停止層５１５が堆積される。ここで、エッチング停止層５１５は、基板５０５の誘電体材料がエッチング停止層５１５の形成に用いられる材料を含まないか、又は実質的に含まないように、ビアホール５１０上に選択的に堆積される。エッチング停止層５１５は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｍｏ、Ｗ、Ｒｕ、又はそれらの組合せなどの任意の適切な材料を含みうる。処理５６５のＣＶＤ堆積は、図４Ｂの処理４６５と同じ、又は同様でありうる。
次いで、処理５７０において、エッチング停止層５１５の少なくとも一部及び基板５０５の少なくとも一部の上に接着層５１６が堆積される。接着層５１６は、ＰＶＤプロセスを使用して、約１Åから約１００Å、例えば約１Åから約１０Å、例えば約３Åから約５Åの厚さまで堆積させることができる。接着層５１６は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｍｏ、Ｗ、Ｒｕ、又はそれらの組合せなどの任意の適切な材料を含む。少なくとも１つの実施形態では、接着層５１６の形成に用いられる材料は、エッチング停止層５１５の形成に用いられる材料とは異なる。例えば、接着層５１６がＴｉ層の場合、エッチング停止層５１５はＲｕ層及び／又はＷ層でありうる。すなわち、接着層５１６は、Ｒｕ及び／又はＷを含まないか、又は実質的に含まず、エッチング停止層５１５は、Ｔｉを含まないか、又は実質的に含まない。接着層５１６を形成するための処理５７０のＰＶＤプロセスは、図３Ｂの処理３３０と同じ、又は同様でありうる。
次に、処理５７５において、接着層５１６上に金属層５２０が堆積される。金属層５２０は、典型的には、ＰＶＤプロセスを使用して、約５０Åから約５００Å、例えば約１００Åから約４００Å、例えば約２００Åから約３００Åの厚さまで堆積される。処理５７５の金属層５２０の堆積は、図３Ｂの処理３３０と同じ、又は同様でありうる。
幾つかの実施形態では、金属層５２０は、Ｒｕ、Ｍｏ、Ｗ、Ｃｕ、Ｃｏ、Ｉｒ、金属ケイ化物、金属合金、又はそれらの組合せなどの任意の適切な材料を含む。少なくとも１つの実施形態では、金属層５２０の形成に用いられる材料は、接着層５１６の形成に用いられる材料とは異なる。例えば、金属層５２０がＷ層の場合、接着層５１６はＲｕ層でありうる。すなわち、金属層５２０は、Ｒｕを含まないか、又は実質的に含まず、接着層５１６は、Ｗを含まないか、又は実質的に含まない。動作５７５から生成される金属層５２０は、約４０μΩ・ｃｍ以下、例えば約３５μΩ・ｃｍ以下、例えば約３０μΩ・ｃｍ以下、例えば約２５μΩ・ｃｍ以下、例えば約２０μΩ・ｃｍ以下、例えば約１５μΩ・ｃｍ以下、例えば約１０μΩ・ｃｍ以下、例えば約５μΩ・ｃｍ以下の抵抗率を有しうる。
図６Ａは、内部にビアホール６１０（又はビアプラグ）が形成された基板６０５を有する半導体構造６００を示している。基板６０５は、例えば、誘電体材料、とりわけケイ素、ゲルマニウム、石英、及びガラスなどの任意の適切な材料であるか、又はそれらを含みうる。基板６０５は、相互接続構造を下層の半導体デバイスと接続するために下層の半導体構造と接触する構造を表すことができる。ビアホール６１０は、金属材料（例えば、Ｒｕ、Ｗ、Ｍｏ、Ｃｏ、Ｔｉ、ＴｉＮ、及び他のもの、又はそれらの組合せ）で少なくとも部分的に充填され、かつエッチング停止層６１５（又はライナ層）で少なくとも部分的に充填される。接着層６１６が、エッチング停止層６１５の少なくとも一部の上に配置され、かつ基板６０５の少なくとも一部の上に配置される。金属層６２０が、接着層６１６の少なくとも一部の上に配置される。半導体構造６００は、ＲＩＥプロセスで使用して、相互接続構造を形成するときに金属層６２０の少なくとも一部を除去することができる。
図６Ｂは、多層相互接続構造（例えば、下層のビアとオーミック接触している金属ワイヤ）などの半導体構造を製造するためのプロセス６５０の選択された動作を示すフローチャートである。プロセス６５０は、低い抵抗率、改善されたエッチング停止特性、及び改善された接着特性を有する望ましい特徴部を構築するための代替的な手法である。図６Ｂに示されるプロセスの１つ以上の動作は、動作が単一のツールに統合されるように、真空破壊することなく実施することができる。（一又は複数の）真空破壊を含まないプロセスを利用することにより、エッチング停止層の酸化が排除（又は少なくとも軽減）され、その後に堆積される金属層６２０の抵抗が従来技術よりも改善される。したがって、幾つかの実施形態では、プロセス６５０の１つ以上の処理は、クラスタツール１００又は他の適切なツールにおいて実施することができる。
プロセス６５０は、処理５５５において処理チャンバの処理容積内に基板６０５を配置することを含む。基板６０５は、処理６６０において、例えば汚染物質を蒸発させ、汚染物質が基板６０５に付着するのを防止する、ガス抜きプロセスを受ける。ガス抜きプロセスは、例えば、ＩＲ光源及び／又はホットプレートヒータを用いて、不活性ガス環境において約１５０℃から約４００℃の温度で、基板６０５を加熱することを含みうる。汚染物質の除去を助けるために、ガス抜き処理の前にウェットクリーニングを実施することもできる。
この段階では、ビアホール６１０の少なくとも一部は空である。次に、基板６０５の誘電体材料が、エッチング停止層６１５の形成に用いられる材料を含まないか、又は実質的に含まないように、処理６６５において、エッチング停止層６１５がＣＶＤプロセスによってビアホール６１０内に選択的に堆積される。処理６６５のＣＶＤ堆積は、図４Ｂの処理４６５と同じ、又は同様でありうる。エッチング停止層６１５は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｍｏ、Ｗ、Ｒｕ、又はそれらの組合せなどの任意の適切な材料を含みうる。
次いで、処理６７０において、エッチング停止層６１５の少なくとも一部及び基板６０５の少なくとも一部の上に接着層６１６が堆積される。接着層６１６は、ＰＶＤプロセスを使用して、約１Åから約１００Å、例えば約１Åから約１０Å、例えば約３Åから約５Åの厚さまで堆積させることができる。接着層６１６を形成するための処理６７０のＰＶＤプロセスは、図５Ｂの処理５７０と同じ、又は同様でありうる。接着層は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｍｏ、Ｗ、Ｒｕ、又はそれらの組合せなどの任意の適切な材料を含みうる。少なくとも１つの実施形態では、接着層６１６の形成に用いられる材料は、エッチング停止層６１５の形成に用いられる材料とは異なる。例えば、接着層６１６がＴｉ層の場合、エッチング停止層６１５はＲｕ層及び／又はＷ層でありうる。すなわち、接着層６１６は、Ｒｕ及び／又はＷを含まないか、又は実質的に含まず、エッチング停止層６１５は、Ｔｉを含まないか、又は実質的に含まない。
次に、処理６７５において、接着層６１６上に金属層６２０が堆積される。金属層６２０は、ＰＶＤプロセスを使用して、約５０Åから約５００Å、例えば約１００Åから約４００Å、例えば約２００Åから約３００Åの厚さまで堆積させることができる。処理６７５の金属層６２０の堆積は、図３Ｂの処理３３０と同じ、又は同様でありうる。幾つかの実施形態では、金属層６２０は、Ｒｕ、Ｍｏ、Ｗ、Ｃｕ、Ｃｏ、Ｉｒ、金属ケイ化物、金属合金、又はそれらの組合せなどの任意の適切な材料を含む。少なくとも１つの実施形態では、金属層６２０の形成に用いられる材料は、接着層６１６の形成に用いられる材料とは異なる。例えば、金属層６２０がＷ層の場合、接着層６１６はＲｕ層でありうる。すなわち、金属層６２０は、Ｒｕを含まないか、又は実質的に含まず、接着層６１６は、Ｗを含まないか、又は実質的に含まない。
処理６７５から生成される金属層６２０は、約４０μΩ・ｃｍ以下、例えば約３５μΩ・ｃｍ以下、例えば約３０μΩ・ｃｍ以下、例えば約２５μΩ・ｃｍ以下、例えば約２０μΩ・ｃｍ以下、例えば約１５μΩ・ｃｍ以下、例えば約１０μΩ・ｃｍ以下、例えば約５μΩ・ｃｍ以下の抵抗率を有しうる。
例えば、その上に低抵抗率金属層を能動的に形成することができる、新しい、改善されたエッチング停止材料／ライナ材料が、本明細書に記載される。本明細書に記載される実施形態はまた、その上に形成される金属層が低い抵抗率を有するように、従来のエッチング停止材料／ライナ材料（例えば、ＴｉＮ）の１つ以上の特性を変更することができるプロセスも含む。エッチング停止ライナ材料上に形成される金属層が低い抵抗率を有するように、エッチング停止ライナ材料の選択的堆積を可能にするプロセスもまた、本明細書に記載される。
上記では、本開示の実施形態について言及した。しかしながら、本開示は特定の記載された実施形態に限定されないものと理解されたい。その代わり、以下の特徴及び要素の任意の組合せが、異なる実施形態に関連するか否かに関わらず、本開示を実装及び実施するために企図されている。さらには、本開示の実施形態は、他の可能な解決策を上回る及び／又は従来技術を上回る利点を達成することができるが、所与の実施形態によって特定の利点が達成されるかどうかは、本開示を限定するものではない。したがって、前述の態様、特徴、実施形態、及び利点は単なる例示であり、特許請求の範囲に明示的に記載されている場合を除き、添付の特許請求の範囲の要素又は制限とはみなされない。同様に、「本開示」への言及は、本明細書に開示される発明の主題を一般化したものとして解釈されるべきではなく、特許請求の範囲に明示的に記載されている場合を除き、添付の特許請求の範囲の要素又は限定であるとはみなされないものとする。
本開示の目的上、別途指定のない限り、「ライナ」と「エッチング停止」という用語は同じ意味で用いられる。したがって、ライナ材料に関連して本明細書に記載される実施形態は、エッチング停止材料も含み、またその逆も同様である。
本開示の目的上、別途指定のない限り、本明細書の詳細な説明及び特許請求の範囲内のすべての数値は、「約」又は「おおよそ」の示された値によって修正されており、当業者によって予期されるであろう実験誤差及び変動を考慮している。本開示の目的上、別途指定のない限り、本明細書の詳細な説明及び特許請求の範囲内のすべての数値は、「約」又は「おおよそ」の示された値によって修正されており、当業者によって予期されるであろう実験誤差及び変動を考慮している。簡潔にするために、本明細書では、ある特定の範囲のみを明示的に開示する。しかしながら、明示的に記載されていない範囲を記載するために、任意の下限値からの範囲を任意の上限値と組み合わせることができ、同様に、明示的に記載されていない範囲を記載するために、任意の下限値からの範囲を任意の他の下限値と組み合わせることができ、同じように、明示的に記載されていない範囲を記載するために、任意の上限値からの範囲を任意の他の上限値と組み合わせることができる。加えて、範囲内には、明示的に記載されていない場合でも、その端点間のすべての点又は個々の値が含まれる。したがって、明示的に記載されていない範囲を記載するために、すべての点又は個々の値は、他の点若しくは個々の値又は他の下限若しくは上限と組み合わせた独自の下限又は上限として機能しうる。
本明細書で用いられる場合、不定冠詞「ａ」又は「ａｎ」は、別段の指定がない限り、又は文脈上明らかにそうでないことが示されない限り、「少なくとも１つ」を意味するものとする。
上記は本開示の実施態様を対象としているが、本開示の他の及びさらなる実施態様は、その基本的な範囲から逸脱することなく考案することができ、その範囲は、以下の特許請求の範囲によって決定される。

Claims (20)

  1. 半導体構造を製造する方法であって、
    前記半導体構造上でガス抜き処理を実施すること、
    前記半導体構造上にライナ層を堆積すること、
    前記半導体構造上でスパッタ処理を実施すること、及び
    物理的気相堆積によって前記ライナ層上に金属層を堆積すること
    を含み、ここで、
    前記ライナ層が、Ｔｉ、Ｔａ、ＴａＮ、又はそれらの組合せを含み、かつ
    前記金属層の抵抗率が約３０μΩ・ｃｍ以下である、
    半導体構造を製造する方法。
  2. 前記ガス抜き処理、前記ライナ層の堆積、前記スパッタ処理、及び前記金属層の堆積が、単一のクラスタツール内で実施される、請求項１に記載の方法。
  3. 前記ライナ層の厚さが約２５Å以下である、請求項１に記載の方法。
  4. 前記金属層の前記抵抗率が約２０μΩ・ｃｍ以下である、請求項１に記載の方法。
  5. 前記ライナ層の厚さが約２０Å以下である、
    前記金属層の前記抵抗率が約１５μΩ・ｃｍ以下である、又は
    それらの組合せである、
    請求項１に記載の方法。
  6. 半導体構造を製造する方法であって、
    前記半導体構造上でガス抜き処理を実施すること、
    前記ガス抜き処理後に物理的気相堆積によって前記半導体構造上にエッチング停止層を堆積すること、
    前記半導体構造上でスパッタ処理を実施すること、及び
    前記スパッタ処理の実施後に物理的気相堆積によって前記半導体構造上に金属層を堆積すること
    を含む、方法。
  7. 前記ガス抜き処理、前記エッチング停止層の堆積、前記スパッタ処理の実施、及び前記金属層の堆積が、単一のクラスタツール内で実施される、請求項６に記載の方法。
  8. 前記半導体構造上で前記スパッタ処理を実施することが、前記エッチング停止層上でスパッタ処理を実施することを含む、請求項６に記載の方法。
  9. 前記エッチング停止層の堆積後かつ前記スパッタ処理の実施前に、前記方法が、物理的気相堆積によって前記エッチング停止層上に金属シード層を堆積することをさらに含み、かつ
    前記半導体構造上で前記スパッタ処理を実施することが、前記金属シード層上で前記スパッタ処理を実施することを含む、
    請求項６に記載の方法。
  10. 前記スパッタ処理が約３０秒以下の間実施される、
    前記金属シード層が約８０Å以下の厚さを有する、
    前記金属層が約１００Å以上の厚さを有する、又は
    それらの組合せである、
    請求項９に記載の方法。
  11. 前記金属層が約４０μΩ・ｃｍ以下の抵抗率を有する、請求項６に記載の方法。
  12. 前記金属層の前記抵抗率が約３０μΩ・ｃｍ以下である、請求項１１に記載の方法。
  13. 前記エッチング停止層が、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｍｏ、Ｗ、Ｒｕ、又はそれらの組合せを含み、かつ
    前記金属層が、Ｒｕ、Ｍｏ、Ｗ、Ｃｕ、Ｃｏ、Ｉｒ、又はそれらの組合せを含む、
    請求項６に記載の方法。
  14. 前記金属層が、Ｒｕ、Ｗ、又はその両方を含む、請求項１１に記載の方法。
  15. 相互接続構造を製造する方法において、
    半導体構造上でガス抜き処理を実施することであって、前記半導体構造が誘電体材料とビアホールとを含み、前記ビアホールが金属材料で少なくとも部分的に充填される、ガス抜き処理を実施すること、
    前記ガス抜き処理後に化学気相堆積によって前記半導体構造上にエッチング停止層を堆積すること、及び
    前記エッチング停止層の堆積後に物理的気相堆積によって前記半導体構造上に金属層を堆積して前記相互接続構造を形成すること
    を含む、方法。
  16. 前記ガス抜き処理、前記エッチング停止層の堆積、及び前記金属層の堆積が、単一のクラスタツール内で実施される、請求項１５に記載の方法。
  17. 前記エッチング停止層が、前記金属材料で少なくとも部分的に充填された前記ビアホール上に選択的に堆積され、
    前記エッチング停止層の堆積後に、前記方法が、物理的気相堆積によって前記エッチング停止層の少なくとも一部及び前記誘電体材料の少なくとも一部上に接着層を堆積することをさらに含み、かつ
    前記金属層を堆積することが、前記接着層上に前記金属層を堆積することを含む、
    請求項１５に記載の方法。
  18. 前記ビアホールの少なくとも一部が前記金属材料を含まない場合、前記エッチング停止層が前記ビアホール内に形成される、請求項１５に記載の方法。
  19. 前記エッチング停止層が、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｍｏ、Ｗ、Ｒｕ、又はそれらの組合せを含み、
    前記金属層が、Ｒｕ、Ｍｏ、Ｗ、Ｃｕ、Ｃｏ、Ｉｒ、又はそれらの組合せを含み、かつ
    前記エッチング停止層が前記金属層とは異なる材料を含む、
    請求項１５に記載の方法。
  20. 前記金属層の抵抗率が約３０μΩ・ｃｍ以下である、請求項１５に記載の方法。
JP2023553597A 2021-03-05 2022-01-05 サブトラクティブ金属及びサブトラクティブ金属半導体 Pending JP2024508912A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/193,994 2021-03-05
US17/193,994 US11923244B2 (en) 2021-03-05 2021-03-05 Subtractive metals and subtractive metal semiconductor structures
PCT/US2022/011342 WO2022186897A1 (en) 2021-03-05 2022-01-05 Subtractive metals and subtractive metal semiconductor structures

Publications (1)

Publication Number Publication Date
JP2024508912A true JP2024508912A (ja) 2024-02-28

Family

ID=83116371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023553597A Pending JP2024508912A (ja) 2021-03-05 2022-01-05 サブトラクティブ金属及びサブトラクティブ金属半導体

Country Status (6)

Country Link
US (1) US11923244B2 (ja)
JP (1) JP2024508912A (ja)
KR (1) KR20230145215A (ja)
CN (1) CN117015853A (ja)
TW (1) TW202242967A (ja)
WO (1) WO2022186897A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688782B2 (en) * 2021-03-25 2023-06-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372633B1 (en) * 1998-07-08 2002-04-16 Applied Materials, Inc. Method and apparatus for forming metal interconnects
US6974768B1 (en) 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US7396755B2 (en) * 2005-05-11 2008-07-08 Texas Instruments Incorporated Process and integration scheme for a high sidewall coverage ultra-thin metal seed layer
US7528066B2 (en) 2006-03-01 2009-05-05 International Business Machines Corporation Structure and method for metal integration
US8969195B2 (en) * 2008-02-22 2015-03-03 International Business Machines Corporation Methods of manufacturing semiconductor devices and a semiconductor structure
US8017523B1 (en) 2008-05-16 2011-09-13 Novellus Systems, Inc. Deposition of doped copper seed layers having improved reliability
US9984976B2 (en) * 2015-02-13 2018-05-29 Applied Materials, Inc. Interconnect structures and methods of formation
US10636702B2 (en) * 2018-09-27 2020-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive interconnect structures in integrated circuits

Also Published As

Publication number Publication date
TW202242967A (zh) 2022-11-01
US20220285212A1 (en) 2022-09-08
KR20230145215A (ko) 2023-10-17
WO2022186897A1 (en) 2022-09-09
US11923244B2 (en) 2024-03-05
CN117015853A (zh) 2023-11-07

Similar Documents

Publication Publication Date Title
US10269633B2 (en) Method of enabling seamless cobalt gap-fill
US7026238B2 (en) Reliability barrier integration for Cu application
US6562715B1 (en) Barrier layer structure for copper metallization and method of forming the structure
US7618893B2 (en) Methods of forming a layer for barrier applications in an interconnect structure
TWI723465B (zh) 形成鎳矽化物材料之方法
KR101600995B1 (ko) 상호연결 구조물들을 형성하기 위한 방법들
JP2001200358A (ja) タングステン、アルミニウム、及び銅アプリケーション用ライナ、バリヤ及び／又はシード層としてのｐｖｄ−ｉｍｐタングステン及び窒化タングステン
US6855632B2 (en) Cu film deposition equipment of semiconductor device
JP2001240963A (ja) 重ガススパッタリングによるイオン化金属プラズマ技術
TWI427737B (zh) 形成積體電路結構的方法
US20020093101A1 (en) Method of metallization using a nickel-vanadium layer
JP2024508912A (ja) サブトラクティブ金属及びサブトラクティブ金属半導体
TWI651807B (zh) Ｃｕ配線之製造方法
US20090215260A1 (en) Methods of forming a barrier layer in an interconnect structure
US10510549B2 (en) Method of fabricating a metal layer
TWI828904B (zh) 用於填充設置在基板中的特徵的方法與設備
TW202117037A (zh) 用於藉由物理氣相沉積（ｐｖｄ）來沉積鋁的方法與設備
KR102670444B1 (ko) 기판에 배치된 피처를 충전하기 위한 방법들 및 장치
US20220364230A1 (en) Pulsing plasma treatment for film densification
Khurana et al. Ultrathin integrated ion metal plasma titanium and metallorganic titanium nitride liners for sub 0.18 um W based metallization schemes for> 500 MHz microprocessors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231106