CN102881677A - 一种用于铜互连的合金抗铜扩散阻挡层及其制造方法 - Google Patents

一种用于铜互连的合金抗铜扩散阻挡层及其制造方法 Download PDF

Info

Publication number
CN102881677A
CN102881677A CN2012103560839A CN201210356083A CN102881677A CN 102881677 A CN102881677 A CN 102881677A CN 2012103560839 A CN2012103560839 A CN 2012103560839A CN 201210356083 A CN201210356083 A CN 201210356083A CN 102881677 A CN102881677 A CN 102881677A
Authority
CN
China
Prior art keywords
alloy
copper
diffusion barrier
barrier layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103560839A
Other languages
English (en)
Inventor
孙清清
房润辰
张卫
王鹏飞
周鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN2012103560839A priority Critical patent/CN102881677A/zh
Publication of CN102881677A publication Critical patent/CN102881677A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Abstract

本发明属于集成电路技术领域，具体涉及一种用于铜互连的新型合金抗铜扩散阻挡层及其制造方法。本发明使用原子层淀积工艺生长合金薄膜，所得到的合金抗铜扩散阻挡层的一致性和致密性好，可以有效阻止铜在介质中的扩散，而且合金与铜的粘附性好，不需要生长一层籽晶铜就可以直接电镀金属铜，工艺简单可行，有望在未来铜互连的抗铜扩散阻挡层的制造中得到应用。

Description

一种用于铜互连的合金抗铜扩散阻挡层及其制造方法
技术领域
本发明属于集成电路技术领域，具体涉及一种用于抗铜扩散阻挡层及其制造方法。
背景技术
铜互连技术指在半导体集成电路互连层的制作中采用铜金属材料取代传统铝金属互连材料的新型半导体制造工艺技术。传统的铜互连结构如图1所示，包括在半导体基底10上形成的低介电常数介质层11，在低介电常数介质层11中形成有互连通孔，覆盖所述互连通孔的底壁和侧壁形成有抗铜扩散阻挡层12，在所述互连通孔内所述抗铜扩散阻挡层12之上形成有铜互连线13，在铜互连线13之上还形成有氮化硅薄膜作为刻蚀阻挡层以及同一层铜互连线的绝缘。如上所述，在集成电路中采用铜互连结构，必须使用扩散阻挡层来增强热稳定性和提高结合力，以防止漏电等一些列问题的发生。
随着半导体器件尺寸的不断缩小，扩散阻挡层材料起着越来越关键的作用，因此在现代铜互连集成电路中，扩散阻挡层材料的选择以及扩散阻挡层的微结构在保护工作器件免受铜毒害方面的作用越来越重要。目前，在0.13μm技术节点中，Ta/TaN双层扩散阻挡层已经被成功应用于铜互连当中用作扩散阻挡层。然而，随着技术节点的不断缩小，从90nm工艺到现在的22nm工艺技术节点，Ta/TaN双层阻挡层已经开始面临很多的问题，特别是等比例缩小的问题以及在Ta表面铜生长时会形成岛状等。目前一般使用物理汽相沉积（PVD）工艺来淀积扩散阻挡层，但是这种工艺比较难掌握，生长好的扩散阻挡层的一致性和致密性比较差，扩散阻挡层在制备好之后需要进行热退火才能具有良好的接触，然后退火会给已经制作好的器件带来热损伤以及负面影响，同时，在扩散阻挡层生长好之后，仍然需要在表面再淀积一层铜籽晶才能进行金属铜的电镀，工艺过程复杂。
发明内容
本发明的目的在于提出一种工艺简单、一致性和致密性好的扩散阻挡层，在简化工艺过程的同时还可以增强扩散阻挡层的性能。
本发明提出的一种用于铜互连的合金抗铜扩散阻挡层，所述的合金为钴钌合金、钌钽合金、钴钽合金、钌钨合金或钨钽合金。
本发明还提出了所述用于铜互连的合金抗铜扩散阻挡层的制造方法，包括：
在提供的半导体基底表面生长第一层绝缘薄膜；
刻蚀所述第一层绝缘薄膜形成互连通孔；
将所形成的芯片放入原子层淀积设备中，并将第一种金属的金属源及其还原剂源和第二种金属的金属源及其还原剂源依次通入到原子层淀积设备中，采用原子层淀积工艺在所形成的互连通孔的底壁和侧壁以及所述第一层绝缘薄膜的表面生长一层由第一种金属和第二种金属构成的合金抗铜扩散阻挡层。
如上所述的用于铜互连的合金抗铜扩散阻挡层的制造方法，由所述第一种金属和所述第二种金属形成的合金可以为钴钌合金、钌钽合金、钴钽合金、钌钨合金或者为钨钽合金。
本发明所提出的合金抗铜扩散阻挡层具有以下优点：
1.原子层淀积技术生长合金薄膜的工艺比较简单，用于形成合金的源比较容易获得，而且工艺温度适宜，对已经制造好的器件和互连电路不会造成过大的影响。
2.原子层淀积技术生长的合金薄膜具有良好的一致性和致密性，不需要退火即可拥有合金的特性。
3.合金与铜的粘附特性较好，不需要生长一层籽晶铜就可以在合金抗铜扩散阻挡层上直接电镀金属铜，这样可以简化工艺步骤，而且不会对之后的铜互连金属的生长带来影响。此外，合金能够有效的阻止铜在介质中的扩散，可以有效的防止芯片的漏电。
附图说明
图1为传统技术的铜互连结构的截面图。
图2-图7为在前道铜互连上用原子层淀积技术生长钴钌合金抗铜扩散阻挡层的一个实施例的工艺流程图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明，在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。
本发明所提出的抗铜扩散阻挡层为合金抗铜扩散阻挡层，所述的合金可以为钴钌合金、钌钽合金、钴钽合金、钌钨合金或者为钨钽合金。
本发明所提出的用于铜互连的合金抗铜扩散阻挡层可以应用于不同的铜互连结构中，以下所叙述的是本发明所公开的在前道铜互连上用原子层淀积技术生长合金抗铜扩散阻挡层的一个实施例。
如图2所示，首先在提供的半导体基底200的表面生长低介电常数介质层201，之后在低介电常数介质层201之上旋涂光刻胶301并掩模、曝光、显影定义出互连通孔的位置。
所述半导体基底200的材质可以是单晶硅、多晶硅、非晶硅中的一种，也可以是绝缘体上的硅结构或硅上外延层结构。在所述半导体基底200中形成有半导体器件（未示出），例如具有栅极、源极和漏极的金属氧化物半导体器件。所述半导体基底200中还可以形成有金属互连结构（未示出），如铜的通孔或者互连线。
所述低介电常数介质层201可以是二氧化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃等。
接下来，刻蚀掉没有被光刻胶保护的低介电常数介质层形成互连通孔，剥除光刻胶301后如图3所示。
接下来，将所形成的芯片放原子层淀积设备中，并将第一种金属的金属源及其还原剂源和第二种金属的金属源及其还原剂源依次通入到原子层淀积设备中，采用原子层淀积工艺在所形成的互连通孔的底壁和侧壁以及所形成的低介电常数介质201的表面生长一层由第一种金属和第二种金属构成的合金抗铜扩散阻挡层202。如图4所示。
在原子层淀积工艺中，采用不同的金属源及其还原剂可以得到不同的金属层，如采用IMBCHRu[（η6-1-异丙基-4-甲基苯）（η4​​-环己-1,3-二烯）钌（O）]和氧气（O2）可以得到钌，采用Cp2Co（双环戊二烯合钴）和氨气（NH3）可以得到钴，采用WF6(六氟化钨)和氢气可以得到钨，采用TAIMATA[第三戊亚胺-三（二甲胺基）钽]和氢气可以得到钽。同时，将两种不同的金属源及其还原剂依次通入到原子层淀积设备中，采用原子层淀积工艺即可得到合金薄膜。
以生长钴钌合金抗铜扩散阻挡层为例。将原子层淀积设备的温度加热至300℃，然后将钌源IMBCHRu加热至120℃左右，将钴源Cp2Co加热至100℃左右，用氩气作为载气，在低压3.4mbar的腔体压力条件下，分别向腔体中通入IMBCHRu和O2，以及Cp2Co和NH3，采用原子层淀积工艺可以在所形成的互连通孔的底壁、侧壁以及剩余的低介电常数介质层201的表面生长一层钴钌合金抗铜扩散阻挡层202，
如上，如果采用IMBCHRu和O2以及TAIMATA和氢气可以得到钌钽合金抗铜扩散阻挡层。采用IMBCHRu和O2以及WF6和氢气可以得到钌钨合金抗铜扩散阻挡层。采用六氟化钨和氢气以及TAIMATA和氢气可以得到钨钽合金抗铜扩散阻挡层。以Cp2Co和氨气以及TAIMATA和氢气可以得到钴钽合金抗铜扩散阻挡层。
接下来，在互连通孔中电镀铜金属203，如图5所示。
接下来，对铜金属进行化学机械抛光，以去除多余的铜金属、抗铜扩散阻挡层和低介电常数介质层，如图6所示。
最后，利用等离子体增强化学气相沉积（PECVD）工艺使用硅烷（SiH4）和NH3作为反应气体生长一层氮化硅刻蚀阻挡层204，如图7所示。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims (3)

1.一种用于铜互连的抗铜扩散阻挡层，其特征在于在合金抗铜扩散阻挡层中，所述的合金为钴钌合金、钌钽合金、钴钽合金、钌钨合金或者为钨钽合金。
2.一种用于铜互连的合金抗铜扩散阻挡层的制造方法，包括：
在提供的半导体基底表面生长第一层绝缘薄膜；
刻蚀所述第一层绝缘薄膜形成互连通孔；
将所形成的芯片放入原子层淀积设备中，并将第一种金属的金属源及其还原剂源和第二种金属的金属源及其还原剂源依次通入到原子层淀积设备中，采用原子层淀积工艺在所形成的互连通孔的底壁和侧壁以及所述第一层绝缘薄膜的表面生长一层由第一种金属和第二种金属构成的合金抗铜扩散阻挡层。
3.如权利要求2所述的用于铜互连的合金抗铜扩散阻挡层的制造方法，其特征在于，由所述第一种金属和所述第二种金属形成的合金为钴钌合金、钌钽合金、钴钽合金、钌钨合金或者为钨钽合金。
CN2012103560839A 2012-09-24 2012-09-24 一种用于铜互连的合金抗铜扩散阻挡层及其制造方法 Pending CN102881677A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012103560839A CN102881677A (zh) 2012-09-24 2012-09-24 一种用于铜互连的合金抗铜扩散阻挡层及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012103560839A CN102881677A (zh) 2012-09-24 2012-09-24 一种用于铜互连的合金抗铜扩散阻挡层及其制造方法

Publications (1)

Publication Number Publication Date
CN102881677A true CN102881677A (zh) 2013-01-16

Family

ID=47482952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103560839A Pending CN102881677A (zh) 2012-09-24 2012-09-24 一种用于铜互连的合金抗铜扩散阻挡层及其制造方法

Country Status (1)

Country Link
CN (1) CN102881677A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795358A (zh) * 2015-04-13 2015-07-22 上海华力微电子有限公司 钴阻挡层的形成方法和金属互连工艺
CN107731785A (zh) * 2013-09-26 2018-02-23 英特尔公司 包括相对低的电阻率的芯的互连导线
CN110504211A (zh) * 2019-08-29 2019-11-26 上海华力集成电路制造有限公司 改善顶层铜互连层的丘状凸起缺陷的工艺方法
CN112117259A (zh) * 2019-06-20 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及形成方法
CN115036270A (zh) * 2022-08-11 2022-09-09 广州粤芯半导体技术有限公司 铜互连结构的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505141A (zh) * 2002-12-04 2004-06-16 �Ҵ���˾ 含有钨合金阻挡层的结构及其制作方法
US20050110142A1 (en) * 2003-11-26 2005-05-26 Lane Michael W. Diffusion barriers formed by low temperature deposition
US20060029833A1 (en) * 2004-08-09 2006-02-09 Ivanov Igor C Methods for forming a barrier layer with periodic concentrations of elements and structures resulting therefrom
US20060153973A1 (en) * 2002-06-04 2006-07-13 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
CN101442002A (zh) * 2007-11-19 2009-05-27 国际商业机器公司 直接在芯片上铜互连结构的钽合金层上沉积铜的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060153973A1 (en) * 2002-06-04 2006-07-13 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
CN1505141A (zh) * 2002-12-04 2004-06-16 �Ҵ���˾ 含有钨合金阻挡层的结构及其制作方法
US20050110142A1 (en) * 2003-11-26 2005-05-26 Lane Michael W. Diffusion barriers formed by low temperature deposition
US20060029833A1 (en) * 2004-08-09 2006-02-09 Ivanov Igor C Methods for forming a barrier layer with periodic concentrations of elements and structures resulting therefrom
CN101442002A (zh) * 2007-11-19 2009-05-27 国际商业机器公司 直接在芯片上铜互连结构的钽合金层上沉积铜的方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731785A (zh) * 2013-09-26 2018-02-23 英特尔公司 包括相对低的电阻率的芯的互连导线
US10832951B2 (en) 2013-09-26 2020-11-10 Intel Corporation Interconnect wires including relatively low resistivity cores
US11569126B2 (en) 2013-09-26 2023-01-31 Intel Corporation Interconnect wires including relatively low resistivity cores
US11881432B2 (en) 2013-09-26 2024-01-23 Intel Corporation Interconnect wires including relatively low resistivity cores
CN104795358A (zh) * 2015-04-13 2015-07-22 上海华力微电子有限公司 钴阻挡层的形成方法和金属互连工艺
CN104795358B (zh) * 2015-04-13 2018-06-22 上海华力微电子有限公司 钴阻挡层的形成方法和金属互连工艺
CN112117259A (zh) * 2019-06-20 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及形成方法
CN110504211A (zh) * 2019-08-29 2019-11-26 上海华力集成电路制造有限公司 改善顶层铜互连层的丘状凸起缺陷的工艺方法
CN115036270A (zh) * 2022-08-11 2022-09-09 广州粤芯半导体技术有限公司 铜互连结构的制作方法

Similar Documents

Publication Publication Date Title
CN102881675B (zh) 用于高性能互连的结构和方法
US9601409B2 (en) Protruding contact for integrated chip
CN100481380C (zh) 半导体元件中内连线结构的制造方法
CN101515563B (zh) 覆盖层的制造方法
US7067421B2 (en) Multilevel copper interconnect with double passivation
CN102832199A (zh) 一种用于铜互连的混合介质抗铜扩散阻挡层及其制造方法
TW200529364A (en) Integrated circuit device with crossed power strap layout
TWI701771B (zh) 在包括ｃｍｏｓ基電晶體之積體電路產品上防護嵌入式ｍｒａｍ陣列的方法
TWI306622B (en) Method of forming silicided gate structure field of the invention
CN102881677A (zh) 一种用于铜互连的合金抗铜扩散阻挡层及其制造方法
TW200539303A (en) Semiconductor device and method for forming conductive path
US9515021B1 (en) Semiconductor structure and method of forming the same
US9761528B2 (en) Interconnection structure
CN102859651A (zh) 形成多个间隔特征的方法
TW574736B (en) Method of manufacturing semiconductor integrated circuit device
CN103081090A (zh) 应用牺牲材料在半导体结构中形成穿过晶片互连的方法及通过该方法形成的半导体结构
TW200527649A (en) Low stress sidewall spacer in integrated circuit technology
CN103325770A (zh) 一种集成电路铜互连结构及其制备方法
US10446489B2 (en) Interconnect structure
TWI323497B (en) Method of fabricating a dual-damascene copper structure
US20090261477A1 (en) Semiconductor device and method of manufacturing the same
TW484203B (en) Method to deposit a platinum seed layer for use in selective copper plating
US20210265369A1 (en) Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces
CN101882597A (zh) 降低连接孔接触电阻的方法
KR19990006061A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130116