CN101074485A - 电子部件制造方法 - Google Patents

电子部件制造方法 Download PDF

Info

Publication number
CN101074485A
CN101074485A CN200710092331.2A CN200710092331A CN101074485A CN 101074485 A CN101074485 A CN 101074485A CN 200710092331 A CN200710092331 A CN 200710092331A CN 101074485 A CN101074485 A CN 101074485A
Authority
CN
China
Prior art keywords
film
plating
seed crystal
substrate
crystal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200710092331.2A
Other languages
English (en)
Other versions
CN101074485B (zh
Inventor
丰田启
莲沼正彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101074485A publication Critical patent/CN101074485A/zh
Application granted granted Critical
Publication of CN101074485B publication Critical patent/CN101074485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

一种制造电子部件的方法，包括在基体上方形成籽晶膜，冷却所述籽晶膜，以及将所述冷却的籽晶膜放入镀敷溶液中以利用所述籽晶膜作为阴极进行电镀。

Description

电子部件制造方法
相关申请的交叉引用
本申请基于并要求于2006年2月27日提交的日本专利申请No.2006-049523的优先权，在此引入其整个内容作为参考。
技术领域
本发明一般涉及一种制造电子部件的方法，更具体涉及一种半导体器件的制造方法，其包括形成由通过在位于硅衬底或晶片上方的铜(Cu)籽晶膜上电镀而形成的Cu制成的镶嵌互连布线。
背景技术
近些年，对大规模集成(LSI)半导体电路器件的更高的集成度和更高性能的需求导致了新的微加工技术的发展。特别地，现在的一种趋势是将电互连布线材料从常规使用的铝(Al)合金改变为较低电阻率的基于金属的材料——典型地为纯铜(Cu)、Cu合金或含Cu材料。这些Cu基材料固有地很难通过干法蚀刻技术例如已用于形成Al合金布线的反应离子蚀刻(RIE)来进行微加工处理。为了突破这个难点，主要采用所谓的镶嵌工艺，其包括以下步骤，在具有限定于其中的凹槽或沟槽的介电膜上沉积Cu膜，以及利用化学机械抛光(CMP)去除除了填充在沟槽中的介电膜以外的介电膜部分，从而形成掩埋布线。形成Cu膜的通常方法是采用这样的工艺，即通过溅射形成薄的Cu籽晶膜，并且随后通过电镀形成具有约几百纳米(nm)厚度的多层膜。在制造多层Cu互连布线的情况中，也可以采用所谓的双镶嵌技术。该掩埋布线的形成技术如下。首先，在衬底上的底布线层上形成电绝缘膜。接着，在其中限定被称为过孔的开口以及用于上层布线的沟槽凹槽。此后，将Cu布线材料同时掩埋在过孔和沟槽中。接着，利用CMP去除在顶面上的Cu的不必要部分而制造所产生的器件结构，从而形成掩埋互连布线的图形。
对于在这种结构中使用的层间介电(ILD)膜，考虑利用由具有低的介电常数k的特定绝缘材料即所谓的“低k”材料制成的膜。更具体地，尝试用其相对介电常数为3.0或更低的低k膜来替代目前使用的具有约3.9的相对介电常数k的氧化硅(SiO2)膜，从而降低片上相邻互连布线之间的寄生电容。
这里再提及，通过溅射形成的Cu籽晶膜的侧壁部分的厚度明显很薄，因此很容易通过镀敷溶液来溶解。一旦这样的镀敷溶解或“熔化”部分在Cu籽晶膜中发生，这些部分上就不会再形成Cu膜。这可以说是因为即使对其进行电镀，其中也不会流过任何电流。因此，即使在这些熔化部分被从周围生长的另一Cu膜完全掩埋的位置，这些部分在侧壁与Cu膜之间仍保持很差的粘附力，这导致缺陷产生。例如在公开的未审查的日本专利申请(“PUJPA”)No.2004-218080中公开了一种避免该问题的方法。根据由其给出的方法，将Cu籽晶膜形成的衬底浸入到镀敷溶液中，同时对其施加与镀敷期间所使用的相同的电压。利用这种电压施加的浸入防止了Cu籽晶膜的不希望的溶解。
不幸的是，这种现有的已知方法的优点的出现伴随着掩埋的Cu膜的均匀性的劣化的代价。更具体地，虽然要求将施加电压设定在允许Cu镀敷发生的特定电压水平以完全防止Cu籽晶膜的溶解，但仍然需要特定长度的时间，以使浸入在镀敷槽中的衬底的整个表面在槽中被镀敷溶液完全润湿，因此在首先被溶液润湿的部分和最后被润湿的部分之间产生镀敷时间差异，导致通过在衬底表面上镀敷而生长的Cu膜的被掩埋厚度的均匀性降低。为了避免这种问题，对衬底施加较低的电压。然而，这引起另一个问题：在Cu籽晶膜的薄侧壁部分处可发生沉积失败和缺陷。
发明内容
根据本发明的一个方面，一种制造电子部件的方法包括以下步骤：在基体上方形成籽晶膜，冷却所述籽晶膜，以及将所述冷却的籽晶膜放入镀敷溶液中，以利用所述籽晶膜作为阴极进行电镀。
根据本发明的另一个方面，一种制造电子部件的方法包括以下步骤：在基体中形成开口，在所述开口中掩埋含铜膜，以及在冷却所述基体的同时，允许在具有用所述含铜膜填充的所述开口的所述基体上方附加沉积所述含铜膜。
附图说明
图1是示出根据本发明的一个实施例的半导体器件的制造方法的主要步骤的流程图；
图2A-2C以及3A-3C以截面图示例了对应于图1的流程图的半导体器件制造方法的一些主要步骤；
图4是示出在衬底位于等待位置的状态下用于图1所示的实施例方法的镀敷装置的一个实例的图；
图5是示出在实施例中在衬底被保持在镀敷位置处的情况下镀敷装置的另一个实例的图；
图6以截面图示出了在图1的实施例方法的处理步骤时形成的器件结构；
图7示出了在实施例中在其顶面上形成有籽晶膜的器件结构的截面图；
图8A和8B是各自示出了用于说明实施例的衬底冷却效果的衬底截面的图；
图9A和9B是示出在本发明的另一个实施例中的衬底入槽方案的一个实例的图；以及
图10是在用多个电流密度值镀敷期间各阶段中电流密度与变化的电压的关系图曲线。
具体实施方式
实施例1
将描述作为根据本发明的一个实施例的电子部件的实例的半导体器件的制造方法。在该实施例中，以参考以下的一些附图来说明的方式，在低介电常数或“低k”绝缘膜上形成具有镶嵌结构的Cu互连布线的图形。
参考图1，示出了根据本发明实施例的半导体器件制造方法的主要步骤的流程图。如这里所示，该实施例方法被设置为进行下面的一系列工艺。在步骤S102中，形成由选定的具有低的相对介电常数k的介电材料制成的低k薄膜。在步骤S104中，形成帽膜。在步骤S106中，在膜中限定预定数量的被称为沟槽或过孔的层间开口。接着，在步骤S108中，形成导电材料膜——这里称为阻挡金属膜。接着在步骤S110中，形成籽晶膜，随后在步骤S112中冷却，在步骤S114中镀敷，以及在步骤S116中抛光。
图2A到图2C分别示出了在图1的步骤S102到S106中获得的半导体器件结构的截面图。
如图2A所示，在图1的步骤S102中，在作为基体的实例的衬底200上将由选定的多孔的低介电常数绝缘材料制成的低k膜220形成为具有约200纳米(nm)的预定厚度。该衬底200示例地为半导体衬底。形成该低k膜220旨在制造其相对介电常数k小于或等于3.0的层间介电(ILD)膜。ILD膜材料的一个实例是其相对介电常数小于2.5的基于聚甲基硅氧烷的低k介电材料。其它实例是具有硅氧烷骨架结构例如聚硅氧烷、氢硅倍半氧烷(hydrogen silsesquioxane)和甲基硅倍半氧烷(methylsilsesquioxane)的膜，包含有机树脂例如聚亚芳基醚、聚苯并唑或聚苯并环丁烯作为其主要成分的膜，以及多孔膜例如多孔二氧化硅膜。利用这些材料中的任何一种能够使低k膜220具有小于2.5的相对介电常数。形成这种膜的示范性方法是利用所谓的旋转介电(SOD)涂敷技术，其通过液态溶液的旋涂和对其施加的热处理而形成薄膜。例如，以这样的方式可实现膜制造，通过在含氮的气氛中在热板上烘焙具有通过旋转器在其上形成有膜的晶片，以及最后在高于烘焙温度的温度下在热板上对晶片进行固化。通过对低k材料的适当选择以及对膜形成工艺条件的适当调整，可以获得具有预定物理值的目标多孔介电薄膜。另外，衬底200的一个实例是其直径为300毫米(mm)的硅晶片。这里注意，省略了对位于低k膜220的下层处的片上电路元件或器件的形成的说明。
接着，如图2B所示，在图1的步骤S104中，在低k膜220上化学气相沉积例如50nm厚的介电帽膜222。帽膜222可以典型地由氧碳化硅(SiOC)制成。形成SiOC帽膜222可以保护其下面的很难直接进行光刻的低k膜220，且因此能够在低k膜220中形成图形。除了SiOC以外，帽绝缘膜材料的实例是具有2.5或更大的相对介电常数的介电材料，主要选自氧化硅(SiO2)、SiC、氢碳化硅(SiCH)、碳氮化硅(SiCN)以及SiOCH。尽管这里通过CVD进行膜制造，可选地可利用其它类似的合适技术。
接下来，如图2C所示，在开口形成步骤S106中，在SiOC帽膜222和低k膜220中通过光刻和干法刻蚀技术限定用作用于镶嵌布线制造的布线槽结构的贯穿开口150。对于具有通过抗蚀剂沉积和光刻工艺例如曝光(未示出)在SiOC帽膜222上形成的抗蚀剂膜的衬底200，通过各向异性蚀刻技术选择性地去除曝光的SiOC帽膜222及其下面的低k膜220，因此可以相对于衬底200的表面基本上垂直地形成开口150。例如，开口150可以由反应离子蚀刻(RIE)方法形成。
图3A-3C分别示出了在图1的步骤S108-S114中获得的截面器件结构。
在图3A中，在阻挡金属膜形成步骤S108中，在由开口形成工艺限定的开口150中以及SiOC帽膜222的顶面上形成由选定的阻挡金属材料制成的阻挡金属膜240。在利用作为一种物理气相沉积(PVD)方法的溅射技术的溅射装置内，沉积例如5nm厚的钽(Ta)的薄膜，从而形成阻挡金属膜240。不仅可以通过PVD而且可以通过原子层沉积(ALD)或CVD例如原子层化学气相沉积(ALCVD)来实现阻挡金属材料的沉积。与利用PVD方法的情况相比，利用这些方法可以提高膜覆盖率。另外，阻挡金属膜的材料不只是局限于Ta，可以选择性地由含钽材料例如氮化钽(TaN)、含钛材料例如钛(Ti)或氮化钛(TiN)、或者含钨材料例如氮化钨(WN)制成。该膜可以是由这些材料的两种以上组合制成的多层膜，例如Ta和TaN等。
图3B中，在籽晶膜形成步骤S110中，在其上形成有阻挡金属膜240的开口150的内壁上以及在衬底200的表面上通过PVD例如溅射等沉积(形成)Cu薄膜作为籽晶膜250(含铜膜的一个实例)。该薄膜将成为接下来进行的电镀工艺中的阴极电极。这里，籽晶膜250被形成为具有例如45nm的厚度。在衬底200的表面上45nm的膜厚度的沉积在开口150的侧壁上产生10nm或更小的厚度，且最小的膜厚度为3nm或更小，但该值根据开口150的直径可以变化。
这里，在此实施例中，进行冷却工艺以防止由籽晶膜250的不希望的溶解到镀敷溶液中而引起的籽晶膜250的消失。即，在步骤S112中，使籽晶膜250冷却。更具体地，利用选定的气体来冷却衬底200的背面，从而通过该衬底背面冷却籽晶膜250。
图4示意性地示出了在该实施例中在衬底保持在等待位置处的情况下镀敷装置的示范性结构。该镀敷装置具有其中包含有镀敷溶液670的近似圆柱体的镀敷容器或“槽”650，以及夹具652，该夹具652设置在镀敷槽650的上方以可分离地保持其镀敷表面朝下的衬底200。优选地镀敷溶液670是其中添加有添加剂的基于硫酸铜的溶液。该镀敷槽650的底部上设置有阳极电极654，以便其上表面暴露在镀敷溶液670中。阳极电极654的一个实例是由含磷的铜制成的可溶解的阳极。从喷嘴(未示出)供应镀敷溶液670，该喷嘴连接到镀敷槽650的内部空间。从镀敷槽650溢出的镀敷溶液670的多余部分从排放口(未示出)排出。这些排放口以及液体喷嘴被连接到镀敷溶液管理设备(未示出)，该镀敷溶液管理设备使得被排出的镀敷溶液670经历化学成分调整以返回到镀敷槽650的内部，随后沿着这样的路线进行液体循环。在循环期间，镀敷溶液670受到管理设备的温度控制以保持在预定的温度——例如25℃。
在图4中，示出了这样的状态，其中夹具652将衬底200保持在从镀敷溶液670的表面上升的位置。例如，衬底200被保持在等待位置以利用机械手(未示出)进行传送。阴极侧的电接触被连接到不与镀敷溶液670接触的区域中的已形成籽晶膜的衬底200的表面的外周部。阳极侧接触被连接到阳极电极654。机械加工夹具652，以便在其背面侧形成空间，该空间用作气流路径或沟道601。引导具有所希望的低温的冷却剂气体流到保持在等待位置的衬底200的背面上，从而控制衬底温度。冷却剂气体的实例是氮气和大气。作为衬底200的一个实例的硅晶片具有优良的热导率，因此可以促使该气体在衬底200的背面上流动足够长的时间，以使得衬底温度与气体温度基本上相同。
希望地，进行衬底冷却以使衬底的温度低于镀敷溶液670的温度至少10℃。一个实例是当镀敷溶液670的温度为25℃时，衬底温度被控制为下降到5℃-15℃范围内，其中在前一温度下衬底200不会呈现结露。在25℃的镀敷溶液670中籽晶膜250的溶解率是100％的情况下，将衬底温度设定在15℃可以将镀敷溶液670中籽晶膜250的溶解率抑制到56％左右。可选地，将衬底温度设定在5℃可以使得镀敷溶液670中的籽晶膜250的溶解率降低到约30％。简而言之，通过使衬底温度为15℃或更低，可以使溶解率延缓近一半。优选地，冷却位置尽可能地靠近镀敷溶液670。通过这些做，衬底200变为与镀敷溶液670接触所需的时间变短，从而能够保持想要的冷却效果。
在图3C中，在镀敷步骤S114中，在籽晶膜250作为阴极电极的条件下，采用基于电镀的电化学生长方法在开口150中以及在衬底200的表面上沉积薄的Cu膜260(含铜膜的一个实例)。这里，Cu膜260被沉积为例如800nm的厚度。在沉积完成之后，例如在250℃的温度下进行退火30分钟。
图5示出了在衬底位于镀敷位置处的情况下镀敷装置的结构。在该实施例中，当使衬底200的表面进入其中存储有镀敷溶液670的镀敷槽650中时，驱动在上述冷却步骤S112被冷却的具有籽晶膜250的衬底200以使其旋转。然后将旋转的衬底表面被浸入到镀敷溶液670中。接着，通过阳极电极654和作为阴极电极的成为将被镀敷的表面的衬底200上的籽晶膜250，使预定的电流密度的电流流动，从而进行电镀。此时更优选衬底200以成角度的或倾斜状态进入镀敷溶液670中，以确保衬底200与镀敷溶液670之间不存在空气气泡。并且优选地，如下所述，由于籽晶膜250的厚度条件，必要时对成为阴极的衬底200侧施加电压。
接着，对所产生的衬底结构进行CMP以去除在开口150中沉积的Cu膜260和阻挡金属膜240的多余部分，随后以以下方式形成镶嵌互连布线。
如图6所示，在抛光步骤S116中，通过CMP抛光所产生的衬底200的顶面，以选择性地去除沉积在除了开口150以外的表面部分上的阻挡金属膜240以及成为作为电导体的布线层的包括籽晶膜250的Cu膜260，从而获得形成有镶嵌布线的图形的表面平坦化或“平面化”结构。
图7示出了在该实施例中在其上形成有籽晶膜250的状态下衬底200的截面结构。当通过溅射等技术形成该籽晶膜250时，该膜在开口150的内部侧壁上变为厚度不均匀，必定存在具有最小厚度的凹入部分。通过在此所述的由本发明人进行的实验发现，衬底200的最佳入槽条件根据该最小膜厚度而不同。
下表中示出了一些实验结果，包括对已形成镀敷膜的衬底的空隙评估以及掩埋膜的厚度均匀性评估的结果。
                            表格
例子# 进入条件   空隙评估   掩埋均匀性评估
  t≤3nm   t＞3nm   t≤3nm   t＞3nm
(1)   施加镀敷电压不冷却衬底 良好 良好 0.7 0.7
(2)   不施加电压不冷却衬底 不好 不好 1 1
(3)   不施加电压冷却衬底   不好，但好于(2) 良好 1 1
(4)   施加低电压冷却衬底 良好 良好 0.9 0.9
注意，在上表中，“t”是最小籽晶膜厚度。
从表格明显可看出，当使膜接触镀敷溶液670同时对其施加电压以防止籽晶溶解时，该膜在衬底200的中心部分和与溶液首先接触的其边缘部分之间的掩埋状态非故意地不同。从该事实来看，这里，当在首先与溶液接触的边缘为1的情况下利用评估中心部分的掩埋状态的特定值作为参数时，评估填充的均匀性。从图7也可明显看出，很难通过溅射在侧壁上形成希望的膜。所以，在侧壁处容易产生空隙。对于空隙评估，通过截面扫描电子显微镜(SEM)来进行侧壁空隙观测。没有发现空隙的情况标记为“良好”，而发现空隙的情况标记为“不好”。所使用的进入条件为四种条件，以进行下面将给出的比较。还变化籽晶膜250的最小厚度以进行比较。
在条件(1)中，当将衬底200浸入镀敷槽650的镀敷溶液670中时，使其接触镀敷溶液670，同时对籽晶膜250施加电压以防止籽晶膜250的不希望的溶解。这里的电压与实际用于镀敷的电压相同。在镀敷期间，所产生的镀敷电流的大小有时可以变化。鉴于此，施加特定的电压，该电压允许镀敷电流在镀敷工艺开始时流入。换句话说，将镀敷期间的电流密度设定为3毫安培每平方厘米(mA/cm2)或更大，并将设定所施加的电压以确保进入部分处的电流密度变为3mA/cm2或更大。不进行衬底冷却。
在条件(2)中，当将衬底200浸入镀敷槽650的镀敷溶液670中时，使其接触镀敷溶液670，而不对籽晶膜250施加电压。不进行衬底冷却。
关于条件(3)，当将衬底200浸入镀敷槽650的镀敷溶液670中时，使其接触镀敷溶液670，而不对籽晶膜250施加电压。进行上述衬底冷却以将衬底温度控制为保持在10℃。
在条件(4)中，当将衬底200浸入镀敷槽650的镀敷溶液670中时，使其接触镀敷溶液670，同时对籽晶膜250施加电压以防止籽晶溶解。这里施加的电压的电势低于镀敷期间实际使用的镀敷启动电压的电视。该施加的电压在这里被设计为当衬底200的整个表面被放入到镀敷槽650中时，促使电流密度等于或小于镀敷期间的电流密度的一半(1/2)——典型地为0-1.5mA/cm2。进行衬底冷却以便将衬底温度控制为保持在10℃。
通过空隙评估，在这些条件(1)到(4)下进行比较，揭示了这样的事实，在籽晶膜250的最小厚度t小于或等于3nm的情况下，进入时的电压施加对于抑制不希望的空隙产生是必需的。然而，还揭示了如在条件(1)中，镀敷电压施加导致衬底在其中心和周围部分之间的均匀性较低——也就是，即使衬底的周围部分已被完全覆盖的时刻点，开口在其中心处也被其厚度仅仅为预期厚度的70％的膜所掩埋。比较而言，如在条件(2)和(3)中，在进入时不进行电压施加的情况下，获得掩埋膜厚度的均匀性；然而，不希望地产生了侧壁空隙。在条件(3)中，空隙产生的频率降低；由此，证明了衬底冷却在对籽晶膜溶解的抑制方面呈现出显著的效果。还可以肯定，如在条件(4)中，通过降低进入电压同时冷却衬底，可以实现对侧壁空隙的抑制和掩埋膜的均匀性。
这里应注意，尽管通过施加使得进入时的电流密度变为0mA/cm2的电压，似乎没有发生Cu的溶解，但是事实是溶解反应与沉积/析出反应处于平衡状态。因此只要衬底200被设定在室温下，就很难防止籽晶膜250的薄膜溶解。比较而言，将本实施例设置为使衬底200冷却，以便即使在0mA/cm2下也可以降低溶解速率，从而可以实现预期的掩埋而不产生空隙。此外，将进入时的电流密度设定为等于或小于镀敷期间的电流密度的1/2，这允许在进入过程中衬底的首先与溶液接触的部分的膜形成速率也降低为一半或更小。因此可以提高掩埋膜厚度的均匀性。
如果籽晶膜250的最小厚度t大于3nm，可以肯定，即使在进入时不对衬底200施加电压，衬底冷却或者“致冷”也可以同时实现对侧壁空隙的抑制和掩埋膜的均匀性。因此，尽管有些依赖于半导体器件的布线规则的世代，即使仅仅利用衬底冷却，也可以提供足够的效果。
将参考图8A和8B详细说明在该实施例中的衬底冷却的效果。如图8A所示，当不进行衬底冷却时，在开口的侧壁上由于其上的Cu层的显著消失而产生不希望的空隙。这可以通过使衬底200进入同时对其施加电压而避免。不幸的是，这种方法伴随着使掩埋膜的厚度均匀性劣化的风险。比较而言，如上所述，使Cu镀敷的衬底200进入同时将其温度控制在低温可以用来在镀敷之前抑制不希望的Cu层的溶解，如图8B所示，从而可以防止由在开口侧壁上显著发生的Cu层的消失而导致的离析或沉淀的失败。这可以通过潜在地降低所施加的电压以减轻衬底周围部分与中心部分之间的镀敷速率的差异而实现，这在使衬底进入同时对其施加电压的现有技术方法中是有问题的。
由以上很明显，该实施例可以抑制籽晶膜的溶解。这可以抑制电镀膜的沉淀失败以及其中的缺陷的产生。
实施例2
将参考图9A和9B说明根据本发明的另一个实施例的衬底进入技术。虽然如此设置上述实施例，以使衬底200在进入镀敷槽650之前在图4所示的等待位置处被冷却，并且在衬底200被浸入到镀敷槽650中的镀敷溶液670中时停止该衬底冷却，但这里讨论的实施例与上述实施例的类似之处在于，如在图9A中再次示出的，在衬底200进入镀敷槽650中之前提供选择的冷却剂气体以在衬底200的背面上流动，而不同之处在于，如图9B所示，将衬底200浸入到镀敷槽650中，同时冷却衬底200。利用这种设置，可以进一步加强冷却效果。必要时即使在实际镀敷过程中也可以连续地进行该衬底冷却。
利用镀敷期间的连续衬底冷却的特点，即使在施加了电压而使电流密度保持在大于等于80mA/cm2的情况下，也可以抑制或最小化镀敷溶液和正被处理的晶片的非故意的温度升高。
将参考图10说明在多个电流密度水平下用于进行镀敷的技术的一个实例。在标准镀敷工艺中，采用多阶段进行镀敷。例如，掩埋Cu膜260以填充开口150的阶段采用对于这种镀敷被最优化的预定电流密度。在每个图形已被掩埋之后的附加膜沉积的阶段，利用高于掩埋期间的电流密度的不同电流密度来进行镀敷。利用该更高电流密度导致膜形成速率的增大，这可以提高处理吞吐量。另外在现有技术中，考虑到镀敷速率超过来自镀敷溶液670的Cu离子供给速率的事实，或者考虑到镀敷溶液670和衬底200由于焦耳加热而导致温度升高的事实，电流密度的上限是有限制的。在镀敷溶液670和衬底200的温度升高方面，在现有技术中很难采用大于80mA/cm2的电流密度值。在该实施例中，在以充分加速的方式供给Cu离子的条件下，采用大于等于80mA/cm2的电流密度。为了使其实现，进行衬底冷却。换句话说，至少在附加沉积阶段使衬底200冷却下来。其冷却方案是以如图9所示的方式使气体在衬底200的背面上流动。这抑制了焦耳加热并由此可以采用在现有技术中从未采用过的大于等于80mA/cm2的高电流密度。为附加的膜沉积将电流密度设定为大于等于80mA/cm2可以促进Cu膜260的晶粒生长。此外，当与互连布线相比较时可以确定获得了提高的可靠性，该互连布线是在稍后的处理阶段进行退火的情况下以低电流密度形成的。通过以这种方式进行原位衬底冷却，可以将电流增大到常规地由于镀敷溶液温度的升高而不适用的更高水平，从而可以实现大的晶粒尺寸并提高可靠性。关于在冷却衬底200的同时将衬底200浸入镀敷槽650的进入阶段所采用的电流密度，其与在上述第一实施例中的电流密度相同。
尽管以上参考一些实用实例说明了多个实施例，本发明不应仅局限于这些实用实例。尽管在实施例中将低k膜220用作介电膜，但这并不是限制本发明的一个方面，且即使在采用其它介电材料的情况下也不会出现特定的问题。例如，可采用氧化硅膜(SiO2)。另外，尽管在上述实施例中将气体用于冷却衬底，但这不是限制本发明的一个方面，而只要镀敷装置被设计为不会使液体从衬底200的背面泄漏到顶面，则可以可选地采用液体。衬底200的背面并不总是被直接冷却的，而是可以可选地被间接冷却。通过主要地降低镀敷装置中晶片夹具652附近或周围的气氛的温度，也可以获得类似的冷却效果。尽管实施例旨在形成镶嵌结构的互连布线，但是也可以被实现了类似优点的双镶嵌互连布线所替换。特别地，本发明的原理可适用于在制造双镶嵌互连布线时将Cu材料掩埋到过孔中的处理。
另外，关于ILD膜的膜厚以及开口的尺寸、形状和数量，其可以根据半导体集成电路和/或各种类型的半导体电路元件的需要，基于不同情况进行充分的设计。
具有包括本发明的要素并可由本领域技术人员根据不同情况可改变地设计的电子部件的半导体器件的任何其它类似的制造方法都应当被解释为落入本发明的范围之内。
尽管在此没有具体说明通常用于半导体工业中的工艺例如光刻以及预清洗和后清洗工艺，但是本领域技术人员很容易想到，这些工艺也被包括在本发明的制造方法中。
本领域技术人员很容易想到其它的优点以及修改。因此，本发明在其更宽的方面不限于在此示出和描述的具体细节和示范性实施例。因此，只要不脱离由所附权利要求及其等价物所限定的总发明构思的精神和范围，可以做出各种修改。

Claims (20)

1.一种制造电子部件的方法，包括以下步骤：
在基体上方形成籽晶膜；
冷却所述籽晶膜；以及
将所述冷却的籽晶膜放入镀敷溶液中，以利用所述籽晶膜作为阴极进行电镀。
2.根据权利要求1的方法，其中采用气体冷却所述基体的背面，从而冷却所述籽晶膜。
3.根据权利要求2的方法，其中所述气体是氮气和空气中的任何一种。
4.根据权利要求1的方法，其中当进行所述电镀时，将所述籽晶膜浸入到所述镀敷溶液中，同时对所述籽晶膜施加电压。
5.根据权利要求4的方法，其中在将所述籽晶膜浸入到所述镀敷溶液期间，对所述籽晶膜施加低于用于在浸入到所述镀敷溶液中之后开始电镀的起动电压的电压。
6.根据权利要求5的方法，其中当浸入到所述镀敷溶液中时所施加的电压使其电流密度小于或等于在所述电镀的起动时流动的电流的电流密度的一半。
7.根据权利要求5的方法，其中当进行所述电镀时，进行电流密度彼此不同的多个阶段。
8.根据权利要求1的方法，其中所述基体具有形成于其中的开口，以及其中所述电镀用于在所述开口中进行含铜膜的填充以及在所述基体上方进行所述含铜膜的附加沉积。
9.根据权利要求8的方法，其中当使得所述基体冷却时进行所述附加沉积。
10.根据权利要求9的方法，其中在所述含铜膜的所述附加沉积期间，以80mA/cm2或更大的电流密度进行所述电镀。
11.根据权利要求9的方法，其中通过利用气体冷却所述基体的背面来冷却所述基体。
12.根据权利要求11的方法，其中所述气体是氮气和空气中的任何一种。
13.一种制造电子部件的方法，包括以下步骤：
在基体中形成开口；
在所述开口中掩埋含铜膜；以及
在冷却所述基体的同时，允许在具有用所述含铜膜填充的所述开口的所述基体上方附加沉积所述含铜膜。
14.根据权利要求13的方法，其中通过电镀技术进行所述掩埋和所述附加沉积。
15.根据权利要求14的方法，其中在所述含铜膜的所述附加沉积期间，利用高于在掩埋所述含铜膜期间所采用的电流密度的电流密度来进行所述电镀。
16.根据权利要求14的方法，其中在所述含铜膜的所述附加沉积期间，以80mA/cm2或更大的电流密度来进行所述电镀。
17.根据权利要求14的方法，其中在使所述基体冷却的同时，将所述基体浸入到镀敷溶液中。
18.根据权利要求13的方法，其中通过采用气体来冷却所述基体的背面。
19.根据权利要求18的方法，其中所述气体为氮气和空气中的任何一种。
20.根据权利要求13的方法，其中所述掩埋导致形成半导体器件的铜互连布线。
CN200710092331.2A 2006-02-27 2007-02-27 电子部件制造方法 Active CN101074485B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006049523A JP4746443B2 (ja) 2006-02-27 2006-02-27 電子部品の製造方法
JP049523/2006 2006-02-27

Publications (2)

Publication Number Publication Date
CN101074485A true CN101074485A (zh) 2007-11-21
CN101074485B CN101074485B (zh) 2010-12-29

Family

ID=38444562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710092331.2A Active CN101074485B (zh) 2006-02-27 2007-02-27 电子部件制造方法

Country Status (3)

Country Link
US (1) US20070202699A1 (zh)
JP (1) JP4746443B2 (zh)
CN (1) CN101074485B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104988545A (zh) * 2015-06-30 2015-10-21 苏州华日金菱机械有限公司 一种电镀铜的工艺

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234719A (ja) * 2006-02-28 2007-09-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US9881972B2 (en) * 2016-05-20 2018-01-30 Micron Technology, Inc. Array of memory cells and methods of forming an array of memory cells
US10461128B2 (en) 2017-04-26 2019-10-29 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of elevationally-outer-tier memory cells and elevationally-inner-tier memory cells

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042712A (en) * 1995-05-26 2000-03-28 Formfactor, Inc. Apparatus for controlling plating over a face of a substrate
AU737350B2 (en) * 1997-09-23 2001-08-16 Metal Technology, Inc. Electro-plating process
KR100616198B1 (ko) * 1998-04-21 2006-08-25 어플라이드 머티어리얼스, 인코포레이티드 기판상에 전기도금하는 전기화학적 증착 시스템 및 방법
JP3631392B2 (ja) * 1998-11-02 2005-03-23 株式会社神戸製鋼所 配線膜の形成方法
US6607640B2 (en) * 2000-03-29 2003-08-19 Applied Materials, Inc. Temperature control of a substrate
US7070687B2 (en) * 2001-08-14 2006-07-04 Intel Corporation Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US6846519B2 (en) * 2002-08-08 2005-01-25 Blue29, Llc Method and apparatus for electroless deposition with temperature-controlled chuck
US20040149584A1 (en) * 2002-12-27 2004-08-05 Mizuki Nagai Plating method
JP2004218080A (ja) * 2002-12-27 2004-08-05 Ebara Corp めっき方法
JP2007119793A (ja) * 2005-10-24 2007-05-17 Ebara Corp 電解めっき方法及び電解めっき装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104988545A (zh) * 2015-06-30 2015-10-21 苏州华日金菱机械有限公司 一种电镀铜的工艺

Also Published As

Publication number Publication date
JP4746443B2 (ja) 2011-08-10
JP2007227819A (ja) 2007-09-06
US20070202699A1 (en) 2007-08-30
CN101074485B (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
US7189650B2 (en) Method and apparatus for copper film quality enhancement with two-step deposition
US7837841B2 (en) Apparatuses for electrochemical deposition, conductive layer, and fabrication methods thereof
US7030016B2 (en) Post ECP multi-step anneal/H2 treatment to reduce film impurity
CN1685086B (zh) 电抛光和电镀方法
CN1287441C (zh) 掺杂碳和硅的铜互连
KR100711526B1 (ko) 구리 연결선을 갖는 반도체 장치의 제조방법
US20050227483A1 (en) Planar metal electroprocessing
US20090085173A1 (en) Sidewall protection layer
CN1618601A (zh) 作为铜阻挡层的电镀CoWP复合结构
US20100102452A1 (en) Method for fabricating semiconductor device and semiconductor device
US7601638B2 (en) Interconnect metallization method having thermally treated copper plate film with reduced micro-voids
CN1236984A (zh) 用于进行精细布线的工艺
US20050272258A1 (en) Method of manufacturing a semiconductor device and semiconductor device
CN1770423A (zh) 半导体器件的制造方法
CN101074485B (zh) 电子部件制造方法
US8039395B2 (en) Technique for forming embedded metal lines having increased resistance against stress-induced material transport
CN101038904A (zh) 半导体器件及其制造方法
US6784104B2 (en) Method for improved cu electroplating in integrated circuit fabrication
US20060219566A1 (en) Method for fabricating metal layer
TW201017821A (en) Structure to facilitate plating into high aspect ratio vias
US8772157B2 (en) Method of forming Cu interconnects
JP2011252218A (ja) 電子部品の製造方法及び電解めっき装置
US20050236181A1 (en) Novel ECP method for preventing the formation of voids and contamination in vias
US20070151860A1 (en) Method for forming a copper metal interconnection of a semiconductor device
KR20200080122A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170807

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220107

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.