JP2007165881A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2007165881A JP2007165881A JP2006329601A JP2006329601A JP2007165881A JP 2007165881 A JP2007165881 A JP 2007165881A JP 2006329601 A JP2006329601 A JP 2006329601A JP 2006329601 A JP2006329601 A JP 2006329601A JP 2007165881 A JP2007165881 A JP 2007165881A
- Authority
- JP
- Japan
- Prior art keywords
- seed layer
- contact hole
- copper
- semiconductor manufacturing
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 238000007772 electroless plating Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010949 copper Substances 0.000 claims description 27
- 229910052802 copper Inorganic materials 0.000 claims description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 24
- 239000000654 additive Substances 0.000 claims description 20
- 230000000996 additive effect Effects 0.000 claims description 20
- 239000011777 magnesium Substances 0.000 claims description 12
- 239000011572 manganese Substances 0.000 claims description 11
- 229910052749 magnesium Inorganic materials 0.000 claims description 7
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 6
- 229910052748 manganese Inorganic materials 0.000 claims description 6
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 claims description 5
- 239000011701 zinc Substances 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 2
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 17
- 230000008646 thermal stress Effects 0.000 description 6
- 239000003638 chemical reducing agent Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910017566 Cu-Mn Inorganic materials 0.000 description 1
- 229910017871 Cu—Mn Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- HPDFFVBPXCTEDN-UHFFFAOYSA-N copper manganese Chemical compound [Mn].[Cu] HPDFFVBPXCTEDN-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000012266 salt solution Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemically Coating (AREA)
Abstract
【課題】素子不良を防止できる半導体素子の製造方法を提供する。
【解決手段】本発明の半導体素子の製造方法は、半導体基板上にコンタクトホールを有する絶縁膜を形成し、無電解メッキ工程によりコンタクトホールにシード層を形成し、シード層上のコンタクトホールに金属配線を形成する。
【選択図】図６
【解決手段】本発明の半導体素子の製造方法は、半導体基板上にコンタクトホールを有する絶縁膜を形成し、無電解メッキ工程によりコンタクトホールにシード層を形成し、シード層上のコンタクトホールに金属配線を形成する。
【選択図】図６
Description
本発明は半導体素子に関し、特に素子不良を防止できる半導体素子の製造方法に関する。
半導体素子の高集積化及び高性能化を実現するために多層構造を有する金属配線が広く使用されている。金属配線にはアルミニウムが多く利用されていたが、最近は伝導性に優れた銅が広く利用されるようになった。
銅配線膜はパターニングが容易でないため、ダマシン工程と化学的機械研磨（ＣＰＭ）工程によって主に形成される。
図１〜図４は従来の半導体素子における不良の発生を示す図である。
図１に示すように、半導体基板１００上に絶縁膜１１０が形成され、絶縁膜１１０上に金属間絶縁膜１２０が形成される。金属間絶縁膜１２０はビアホール１２１と、ビアホール１２１に連通するトレンチ１２２とを有する。ビアホール１２１とトレンチ１２２に銅を充填し易くするためにシード層１３０が形成される。シード層１３０はスパッタリング工程により形成される。このように、スパッタリング工程によりシード層１３０を形成する場合、図面の「Ａ」のように、ビアホール１２１の側面に一定の厚さを有するシード層１３０が形成されず、不連続的に段差領域が形成され、銅がビアホール１２１に形成されにくくなる。ビアホールのように幅が狭いほどシード層１３０の形成が難しくなる。
図２に示すように、シード層１３０上に銅を充填して銅配線１４０が形成される。
しかし、図１のように、シード層１３０が不連続的な段差領域を有する状態で金属配線１４０を形成する場合、金属配線１４０内にボイド１４１やシーム１４２（図３）などの不良が発生するという問題がある。
その上、熱処理などの後工程を行う場合、熱応力によって、図４に矢印で示すように、金属配線１４０の下部と絶縁膜１１０の間にボイド１４３などの不良が発生するという問題もある。このボイド１４３は銅物質が熱応力により表面に拡散するために発生すると考えられている。
本発明はシード層を連続的に段差なく形成し、ボイドもしくはシーム、又は熱応力によるボイドなどの不良を防止できる半導体素子の製造方法を提供することを目的とする。
本発明の第１実施態様によれば、半導体素子の製造方法は、半導体基板上にコンタクトホールを有する絶縁膜を形成する段階と、無電解メッキ工程によりコンタクトホールにシード層を形成する段階と、コンタクトホールのシード層上に金属配線を形成する段階とを含む。
本発明の第２実施態様によれば、半導体素子の製造方法は、半導体基板上にコンタクトホールを有する絶縁膜を形成する段階と、無電解メッキ工程により所定金属物質と添加物を利用してコンタクトホールにシード層を形成する段階と、コンタクトホールのシード層上に第１金属配線を形成する段階とを含む。
本発明によれば、無電解メッキ工程によりシード層を形成させるので、シード層が連続的で段差が無くなることより、シード層上に形成された金属配線内にボイドやシームなどの不良が発生しなくなり、製品の信頼性を向上させることができる。
本発明によれば、無電解メッキ工程により銅以外に添加物を追加してシード層を形成することにより、添加物が銅の拡散を抑制して熱応力によるボイドなどの不良が発生しなくなり、製品の信頼性を向上させることができる。
本発明によれば、無電解メッキ工程により銅以外に添加物を追加してシード層を形成することにより、約５倍以上のＥＭ（エレクトロマイグレーション）を得ることができる。
以下、添付図面を参照して本発明の好ましい実施形態を詳細に説明する。本発明の実施形態は様々な他の形態に変形でき、本発明の範囲が以下に詳述する実施形態によって限定されるものではない。
図５及び図６は本発明による半導体素子の製造工程を示す図である。
図５に示すように、半導体基板２００上に絶縁膜２１０が形成される。絶縁膜２１０を形成する前に半導体基板２００上にはトランジスタやキャパシタが形成されている。また、絶縁膜２１０に下部金属配線が形成されてもよい。
絶縁膜２１０上にビアホール２２１とトレンチ２２２を有する金属間絶縁膜２２０が形成される。まず、金属間絶縁膜２２０が絶縁膜２１０上に形成される。金属間絶縁膜２２０の所定領域が除去されてビアホール２２１が形成される。次に、ビアホール２２１と連通してビアホール２２１より広い幅を有するトレンチ２２２が形成される。ビアホール２２１とトレンチ２２２はダマシン工程により形成することができる。
金属間絶縁膜２２０上にシード層２３０が形成される。シード層は後に形成される金属配線を容易に形成するための媒体である。
シード層２３０は無電解メッキ工程により形成することができる。
無電解メッキ工程は、外部から電気エネルギーが供給されず、還元剤を利用して金属塩水溶液中の金属イオンを自己触媒的に還元させて被処理物の表面上に金属を析出させる方法である。無電解メッキ工程は均一な厚さを有する金属層を形成することができるという利点がある。
本発明のシード層２３０は従来のスパッタリング工程の代わりに、無電解メッキ工程により形成する。これにより、シード層２３０が連続的で段差がなく均一な厚さに形成される。特に、ビアホール２２１やトレンチ２２２の側面が連続的で段差が無くなるので、後工程により金属配線が形成されても金属配線内にボイドやシームなどの不良が発生しない。
以上の半導体製造方法は、シード層を無電解メッキ工程で形成することにより、ボイドやシームなどの不良を防止できる。
本発明は前記方法以外に他の方法を用いることができる。
すなわち、シード層２３０は無電解メッキ工程を用いることは前記方法と同一であるが、無電解メッキ工程時に、銅のみを使用してシード層２３０を形成するのでなく、銅に添加物を追加してシード層２３０を形成することもできる。添加物としては、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）の少なくともいずれか１つが使用される。例えば、銅にマグネシウムを添加物として追加して無電解メッキ工程によりシード層２３０を形成する。また、銅にマンガンを添加物として追加して無電解メッキ工程によりシード層２３０を形成する。さらに、銅に亜鉛を添加物として追加して無電解メッキ工程によりシード層２３０を形成する。さらに、銅にマンガンとマグネシウムを添加物として追加して無電解メッキ工程によりシード層２３０を形成することもできる。このように、単一添加物や混合添加物を銅に追加して無電解メッキ工程によりシード層２３０を形成することができる。
これをより詳細に説明すると、まず、ビアホール２２１とトレンチ２２２内を触媒化してビアホール２２１とトレンチ２２２内に触媒金属、例えば金属パラジウム（ＰｄＯ）を形成する。次に、外部電源を使用しない状態で、還元剤を用いて触媒化した表面上に自発的に銅−マンガン（Ｃｕ−Ｍｎ）合金のメッキ層が形成されるようにする。還元剤は酸化して電子を放出する。その電子は金属イオン、例えば、Ｃｕ2+、Ｍｎ2+、Ｍｇ2+、Ｚｎ2+と結合して触媒金属の表面にシード層２３０、すなわち銅と添加物の合金を形成する。
このようなメカニズムを次の反応式１に示す。
反応式１
Ｒ＋Ｈ2Ｏ → ＯX＋２Ｈ+＋２ｅ
Ｍ2+＋２ｅ → ＭO
反応式１
Ｒ＋Ｈ2Ｏ → ＯX＋２Ｈ+＋２ｅ
Ｍ2+＋２ｅ → ＭO
Ｒは還元剤を示し、ＯXは還元剤の酸化物を示し、Ｍ2+は金属イオンを示し、ＭOは還元された金属を示す。従って、Ｍ2+はＣｕ2+、Ｍｎ2+、Ｍｇ2+、Ｚｎ2+であり、ＭOはＣｕ、Ｍｎ、Ｍｇ、Ｚｎである。
このように、銅に添加物を追加してシード層２３０を形成する場合、後工程の熱処理工程により添加物が表面に拡散して拡散防止膜の役割を果たすので、金属配線形成時に銅の拡散が防止されて熱応力によるボイドなどの不良が防止できる。また、本発明のように、銅に添加物を追加してシード層２３０を形成する場合、原子が電子の流れに押されて移動するＥＭ現象が従来のスパッタリング工程によりシード層を形成する場合に比べて約５倍以上増加する。
後工程により、金属間絶縁膜２２０上のシード層２３０は除去され、ビアホール２２１とトレンチ２２２内部に金属配線が形成される。
図６に示すように、電気化学メッキ（ＥＣＰ：Electro Chemical Plating）工程によりシード層２３０に基づいてビアホール２２１とトレンチ２２２内に銅膜が充填されることによって金属配線２４０が形成される。電気化学メッキ工程によりシード層２３０を媒介にしてビアホール２２１とトレンチ２２２内に銅膜が充填され、金属配線２４０を形成することができる。
従って、シード層２３０が連続的で段差が無くなるので、そのシード層２３０によって金属配線２４０内にボイドやシームなどの不良が発生しない。また、後工程の熱処理工程が実行されても、シード層２３０に含まれた添加物により銅の拡散が防止され、熱応力によるボイドなどの不良が発生しない。
以上、ビアホールとトレンチが形成されたデュアルダマシン構造に限定して説明したが、本発明はシングルダマシン構造にも適用することができる。
２００：半導体基板、２１０：絶縁膜、２２０：金属間絶縁膜、２２１：ビアホール、２２２：トレンチ、２３０：シード層
Claims (14)
- ａ）半導体基板上にコンタクトホールを有する絶縁膜を形成するステップと、
ｂ）無電解メッキ工程により前記コンタクトホールにシード層を形成するステップと、
ｃ）前記シード層上の前記コンタクトホールに第１金属配線を形成するステップと
を含むことを特徴とする半導体製造方法。 - 前記コンタクトホールがビアホールを含むことを特徴とする請求項１に記載の半導体製造方法。
- 前記コンタクトホールがビアホールとトレンチを含むことを特徴とする請求項１に記載の半導体製造方法。
- 前記シード層が銅からなることを特徴とする請求項１に記載の半導体製造方法。
- 前記シード層が少なくともマンガン、亜鉛、マグネシウムのいずれか１つからなることを特徴とする請求項１に記載の半導体製造方法。
- 前記絶縁膜を形成するステップの前に、前記ａ）〜ｃ）ステップを繰り返して第２金属配線を形成するステップをさらに含むことを特徴とする請求項１に記載の半導体製造方法。
- ａ）半導体基板上にコンタクトホールを有する絶縁膜を形成するステップと、
ｂ）無電解メッキ工程により所定金属物質と添加物を利用して前記コンタクトホールにシード層を形成するステップと、
ｃ）前記シード層上の前記コンタクトホールに第１金属配線を形成するステップと
を含むことを特徴とする半導体製造方法。 - 前記コンタクトホールがビアホールを含むことを特徴とする請求項７に記載の半導体製造方法。
- 前記コンタクトホールがビアホールとトレンチを含むことを特徴とする請求項７に記載の半導体製造方法。
- 前記金属物質が銅であることを特徴とする請求項７に記載の半導体製造方法。
- 前記添加物がマンガン（Ｍｎ）、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）から選択された１つであることを特徴とする請求項７に記載の半導体製造方法。
- 前記添加物がマンガン（Ｍｎ）、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）から選択された混合物であることを特徴とする請求項７に記載の半導体製造方法。
- 前記第１金属配線が銅からなることを特徴とする請求項７に記載の半導体製造方法。
- 前記絶縁膜を形成するステップの前に、前記ａ）〜ｃ）ステップを繰り返して第２金属配線を形成するステップをさらに含むことを特徴とする請求項７に記載の半導体製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050120587A KR100702797B1 (ko) | 2005-12-09 | 2005-12-09 | 반도체소자의 구리배선막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007165881A true JP2007165881A (ja) | 2007-06-28 |
Family
ID=38089657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006329601A Pending JP2007165881A (ja) | 2005-12-09 | 2006-12-06 | 半導体素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7569479B2 (ja) |
| JP (1) | JP2007165881A (ja) |
| KR (1) | KR100702797B1 (ja) |
| CN (1) | CN1979804A (ja) |
| DE (1) | DE102006057999A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088149A (ja) * | 2007-09-28 | 2009-04-23 | Spansion Llc | 半導体装置およびその製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100835839B1 (ko) * | 2006-11-27 | 2008-06-05 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| KR20090076046A (ko) * | 2008-01-07 | 2009-07-13 | 삼성전자주식회사 | 액정 표시 장치와 그 제조 방법 |
| KR101084572B1 (ko) * | 2008-05-28 | 2011-11-17 | 엘지전자 주식회사 | 연성필름 및 이를 포함하는 표시장치 |
| KR101347197B1 (ko) | 2009-12-18 | 2014-01-03 | 한국전자통신연구원 | 도전성 비아홀 및 도전성 비아홀 형성 방법 |
| US8927433B2 (en) | 2009-12-18 | 2015-01-06 | Electronics And Telecommunications Research Institute | Conductive via hole and method for forming conductive via hole |
| US20110266676A1 (en) * | 2010-05-03 | 2011-11-03 | Toshiba America Electronic Components, Inc. | Method for forming interconnection line and semiconductor structure |
| JP6180419B2 (ja) * | 2011-10-05 | 2017-08-16 | アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング | ホルムアルデヒドのない無電解銅めっき溶液 |
| US8895441B2 (en) * | 2012-02-24 | 2014-11-25 | Lam Research Corporation | Methods and materials for anchoring gapfill metals |
| EP2862959A1 (en) * | 2013-10-21 | 2015-04-22 | ATOTECH Deutschland GmbH | Method of selectively treating copper in the presence of further metal |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340229A (ja) * | 1998-04-27 | 1999-12-10 | Internatl Business Mach Corp <Ibm> | 金属シ―ド層を挿入する構造の銅の相互接続 |
| JP2000294518A (ja) * | 1998-03-30 | 2000-10-20 | Sony Corp | 半導体装置の製造方法 |
| JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283557A (ja) | 1996-04-16 | 1997-10-31 | World Metal:Kk | 電子素子チップと配線回路の電気的接合方法 |
| US6197688B1 (en) | 1998-02-12 | 2001-03-06 | Motorola Inc. | Interconnect structure in a semiconductor device and method of formation |
| US6300244B1 (en) * | 1998-05-25 | 2001-10-09 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same |
| US6297154B1 (en) | 1998-08-28 | 2001-10-02 | Agere System Guardian Corp. | Process for semiconductor device fabrication having copper interconnects |
| US6380083B1 (en) | 1998-08-28 | 2002-04-30 | Agere Systems Guardian Corp. | Process for semiconductor device fabrication having copper interconnects |
| US6936906B2 (en) * | 2001-09-26 | 2005-08-30 | Applied Materials, Inc. | Integration of barrier layer and seed layer |
| US6727176B2 (en) * | 2001-11-08 | 2004-04-27 | Advanced Micro Devices, Inc. | Method of forming reliable Cu interconnects |
| US6774037B2 (en) * | 2002-05-17 | 2004-08-10 | Intel Corporation | Method integrating polymeric interlayer dielectric in integrated circuits |
| US20040108217A1 (en) * | 2002-12-05 | 2004-06-10 | Dubin Valery M. | Methods for forming copper interconnect structures by co-plating of noble metals and structures formed thereby |
-
2005
- 2005-12-09 KR KR1020050120587A patent/KR100702797B1/ko not_active IP Right Cessation
-
2006
- 2006-12-06 JP JP2006329601A patent/JP2007165881A/ja active Pending
- 2006-12-08 CN CNA2006101642858A patent/CN1979804A/zh active Pending
- 2006-12-08 US US11/636,307 patent/US7569479B2/en not_active Expired - Fee Related
- 2006-12-08 DE DE102006057999A patent/DE102006057999A1/de not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294518A (ja) * | 1998-03-30 | 2000-10-20 | Sony Corp | 半導体装置の製造方法 |
| JPH11340229A (ja) * | 1998-04-27 | 1999-12-10 | Internatl Business Mach Corp <Ibm> | 金属シ―ド層を挿入する構造の銅の相互接続 |
| JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088149A (ja) * | 2007-09-28 | 2009-04-23 | Spansion Llc | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102006057999A1 (de) | 2007-06-21 |
| KR100702797B1 (ko) | 2007-04-03 |
| US20070134912A1 (en) | 2007-06-14 |
| CN1979804A (zh) | 2007-06-13 |
| US7569479B2 (en) | 2009-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007165881A (ja) | 半導体素子の製造方法 | |
| KR101319844B1 (ko) | 무전해 단계 및 전력 공급 단계를 포함하는 습식 화학적 증착에 의해 금속층을 패터닝된 절연 층 위에 형성하는 방법 | |
| US7694413B2 (en) | Method of making a bottomless via | |
| US8138084B2 (en) | Electroless Cu plating for enhanced self-forming barrier layers | |
| US20070298607A1 (en) | Method for copper damascence fill for forming an interconnect | |
| JP2006210508A (ja) | 半導体装置およびその製造方法 | |
| JP2004031586A (ja) | 半導体装置の製造方法 | |
| JP2000183160A (ja) | 半導体装置の製造方法 | |
| JP5193542B2 (ja) | 半導体装置の製造方法 | |
| US7585760B2 (en) | Method for forming planarizing copper in a low-k dielectric | |
| JP2009099585A (ja) | 埋め込み配線の形成方法 | |
| JP4637989B2 (ja) | 半導体配線膜の形成方法 | |
| US20080124916A1 (en) | Method of Manufacturing Semiconductor Device | |
| TW201227826A (en) | Method for manufacturing semiconductor device | |
| JP2007335578A (ja) | 半導体装置及びその製造方法 | |
| JP2007059734A (ja) | 半導体装置の製造方法および半導体装置 | |
| US7682967B2 (en) | Method of forming metal wire in semiconductor device | |
| JP2009141199A (ja) | 半導体装置及びその製造方法 | |
| JP2004327715A (ja) | 多層配線構造の製造方法 | |
| KR100687436B1 (ko) | 반도체소자의 구리배선막 형성방법 | |
| JP5532578B2 (ja) | 半導体装置の製造方法 | |
| JP2007027177A (ja) | 半導体装置の製造方法 | |
| JP4740071B2 (ja) | 半導体装置 | |
| US20070264815A1 (en) | Method for fabricating semiconductor device | |
| KR100602100B1 (ko) | 반도체 소자의 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |