JP4209212B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4209212B2 JP4209212B2 JP2003021956A JP2003021956A JP4209212B2 JP 4209212 B2 JP4209212 B2 JP 4209212B2 JP 2003021956 A JP2003021956 A JP 2003021956A JP 2003021956 A JP2003021956 A JP 2003021956A JP 4209212 B2 JP4209212 B2 JP 4209212B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- metal layer
- film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、銅を主成分とする金属層である銅金属層を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、銅を主成分とする金属層である銅金属層をエッチングするのは困難であるため、アルミニウムをエッチングして配線を形成する場合と異なり、ダマシン法による配線形成技術を銅金属層に用いている。ダマシン法は、絶縁膜に配線のための溝を形成し、銅の拡散を防止するバリア層となるバリアメタル、シード層、および銅金属層を形成し、銅を粒成長させるための銅粒成長アニール処理を行った後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理により絶縁膜が露出するまで銅金属層を研磨して、銅配線を形成するものである（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−１５６１６８号公報
【０００４】
【発明が解決しようとする課題】
上述した従来の技術において、銅金属層の粒成長過程について説明する。
【０００５】
図３は、銅金属層の粒成長過程と、バリアメタルが酸化する過程とを示す断面構造図である。
【０００６】
図３（ａ）に示すように、図に示さない半導体基板上に成膜された層間絶縁膜１１０上に、窒化タンタル（ＴａＮ）膜１１２およびタンタル（Ｔａ）膜１１４からなるバリアメタルを形成し、その上に、シード層、および銅金属層１１６を形成する。銅金属層１１６を形成した後大気にさらすと、銅表面が酸化され、図３（ａ）に示すように、銅自然酸化物１１８が銅金属層１１６の表面に形成される。
【０００７】
続いて、銅粒成長のための熱処理である銅粒成長アニール処理を開始すると、図３（ｂ）に示すように、銅の粒成長が進むにつれて、粒界面１２０が発生する。その後、銅の粒成長が終わりに近づき、図３（ｃ）に示すように、銅自然酸化物１１８に含まれる酸素が粒界面１２０に沿ってバリアメタルの方に拡散すると、Ｔａは銅より酸化されやすいため、銅金属層１１６の底面にＴａの酸化物であるタンタル酸化化合物が生成されてしまう（参考文献：Ｋ．Ｙｉｎ ｅｔ ａｌ．／Ｏｘｉｄａｔｉｏｎ ｏｆ Ｔａ ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ ｌａｙｅｒ ｆｏｒ Ｃｕ ｍｅｔａｌｌｉｚａｔｉｏｎ ｉｎ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ／Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ ３８８（２００１）２７−３３）。
【０００８】
上記タンタル酸化化合物により、以下のような問題があった。
【０００９】
銅金属層１１６上に残留する銅自然酸化物１１８については、この後の工程のＣＭＰ処理で除去できるが、バリアメタルと銅金属層１１６との界面に形成されたタンタル酸化化合物は、後に形成される配線内部に残留する。そのため、このタンタル酸化化合物により銅金属層１６とバリアメタルとの密着性が低下し、信頼性、特に、ストレスマイグレーションおよびエレクトロマイグレーションが劣化するという問題があった。さらに、ストレスによりボイドが発生するストレスボイディング現象を発生するおそれがあった。
【００１０】
また、銅金属層１６とバリアメタルとの密着性の低下が著しいと、銅金属層１６が剥れて配線に欠陥が生じ、配線の断切れを起こすという問題があった。
【００１１】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、銅金属層とバリアメタルとの密着性低下を防止する半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するための本発明の半導体装置の製造方法は、銅を主成分とする金属層である銅金属層および前記銅よりも酸化されやすい金属を含むバリア層を有する積層金属膜が形成された半導体装置の製造方法であって、
半導体基板上の絶縁膜に形成された凹部の底面および側面にバリア層を形成する工程と、
前記バリア層を覆い、かつ前記凹部が埋まるように前記銅金属層を形成する工程と、
前記銅金属層の表面が酸素に曝されることで該銅金属層表面に形成された酸化物を、カルボキシル基を少なくとも一つ有する有機酸を含む溶液で除去する工程と、
前記酸化物を除去する工程の後に、前記銅を粒成長させるための熱処理を行う工程と、
前記熱処理を行う工程の後に、前記絶縁膜上面が露出するまで前記積層金属膜を研磨する工程と、
を含むものである。
【００１４】
また、上記本発明の半導体装置の製造方法において、前記有機酸は、モノカルボン酸、ジカルボン酸、トリカルボン酸、オキシカルボン酸、およびアミノカルボン酸のうちいずれかの酸に属する化合物であることとしてもよく、前記化合物が蓚酸であることとしてもよい。
【００１５】
また、上記本発明の半導体装置の製造方法において、前記熱処理を不活性雰囲気で行うこととしてもよく、前記バリア層はＴａを含む金属層であることとしてもよい。
【００１６】
さらに、上記本発明の半導体装置の製造方法において、前記積層金属膜は、配線、または配線同士を接続するためのビアプラグとして用いられることとしてもよい。
【００１７】
（作用）
上記のように構成される本発明では、熱処理の際に酸素の拡散源となる酸化物がカルボキシル基を少なくとも一つ有する有機酸を含む溶液で除去されるため、銅を粒成長させるとき、バリア層が酸化することを防げる。そのため、銅金属層とバリア層との密着性の低下が防止される。
【００１８】
また、本発明では、上記有機酸が、モノカルボン酸、ジカルボン酸、トリカルボン酸、オキシカルボン酸、およびアミノカルボン酸のうちいずれかの酸に属する化合物であるため、酸素の拡散源となる酸化物が除去される。
【００１９】
また、本発明では、熱処理の際に酸素の拡散源となる酸化物が除去されるため、銅を粒成長させるとき、銅よりも酸化されやすいタンタルが酸化されるのを防止できる。
【００２０】
さらに、本発明では、本発明では、銅金属層とバリア層との密着性低下が防止されるため、配線およびビアプラグの信頼性、特に、ストレスマイグレーションおよびエレクトロマイグレーションの劣化、ならびにストレスボイディング現象の発生を防げる。
【００２１】
【発明の実施の形態】
本発明の半導体装置の製造方法は、銅を主成分とする銅金属層およびバリア層を有する積層金属膜を形成した後、銅粒成長アニール処理前に、銅自然酸化物を、カルボキシル基を少なくとも一つ有する有機酸を含む溶液で除去するものである。
【００２２】
本発明の半導体装置の製造方法について説明する。
【００２３】
図１は本発明の半導体装置の製造方法を説明するための断面構造図である。なお、以下では、トランジスタ、抵抗、および容量等の半導体素子、および半導体素子を接続するための配線を半導体基板上に形成していく過程において、形成される半導体素子等を含めた半導体基板をウエハと称する。
【００２４】
半導体基板１０上に、図に示さない半導体素子を形成し、その上に層間絶縁膜として酸化膜（ＳｉＯ2膜）１２を１００〜３００ｎｍ、配線加工性を向上させるためのエッチングストッパー膜としてのＳｉＣＮ膜（以下、「ストッパーＳｉＣＮ膜」と称する）１４を１０〜１５０ｎｍ、および配線形成のための絶縁膜としてＳｉＯ2膜１６を１００〜１８００ｎｍ形成する（図１（ａ））。
【００２５】
続いて、リソグラフィ工程により、ＳｉＯ2膜１６上にレジストパターンを形成した後、ストッパーＳｉＣＮ膜１４が露出するまでＳｉＯ2膜１６をエッチングする。レジストパターンを除去した後、ＳｉＯ2膜１６をマスクにしてストッパーＳｉＣＮ膜１４をエッチング除去し、配線のための溝部１８を形成する（図１（ｂ））。
【００２６】
その後、スパッタリング法により、ＴａＮ膜を１〜４０ｎｍ、Ｔａ膜を１〜４０ｎｍ順に成膜して、ＴａＮ膜およびＴａ膜からなるバリアメタル２０を形成し、その上に銅を主成分とするシード層を形成する。そして、硫酸銅（ＣｕＳＯ4）を含む電解メッキ溶液に浸し、電解メッキ法によりシード層の上に銅金属層２２を４０〜３０００ｎｍ形成し、バリアメタル２０および銅金属層２２からなる積層金属膜２４を形成する（図１（ｃ））。銅金属層２２を形成した後、積層金属膜２４が大気に曝されると、大気中の酸素により、積層金属膜２４の表面に銅自然酸化物が形成される。
【００２７】
続いて、主に銅の粒成長を目的とした銅粒成長アニール処理の前に、カルボキシル基を少なくとも一つ有する有機酸として蓚酸（（ＣＯＯＨ）2）を体積濃度０．１〜３％含む溶液である蓚酸溶液に、ウエハを５〜１００秒浸漬する有機酸溶液処理を行う。この有機酸溶液処理により、銅自然酸化物が除去される。有機酸溶液処理の後、スピンドライ法で乾燥させる。続いて、複数のウエハを一括処理するバッチ式のファーネスアニール処理装置で、温度２００〜４５０℃、主にＮ2ガスによる不活性雰囲気、処理時間１０〜２００分の銅粒成長アニール処理を行う。
【００２８】
その後、ＣＭＰ処理により、ＳｉＯ2膜１６の上面が露出するまで積層金属膜２４を研磨して、バリアメタル２０および銅金属層２２からなる銅配線２６を形成する。ＣＭＰ処理の後、銅配線上面に付着した砥粒を洗浄処理により除去すると、洗浄処理に用いられた水により銅配線の上面に銅酸化層が形成される。続いて、銅酸化層をベンゾトリアゾール（ＢＴＡ）の１％希釈溶液にさらすことで、ＢＴＡと銅酸化層とを反応させて、酸化防止層となるＢＴＡ層を形成する。銅配線上のＢＴＡ層を熱分解により除去した後、銅拡散防止膜としてキャップＳｉＣＮ膜２８をＣＶＤ法で１０〜１５０ｎｍ成膜する（図１（ｄ））。
【００２９】
その後、半導体素子および銅配線等の回路と外部とを電気的に接続するためのパッド、および保護膜などを形成し、半導体装置を製造する。
【００３０】
次に、銅粒成長アニール処理前の有機酸溶液処理の効果について評価するための実験方法について説明する。
【００３１】
評価に用いた２枚のサンプルウエハを、次のようにして作製した。図１（ｃ）に示した工程まで処理したウエハを２枚準備し、銅粒成長アニール処理前に、一方のウエハには有機酸溶液処理を行い、他方のウエハには有機酸溶液処理を行わなかった。その後、２枚のウエハに銅粒成長アニール処理を行い、ＣＭＰ工程まで処理を行った。
【００３２】
有機酸溶液処理有りの場合と無しの場合について、それぞれのウエハの配線欠陥箇所の数を計測して比較した。配線欠陥箇所の特定の仕方は、配線溝部形成のためのマスクと、マスクが転写される単位であるショットとの配線パターン比較をウエハ面内の全てのショットについて行い、バリアメタルのパターンが欠落しているところがあれば、それを欠陥箇所とするものである。
【００３３】
次に、上述した実験方法による配線欠陥数の比較結果を説明する。
【００３４】
図２はウエハ面内における欠陥箇所を示す欠陥分布図であり、欠陥分布図中の丸印は欠陥箇所の位置を示す。図２（ａ）は銅粒成長アニール処理前に有機酸溶液処理をしなかったウエハの欠陥分布図であり、図２（ｂ）は銅粒成長アニール処理前に有機酸溶液処理をしたウエハの欠陥分布図である。
【００３５】
図２（ａ）に示すように、有機酸溶液処理無しの場合、配線欠陥数は５７個であり、配線欠陥はウエハの全面に発生していた。欠陥箇所の不良原因を特定するために、銅金属層２２を除去したあと、配線欠陥箇所の成分元素を分析すると、Ｔａと酸素が検出され、タンタル酸化化合物が形成されていることがわかった。一方、図２（ｂ）に示すように、有機酸溶液処理有りの場合、配線欠陥数が１９個であった。これら１９箇所の欠陥は、ＣＭＰ時のスクラッチやパターン形成の異常のみであることが検査結果より容易に確認できた。
【００３６】
上述の結果から、銅粒成長アニール処理前に有機酸溶液処理を行わないと、ウエハ上の位置に関係なく、ウエハ全面に配線欠陥が発生したことがわかる。
【００３７】
なお、上記蓚酸溶液の蓚酸濃度は０．１〜３％に限らない。また、上記有機酸は、蓚酸に限らず、銅自然酸化物を除去するものとして、モノカルボン酸、ジカルボン酸、トリカルボン酸、オキシカルボン酸、およびアミノカルボン酸のうちいずれかの酸に属する化合物であればよい。
【００３８】
本発明では、上述のようにして、銅金属層およびバリアメタルを有する積層金属膜が形成されたウエハを、銅粒成長アニール処理前に、カルボキシル基を少なくとも一つ有する有機酸を含む溶液に浸漬することにより、熱処理の際に酸素の拡散源となる酸化物が積層金属膜から除去される。そのため、銅粒成長アニール処理の際、バリアメタルと酸素との反応による酸化物の生成を抑制できる。したがって、銅金属層とバリアメタルとの密着性低下を防止でき、銅配線の信頼性、特に、ストレスマイグレーションおよびエレクトロマイグレーションの劣化を防ぎ、さらに、ストレスボイディング現象の発生を防止できる。
【００３９】
また、上記有機酸溶液処理により、酸素の他、電解メッキ溶液に含まれる硫黄等のメッキ余剰成分についても銅金属層から除去するため、硫黄等のメッキ余剰成分による信頼性、特に、ストレスマイグレーションおよびエレクトロマイグレーションの劣化を防ぎ、さらに、ストレスボイディング現象の発生を防止できる。
【００４０】
なお、上記実施例では、銅粒成長アニール処理後にＣＭＰ処理を行っているが、ＣＭＰ処理の後に銅粒成長アニール処理を行う場合でも、銅粒成長アニール処理前に、上記実施例と同様に有機酸溶液処理を行うことで、銅金属層およびバリアメタルの表面に形成される銅自然酸化物が除去され、同様の効果が得られる。
【００４１】
また、上記銅配線が複数層あってもよい。その際、バリアメタルおよび銅金属層を有し、異なる層に形成された銅配線同士を電気的に接続するためのビアプラグを設けてもよい。銅粒成長アニール処理前に上記有機酸溶液処理をすることで、ビアプラグにも上述の効果が得られることは言うまでもない。
【００４２】
また、上記実施例では、シングルダマシン法による銅配線形成について説明したが、銅配線およびビアプラグを形成するためのデュアルダマシン法による場合にも適用できる。
【００４３】
また、銅粒成長アニール処理は、バッチ式のファーネスアニール処理装置に限らず、ウエハを一枚づつ処理する枚葉式のＲＴＰ（Ｒａｐｉｄ ＴｈｅｒｍａｌＰｒｏｃｅｓｓ）装置による処理であってもよい。また、銅粒成長アニール処理では、アニール雰囲気に水素（Ｈ2）が含まれてもよい。水素原子が銅粒界面の未結合手にトラップされることで、銅粒間に電流が流れやすくなるためである。
【００４４】
また、エッチングストッパー膜は、ＳｉＣＮ膜の他に、ＳｉＯＮ膜、ＳｉＮ膜、ＳｉＯ2膜、およびＳｉＣ膜のうちいずれかの膜であってもよく、これらの膜の積層膜であってもよい。
【００４５】
また、層間絶縁膜、および配線形成のための絶縁膜は、ＳｉＯ2膜の他に、有機系膜、ＨＳＱ（ｈｙｄｒｏｇｅｎｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系膜、ＭＳＱ（ｍｅｔｈｙｌｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系膜、および梯子型水素化シロキサン構造を有する膜であるラダーオキサイド（Ｌ−Ｏｘ（ＮＥＣエレクトロニクス株式会社の商標（出願中）））膜のうちいずれかの膜であってもよく、これらの膜の積層膜であってもよい。
【００４６】
さらに、上記銅金属層は、ＳｉやＡｌ等の他の元素を微量含有するものであってもよい。
【００４７】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果が得られる。
【００４８】
本発明では、銅を主成分とする金属層である銅金属層およびバリアメタルを有する積層金属膜を、銅粒成長アニール処理前に、カルボキシル基を少なくとも一つ有する有機酸を含む溶液に浸漬することにより、熱処理の際に酸素の拡散源となる酸化物が積層金属膜から除去される。そのため、銅粒成長アニール処理の際、バリアメタルと酸素との反応による酸化物の生成を抑制できる。したがって、銅を主成分とする金属層である銅金属層とバリアメタルとの密着性低下を防止でき、配線やビアプラグについて、特に、ストレスマイグレーションおよびエレクトロマイグレーションの劣化を防ぎ、さらに、ストレスボイディング現象の発生を防止できる。
【００４９】
また、電解メッキ溶液中に含まれる硫黄等のメッキ余剰成分を銅金属層から除去するため、硫黄等のメッキ余剰成分による信頼性、特に、ストレスマイグレーションおよびエレクトロマイグレーションの劣化を防ぎ、さらに、ストレスボイディング現象の発生を防止できる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を説明するための断面構造図である。
【図２】ウエハ面内における欠陥箇所を示す欠陥分布図である。
【図３】従来の半導体装置の製造方法による、銅金属層の粒成長過程と、バリアメタルが酸化する過程とを示す断面構造図である。
【符号の説明】
１０ 半導体基板
１２、１６ ＳｉＯ2膜
１４ ストッパーＳｉＣＮ膜
１８ 溝部
２０ バリアメタル
２２、１１６ 銅金属層
２４ 積層金属膜
２６ 銅配線
２８ キャップＳｉＣＮ膜
１１０ 層間絶縁膜
１１２ ＴａＮ膜
１１４ Ｔａ膜
１１８ 銅自然酸化物
１２０ 粒界面
１２２ タンタル酸化化合物
【発明の属する技術分野】
本発明は、銅を主成分とする金属層である銅金属層を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、銅を主成分とする金属層である銅金属層をエッチングするのは困難であるため、アルミニウムをエッチングして配線を形成する場合と異なり、ダマシン法による配線形成技術を銅金属層に用いている。ダマシン法は、絶縁膜に配線のための溝を形成し、銅の拡散を防止するバリア層となるバリアメタル、シード層、および銅金属層を形成し、銅を粒成長させるための銅粒成長アニール処理を行った後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理により絶縁膜が露出するまで銅金属層を研磨して、銅配線を形成するものである（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−１５６１６８号公報
【０００４】
【発明が解決しようとする課題】
上述した従来の技術において、銅金属層の粒成長過程について説明する。
【０００５】
図３は、銅金属層の粒成長過程と、バリアメタルが酸化する過程とを示す断面構造図である。
【０００６】
図３（ａ）に示すように、図に示さない半導体基板上に成膜された層間絶縁膜１１０上に、窒化タンタル（ＴａＮ）膜１１２およびタンタル（Ｔａ）膜１１４からなるバリアメタルを形成し、その上に、シード層、および銅金属層１１６を形成する。銅金属層１１６を形成した後大気にさらすと、銅表面が酸化され、図３（ａ）に示すように、銅自然酸化物１１８が銅金属層１１６の表面に形成される。
【０００７】
続いて、銅粒成長のための熱処理である銅粒成長アニール処理を開始すると、図３（ｂ）に示すように、銅の粒成長が進むにつれて、粒界面１２０が発生する。その後、銅の粒成長が終わりに近づき、図３（ｃ）に示すように、銅自然酸化物１１８に含まれる酸素が粒界面１２０に沿ってバリアメタルの方に拡散すると、Ｔａは銅より酸化されやすいため、銅金属層１１６の底面にＴａの酸化物であるタンタル酸化化合物が生成されてしまう（参考文献：Ｋ．Ｙｉｎ ｅｔ ａｌ．／Ｏｘｉｄａｔｉｏｎ ｏｆ Ｔａ ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ ｌａｙｅｒ ｆｏｒ Ｃｕ ｍｅｔａｌｌｉｚａｔｉｏｎ ｉｎ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ／Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ ３８８（２００１）２７−３３）。
【０００８】
上記タンタル酸化化合物により、以下のような問題があった。
【０００９】
銅金属層１１６上に残留する銅自然酸化物１１８については、この後の工程のＣＭＰ処理で除去できるが、バリアメタルと銅金属層１１６との界面に形成されたタンタル酸化化合物は、後に形成される配線内部に残留する。そのため、このタンタル酸化化合物により銅金属層１６とバリアメタルとの密着性が低下し、信頼性、特に、ストレスマイグレーションおよびエレクトロマイグレーションが劣化するという問題があった。さらに、ストレスによりボイドが発生するストレスボイディング現象を発生するおそれがあった。
【００１０】
また、銅金属層１６とバリアメタルとの密着性の低下が著しいと、銅金属層１６が剥れて配線に欠陥が生じ、配線の断切れを起こすという問題があった。
【００１１】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、銅金属層とバリアメタルとの密着性低下を防止する半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するための本発明の半導体装置の製造方法は、銅を主成分とする金属層である銅金属層および前記銅よりも酸化されやすい金属を含むバリア層を有する積層金属膜が形成された半導体装置の製造方法であって、
半導体基板上の絶縁膜に形成された凹部の底面および側面にバリア層を形成する工程と、
前記バリア層を覆い、かつ前記凹部が埋まるように前記銅金属層を形成する工程と、
前記銅金属層の表面が酸素に曝されることで該銅金属層表面に形成された酸化物を、カルボキシル基を少なくとも一つ有する有機酸を含む溶液で除去する工程と、
前記酸化物を除去する工程の後に、前記銅を粒成長させるための熱処理を行う工程と、
前記熱処理を行う工程の後に、前記絶縁膜上面が露出するまで前記積層金属膜を研磨する工程と、
を含むものである。
【００１４】
また、上記本発明の半導体装置の製造方法において、前記有機酸は、モノカルボン酸、ジカルボン酸、トリカルボン酸、オキシカルボン酸、およびアミノカルボン酸のうちいずれかの酸に属する化合物であることとしてもよく、前記化合物が蓚酸であることとしてもよい。
【００１５】
また、上記本発明の半導体装置の製造方法において、前記熱処理を不活性雰囲気で行うこととしてもよく、前記バリア層はＴａを含む金属層であることとしてもよい。
【００１６】
さらに、上記本発明の半導体装置の製造方法において、前記積層金属膜は、配線、または配線同士を接続するためのビアプラグとして用いられることとしてもよい。
【００１７】
（作用）
上記のように構成される本発明では、熱処理の際に酸素の拡散源となる酸化物がカルボキシル基を少なくとも一つ有する有機酸を含む溶液で除去されるため、銅を粒成長させるとき、バリア層が酸化することを防げる。そのため、銅金属層とバリア層との密着性の低下が防止される。
【００１８】
また、本発明では、上記有機酸が、モノカルボン酸、ジカルボン酸、トリカルボン酸、オキシカルボン酸、およびアミノカルボン酸のうちいずれかの酸に属する化合物であるため、酸素の拡散源となる酸化物が除去される。
【００１９】
また、本発明では、熱処理の際に酸素の拡散源となる酸化物が除去されるため、銅を粒成長させるとき、銅よりも酸化されやすいタンタルが酸化されるのを防止できる。
【００２０】
さらに、本発明では、本発明では、銅金属層とバリア層との密着性低下が防止されるため、配線およびビアプラグの信頼性、特に、ストレスマイグレーションおよびエレクトロマイグレーションの劣化、ならびにストレスボイディング現象の発生を防げる。
【００２１】
【発明の実施の形態】
本発明の半導体装置の製造方法は、銅を主成分とする銅金属層およびバリア層を有する積層金属膜を形成した後、銅粒成長アニール処理前に、銅自然酸化物を、カルボキシル基を少なくとも一つ有する有機酸を含む溶液で除去するものである。
【００２２】
本発明の半導体装置の製造方法について説明する。
【００２３】
図１は本発明の半導体装置の製造方法を説明するための断面構造図である。なお、以下では、トランジスタ、抵抗、および容量等の半導体素子、および半導体素子を接続するための配線を半導体基板上に形成していく過程において、形成される半導体素子等を含めた半導体基板をウエハと称する。
【００２４】
半導体基板１０上に、図に示さない半導体素子を形成し、その上に層間絶縁膜として酸化膜（ＳｉＯ2膜）１２を１００〜３００ｎｍ、配線加工性を向上させるためのエッチングストッパー膜としてのＳｉＣＮ膜（以下、「ストッパーＳｉＣＮ膜」と称する）１４を１０〜１５０ｎｍ、および配線形成のための絶縁膜としてＳｉＯ2膜１６を１００〜１８００ｎｍ形成する（図１（ａ））。
【００２５】
続いて、リソグラフィ工程により、ＳｉＯ2膜１６上にレジストパターンを形成した後、ストッパーＳｉＣＮ膜１４が露出するまでＳｉＯ2膜１６をエッチングする。レジストパターンを除去した後、ＳｉＯ2膜１６をマスクにしてストッパーＳｉＣＮ膜１４をエッチング除去し、配線のための溝部１８を形成する（図１（ｂ））。
【００２６】
その後、スパッタリング法により、ＴａＮ膜を１〜４０ｎｍ、Ｔａ膜を１〜４０ｎｍ順に成膜して、ＴａＮ膜およびＴａ膜からなるバリアメタル２０を形成し、その上に銅を主成分とするシード層を形成する。そして、硫酸銅（ＣｕＳＯ4）を含む電解メッキ溶液に浸し、電解メッキ法によりシード層の上に銅金属層２２を４０〜３０００ｎｍ形成し、バリアメタル２０および銅金属層２２からなる積層金属膜２４を形成する（図１（ｃ））。銅金属層２２を形成した後、積層金属膜２４が大気に曝されると、大気中の酸素により、積層金属膜２４の表面に銅自然酸化物が形成される。
【００２７】
続いて、主に銅の粒成長を目的とした銅粒成長アニール処理の前に、カルボキシル基を少なくとも一つ有する有機酸として蓚酸（（ＣＯＯＨ）2）を体積濃度０．１〜３％含む溶液である蓚酸溶液に、ウエハを５〜１００秒浸漬する有機酸溶液処理を行う。この有機酸溶液処理により、銅自然酸化物が除去される。有機酸溶液処理の後、スピンドライ法で乾燥させる。続いて、複数のウエハを一括処理するバッチ式のファーネスアニール処理装置で、温度２００〜４５０℃、主にＮ2ガスによる不活性雰囲気、処理時間１０〜２００分の銅粒成長アニール処理を行う。
【００２８】
その後、ＣＭＰ処理により、ＳｉＯ2膜１６の上面が露出するまで積層金属膜２４を研磨して、バリアメタル２０および銅金属層２２からなる銅配線２６を形成する。ＣＭＰ処理の後、銅配線上面に付着した砥粒を洗浄処理により除去すると、洗浄処理に用いられた水により銅配線の上面に銅酸化層が形成される。続いて、銅酸化層をベンゾトリアゾール（ＢＴＡ）の１％希釈溶液にさらすことで、ＢＴＡと銅酸化層とを反応させて、酸化防止層となるＢＴＡ層を形成する。銅配線上のＢＴＡ層を熱分解により除去した後、銅拡散防止膜としてキャップＳｉＣＮ膜２８をＣＶＤ法で１０〜１５０ｎｍ成膜する（図１（ｄ））。
【００２９】
その後、半導体素子および銅配線等の回路と外部とを電気的に接続するためのパッド、および保護膜などを形成し、半導体装置を製造する。
【００３０】
次に、銅粒成長アニール処理前の有機酸溶液処理の効果について評価するための実験方法について説明する。
【００３１】
評価に用いた２枚のサンプルウエハを、次のようにして作製した。図１（ｃ）に示した工程まで処理したウエハを２枚準備し、銅粒成長アニール処理前に、一方のウエハには有機酸溶液処理を行い、他方のウエハには有機酸溶液処理を行わなかった。その後、２枚のウエハに銅粒成長アニール処理を行い、ＣＭＰ工程まで処理を行った。
【００３２】
有機酸溶液処理有りの場合と無しの場合について、それぞれのウエハの配線欠陥箇所の数を計測して比較した。配線欠陥箇所の特定の仕方は、配線溝部形成のためのマスクと、マスクが転写される単位であるショットとの配線パターン比較をウエハ面内の全てのショットについて行い、バリアメタルのパターンが欠落しているところがあれば、それを欠陥箇所とするものである。
【００３３】
次に、上述した実験方法による配線欠陥数の比較結果を説明する。
【００３４】
図２はウエハ面内における欠陥箇所を示す欠陥分布図であり、欠陥分布図中の丸印は欠陥箇所の位置を示す。図２（ａ）は銅粒成長アニール処理前に有機酸溶液処理をしなかったウエハの欠陥分布図であり、図２（ｂ）は銅粒成長アニール処理前に有機酸溶液処理をしたウエハの欠陥分布図である。
【００３５】
図２（ａ）に示すように、有機酸溶液処理無しの場合、配線欠陥数は５７個であり、配線欠陥はウエハの全面に発生していた。欠陥箇所の不良原因を特定するために、銅金属層２２を除去したあと、配線欠陥箇所の成分元素を分析すると、Ｔａと酸素が検出され、タンタル酸化化合物が形成されていることがわかった。一方、図２（ｂ）に示すように、有機酸溶液処理有りの場合、配線欠陥数が１９個であった。これら１９箇所の欠陥は、ＣＭＰ時のスクラッチやパターン形成の異常のみであることが検査結果より容易に確認できた。
【００３６】
上述の結果から、銅粒成長アニール処理前に有機酸溶液処理を行わないと、ウエハ上の位置に関係なく、ウエハ全面に配線欠陥が発生したことがわかる。
【００３７】
なお、上記蓚酸溶液の蓚酸濃度は０．１〜３％に限らない。また、上記有機酸は、蓚酸に限らず、銅自然酸化物を除去するものとして、モノカルボン酸、ジカルボン酸、トリカルボン酸、オキシカルボン酸、およびアミノカルボン酸のうちいずれかの酸に属する化合物であればよい。
【００３８】
本発明では、上述のようにして、銅金属層およびバリアメタルを有する積層金属膜が形成されたウエハを、銅粒成長アニール処理前に、カルボキシル基を少なくとも一つ有する有機酸を含む溶液に浸漬することにより、熱処理の際に酸素の拡散源となる酸化物が積層金属膜から除去される。そのため、銅粒成長アニール処理の際、バリアメタルと酸素との反応による酸化物の生成を抑制できる。したがって、銅金属層とバリアメタルとの密着性低下を防止でき、銅配線の信頼性、特に、ストレスマイグレーションおよびエレクトロマイグレーションの劣化を防ぎ、さらに、ストレスボイディング現象の発生を防止できる。
【００３９】
また、上記有機酸溶液処理により、酸素の他、電解メッキ溶液に含まれる硫黄等のメッキ余剰成分についても銅金属層から除去するため、硫黄等のメッキ余剰成分による信頼性、特に、ストレスマイグレーションおよびエレクトロマイグレーションの劣化を防ぎ、さらに、ストレスボイディング現象の発生を防止できる。
【００４０】
なお、上記実施例では、銅粒成長アニール処理後にＣＭＰ処理を行っているが、ＣＭＰ処理の後に銅粒成長アニール処理を行う場合でも、銅粒成長アニール処理前に、上記実施例と同様に有機酸溶液処理を行うことで、銅金属層およびバリアメタルの表面に形成される銅自然酸化物が除去され、同様の効果が得られる。
【００４１】
また、上記銅配線が複数層あってもよい。その際、バリアメタルおよび銅金属層を有し、異なる層に形成された銅配線同士を電気的に接続するためのビアプラグを設けてもよい。銅粒成長アニール処理前に上記有機酸溶液処理をすることで、ビアプラグにも上述の効果が得られることは言うまでもない。
【００４２】
また、上記実施例では、シングルダマシン法による銅配線形成について説明したが、銅配線およびビアプラグを形成するためのデュアルダマシン法による場合にも適用できる。
【００４３】
また、銅粒成長アニール処理は、バッチ式のファーネスアニール処理装置に限らず、ウエハを一枚づつ処理する枚葉式のＲＴＰ（Ｒａｐｉｄ ＴｈｅｒｍａｌＰｒｏｃｅｓｓ）装置による処理であってもよい。また、銅粒成長アニール処理では、アニール雰囲気に水素（Ｈ2）が含まれてもよい。水素原子が銅粒界面の未結合手にトラップされることで、銅粒間に電流が流れやすくなるためである。
【００４４】
また、エッチングストッパー膜は、ＳｉＣＮ膜の他に、ＳｉＯＮ膜、ＳｉＮ膜、ＳｉＯ2膜、およびＳｉＣ膜のうちいずれかの膜であってもよく、これらの膜の積層膜であってもよい。
【００４５】
また、層間絶縁膜、および配線形成のための絶縁膜は、ＳｉＯ2膜の他に、有機系膜、ＨＳＱ（ｈｙｄｒｏｇｅｎｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系膜、ＭＳＱ（ｍｅｔｈｙｌｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系膜、および梯子型水素化シロキサン構造を有する膜であるラダーオキサイド（Ｌ−Ｏｘ（ＮＥＣエレクトロニクス株式会社の商標（出願中）））膜のうちいずれかの膜であってもよく、これらの膜の積層膜であってもよい。
【００４６】
さらに、上記銅金属層は、ＳｉやＡｌ等の他の元素を微量含有するものであってもよい。
【００４７】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果が得られる。
【００４８】
本発明では、銅を主成分とする金属層である銅金属層およびバリアメタルを有する積層金属膜を、銅粒成長アニール処理前に、カルボキシル基を少なくとも一つ有する有機酸を含む溶液に浸漬することにより、熱処理の際に酸素の拡散源となる酸化物が積層金属膜から除去される。そのため、銅粒成長アニール処理の際、バリアメタルと酸素との反応による酸化物の生成を抑制できる。したがって、銅を主成分とする金属層である銅金属層とバリアメタルとの密着性低下を防止でき、配線やビアプラグについて、特に、ストレスマイグレーションおよびエレクトロマイグレーションの劣化を防ぎ、さらに、ストレスボイディング現象の発生を防止できる。
【００４９】
また、電解メッキ溶液中に含まれる硫黄等のメッキ余剰成分を銅金属層から除去するため、硫黄等のメッキ余剰成分による信頼性、特に、ストレスマイグレーションおよびエレクトロマイグレーションの劣化を防ぎ、さらに、ストレスボイディング現象の発生を防止できる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を説明するための断面構造図である。
【図２】ウエハ面内における欠陥箇所を示す欠陥分布図である。
【図３】従来の半導体装置の製造方法による、銅金属層の粒成長過程と、バリアメタルが酸化する過程とを示す断面構造図である。
【符号の説明】
１０ 半導体基板
１２、１６ ＳｉＯ2膜
１４ ストッパーＳｉＣＮ膜
１８ 溝部
２０ バリアメタル
２２、１１６ 銅金属層
２４ 積層金属膜
２６ 銅配線
２８ キャップＳｉＣＮ膜
１１０ 層間絶縁膜
１１２ ＴａＮ膜
１１４ Ｔａ膜
１１８ 銅自然酸化物
１２０ 粒界面
１２２ タンタル酸化化合物
Claims (6)
- 銅を主成分とする金属層である銅金属層および前記銅よりも酸化されやすい金属を含むバリア層を有する積層金属膜が形成された半導体装置の製造方法であって、
半導体基板上の絶縁膜に形成された凹部の底面および側面にバリア層を形成する工程と、
前記バリア層を覆い、かつ前記凹部が埋まるように前記銅金属層を形成する工程と、
前記銅金属層の表面が酸素に曝されることで該銅金属層表面に形成された酸化物を、カルボキシル基を少なくとも一つ有する有機酸を含む溶液で除去する工程と、
前記酸化物を除去する工程の後に、前記銅を粒成長させるための熱処理を行う工程と、
前記熱処理を行う工程の後に、前記絶縁膜上面が露出するまで前記積層金属膜を研磨する工程と、
を含む半導体装置の製造方法。 - 前記有機酸は、モノカルボン酸、ジカルボン酸、トリカルボン酸、オキシカルボン酸、およびアミノカルボン酸のうちいずれかの酸に属する化合物である請求項１記載の半導体装置の製造方法。
- 前記化合物が蓚酸である請求項２記載の半導体装置の製造方法。
- 前記熱処理を不活性雰囲気で行う請求項１乃至３のいずれか１項記載の半導体装置の製造方法。
- 前記バリア層は、Ｔａを含む金属層である請求項１乃至４のいずれか１項記載の半導体装置の製造方法。
- 前記積層金属膜は、配線、または配線同士を接続するためのビアプラグとして用いられる請求項１乃至５のいずれか１項記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021956A JP4209212B2 (ja) | 2003-01-30 | 2003-01-30 | 半導体装置の製造方法 |
| US10/758,392 US6821882B2 (en) | 2003-01-30 | 2004-01-16 | Semiconductor device manufacturing method for improving adhesivity of copper metal layer to barrier layer |
| EP04001235A EP1443551A3 (en) | 2003-01-30 | 2004-01-21 | Semiconductor device manufacturing method for improving adhesiveness of copper metal layer to barrier layer |
| CNB2004100035454A CN1295761C (zh) | 2003-01-30 | 2004-01-29 | 用于改善铜金属层对势垒层的粘附性的半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021956A JP4209212B2 (ja) | 2003-01-30 | 2003-01-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235415A JP2004235415A (ja) | 2004-08-19 |
| JP4209212B2 true JP4209212B2 (ja) | 2009-01-14 |
Family
ID=32652890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003021956A Expired - Fee Related JP4209212B2 (ja) | 2003-01-30 | 2003-01-30 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6821882B2 (ja) |
| EP (1) | EP1443551A3 (ja) |
| JP (1) | JP4209212B2 (ja) |
| CN (1) | CN1295761C (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5380838B2 (ja) * | 2005-06-22 | 2014-01-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| CN101410954B (zh) * | 2006-03-27 | 2010-06-02 | 东京毅力科创株式会社 | 基板处理方法和半导体装置的制造方法 |
| CN1917285A (zh) * | 2006-09-06 | 2007-02-21 | 上海集成电路研发中心有限公司 | 一种集成电路中的片上天线结构及其制造方法 |
| TWI383450B (zh) * | 2007-03-13 | 2013-01-21 | Fujitsu Ltd | 半導體裝置及半導體裝置之製造方法 |
| CN101627463B (zh) * | 2007-03-13 | 2012-05-30 | 富士通株式会社 | 半导体装置和半导体装置的制造方法 |
| JP6011074B2 (ja) * | 2012-01-20 | 2016-10-19 | 富士通株式会社 | 電子装置の製造方法及び電子装置の製造装置 |
| CN104241191B (zh) * | 2013-06-07 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 一种金属线成膜工艺方法 |
| CN103441129A (zh) * | 2013-08-23 | 2013-12-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
| US9735177B2 (en) | 2013-08-23 | 2017-08-15 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same and display device |
| CN104637862B (zh) * | 2013-11-14 | 2019-10-18 | 盛美半导体设备（上海）有限公司 | 半导体结构形成方法 |
| US11192822B2 (en) * | 2018-11-08 | 2021-12-07 | Western Digital Technologies, Inc. | Enhanced nickel plating process |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3277098B2 (ja) * | 1994-07-26 | 2002-04-22 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3500564B2 (ja) * | 1997-12-19 | 2004-02-23 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH11269693A (ja) | 1998-03-24 | 1999-10-05 | Japan Energy Corp | 銅の成膜方法及び銅めっき液 |
| JPH11312680A (ja) * | 1998-04-30 | 1999-11-09 | Nec Corp | 配線の形成方法 |
| JP3348785B2 (ja) | 1999-11-25 | 2002-11-20 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2001298028A (ja) | 2000-04-17 | 2001-10-26 | Tokyo Electron Ltd | 半導体デバイス製造方法 |
| JP2002110679A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| CN1260778C (zh) * | 2000-12-04 | 2006-06-21 | 株式会社荏原制作所 | 基片加工方法 |
| JP4535629B2 (ja) * | 2001-02-21 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6692546B2 (en) * | 2001-08-14 | 2004-02-17 | Advanced Technology Materials, Inc. | Chemical mechanical polishing compositions for metal and associated materials and method of using same |
| US6800218B2 (en) * | 2001-08-23 | 2004-10-05 | Advanced Technology Materials, Inc. | Abrasive free formulations for chemical mechanical polishing of copper and associated materials and method of using same |
| JP2003142579A (ja) * | 2001-11-07 | 2003-05-16 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
-
2003
- 2003-01-30 JP JP2003021956A patent/JP4209212B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-16 US US10/758,392 patent/US6821882B2/en not_active Expired - Fee Related
- 2004-01-21 EP EP04001235A patent/EP1443551A3/en not_active Withdrawn
- 2004-01-29 CN CNB2004100035454A patent/CN1295761C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1443551A2 (en) | 2004-08-04 |
| CN1295761C (zh) | 2007-01-17 |
| US6821882B2 (en) | 2004-11-23 |
| JP2004235415A (ja) | 2004-08-19 |
| EP1443551A3 (en) | 2005-01-12 |
| US20040152306A1 (en) | 2004-08-05 |
| CN1519897A (zh) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100746543B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| KR101480198B1 (ko) | 오염 및 표면 열화를 최소화하기 위한 층간 유전체의 표면 개질 | |
| JP4647184B2 (ja) | 半導体装置の製造方法 | |
| US20070145591A1 (en) | Semiconductor device and manufacturing method therof | |
| CN1458689A (zh) | 半导体器件 | |
| JP4209212B2 (ja) | 半導体装置の製造方法 | |
| JPWO2004061931A1 (ja) | 多層配線構造を有する半導体装置およびその製造方法 | |
| JP4234019B2 (ja) | 相互接続層をリワークする方法 | |
| JP4034227B2 (ja) | 半導体装置の製造方法 | |
| JP2006179948A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5117755B2 (ja) | 半導体装置 | |
| JP4854938B2 (ja) | 半導体装置およびその製造方法 | |
| JP3676784B2 (ja) | 半導体装置およびその製造方法 | |
| US8390135B2 (en) | Semiconductor device | |
| US8329584B2 (en) | Method of manufacturing semiconductor device | |
| KR100746895B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| JP5200436B2 (ja) | 半導体装置の製造方法 | |
| JP4492919B2 (ja) | 半導体装置の製造方法 | |
| JP5387627B2 (ja) | 半導体装置の製造方法 | |
| JP2004289009A (ja) | 半導体装置の製造方法 | |
| KR20100036449A (ko) | 반도체 소자의 제조방법 | |
| JP2005129849A (ja) | 半導体装置の製造方法 | |
| JP2005019585A (ja) | 半導体装置およびその製造方法 | |
| JP2006165388A (ja) | 半導体装置の製造方法 | |
| JPH0697172A (ja) | 半導体装置の洗浄方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050301 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050301 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051107 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081001 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |