JPH11269693A - 銅の成膜方法及び銅めっき液 - Google Patents
銅の成膜方法及び銅めっき液Info
- Publication number
- JPH11269693A JPH11269693A JP10093852A JP9385298A JPH11269693A JP H11269693 A JPH11269693 A JP H11269693A JP 10093852 A JP10093852 A JP 10093852A JP 9385298 A JP9385298 A JP 9385298A JP H11269693 A JPH11269693 A JP H11269693A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- plating
- solution
- fluoride
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 半導体ウェハー上にもしくはその上に形成さ
れたバリアメタル上にシード層となる銅を密着性よく析
出させる成膜方法の確立。 【解決手段】 半導体ウェハー上にもしくはＴａ、Ｔ
ｉ、Ｗ、およびこれらの窒化物またはシリサイドを表面
に成膜してある半導体ウェハー上にシード層としての銅
の成膜方法であって、半導体ウェハーをフッ化水素酸及
びフッ化銅（II）もしくはフッ化銅（Ｉ）を含む溶液に
浸漬することによりもしくは溶液中で電気めっきするこ
とによりウェハー上に銅を析出させる。
れたバリアメタル上にシード層となる銅を密着性よく析
出させる成膜方法の確立。 【解決手段】 半導体ウェハー上にもしくはＴａ、Ｔ
ｉ、Ｗ、およびこれらの窒化物またはシリサイドを表面
に成膜してある半導体ウェハー上にシード層としての銅
の成膜方法であって、半導体ウェハーをフッ化水素酸及
びフッ化銅（II）もしくはフッ化銅（Ｉ）を含む溶液に
浸漬することによりもしくは溶液中で電気めっきするこ
とによりウェハー上に銅を析出させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウェハー上
への銅の成膜方法及びめっき液に関するものであり、特
には半導体配線材料として使用される銅を湿式めっきに
より半導体ウェハー上へ形成するための前処理方法とし
て、半導体ウェハーもしくはその上に形成されたバアリ
アメタル上にシード層となる銅を密着性よく析出させる
方法及びそのためのめっき液に関係する。
への銅の成膜方法及びめっき液に関するものであり、特
には半導体配線材料として使用される銅を湿式めっきに
より半導体ウェハー上へ形成するための前処理方法とし
て、半導体ウェハーもしくはその上に形成されたバアリ
アメタル上にシード層となる銅を密着性よく析出させる
方法及びそのためのめっき液に関係する。
【０００２】
【従来の技術】半導体ウェハーの加工においては、配線
材料として従来はアルミニウムが用いられてきた。最近
は、配線の集積度が高まることから、信号の遅延時間の
増加を防ぐために、アルミニウムに代えて、電気伝導度
の高い銅が用いられるようになった。銅をウェハー上に
成膜する方法として、ＣＶＤ、スパッタといった乾式法
の他に、溶液からの湿式めっきが使用されつつある。す
なわち、銅はダマシンプロセスとよばれる方法で配線が
作られ、これはトレンチ（溝）を形成したウェハー表面
に銅を全面に成膜した後、ＣＭＰ（ケミカル・メカニカ
ル・ポリシング）によりトレンチ内の銅を残して表面の
部分を除去するものである。銅を成膜する上で重要な項
目としては、銅析出物の機械的特性、電気特性、結晶形
態、純度、トレンチへの埋め込み特性などが挙げられる
が、銅めっきによる方法は、現在のところ、埋め込み特
性がスパッタより良く、コストがＣＶＤよりかなり安い
ため、湿式めっき検討が進められているものである。湿
式めっきとしては、無電解めっきと電気めっきがある。
材料として従来はアルミニウムが用いられてきた。最近
は、配線の集積度が高まることから、信号の遅延時間の
増加を防ぐために、アルミニウムに代えて、電気伝導度
の高い銅が用いられるようになった。銅をウェハー上に
成膜する方法として、ＣＶＤ、スパッタといった乾式法
の他に、溶液からの湿式めっきが使用されつつある。す
なわち、銅はダマシンプロセスとよばれる方法で配線が
作られ、これはトレンチ（溝）を形成したウェハー表面
に銅を全面に成膜した後、ＣＭＰ（ケミカル・メカニカ
ル・ポリシング）によりトレンチ内の銅を残して表面の
部分を除去するものである。銅を成膜する上で重要な項
目としては、銅析出物の機械的特性、電気特性、結晶形
態、純度、トレンチへの埋め込み特性などが挙げられる
が、銅めっきによる方法は、現在のところ、埋め込み特
性がスパッタより良く、コストがＣＶＤよりかなり安い
ため、湿式めっき検討が進められているものである。湿
式めっきとしては、無電解めっきと電気めっきがある。
【０００３】銅を配線材料とする場合には、ウェハー
（半導体ウェハー）のＳｉに銅が拡散するのを防止する
ため、Ｓｉウェハー上にバリアメタル層を多くは成膜す
る。これらバリアメタル層にはＴａ、Ｔｉ、Ｗ、または
これらの窒化物またはシリサイドが用いられ、スパッ
タ、ＣＶＤといった乾式法で形成される。このバリアメ
タル層上に配線材料としての銅を成膜する必要がある
が、湿式法で銅を成膜する場合には、シード層と呼ばれ
る銅の薄膜層が必要となる。これは、主に、その後のめ
っきで析出した配線材料としての銅とウェハーとの密着
性を向上させることを主たる目的としている。加えて、
配線材料としての銅のめっきが電気めっきで行われる場
合には、バリアメタル層の電気伝導度が低いため、給電
部付近と離れた部分の電流密度に大きな差が生じ、膜厚
の差異が大きくなるのでそれを是正することもできる。
また、無電解めっきで行われる場合には、バリアメタル
には無電解めっき反応を開始させるための触媒活性がな
いため、それの付与の目的もある。
（半導体ウェハー）のＳｉに銅が拡散するのを防止する
ため、Ｓｉウェハー上にバリアメタル層を多くは成膜す
る。これらバリアメタル層にはＴａ、Ｔｉ、Ｗ、または
これらの窒化物またはシリサイドが用いられ、スパッ
タ、ＣＶＤといった乾式法で形成される。このバリアメ
タル層上に配線材料としての銅を成膜する必要がある
が、湿式法で銅を成膜する場合には、シード層と呼ばれ
る銅の薄膜層が必要となる。これは、主に、その後のめ
っきで析出した配線材料としての銅とウェハーとの密着
性を向上させることを主たる目的としている。加えて、
配線材料としての銅のめっきが電気めっきで行われる場
合には、バリアメタル層の電気伝導度が低いため、給電
部付近と離れた部分の電流密度に大きな差が生じ、膜厚
の差異が大きくなるのでそれを是正することもできる。
また、無電解めっきで行われる場合には、バリアメタル
には無電解めっき反応を開始させるための触媒活性がな
いため、それの付与の目的もある。
【０００４】銅シード層は乾式法でも形成できるが、こ
れは工程を煩雑にし、プロセスのコストアップにつなが
る。また、乾式法では、微細なトレンチ内部への付き回
りが不十分であるため、トレンチ底面にシード層として
十分な量の銅を付着させるためには、全体への付着量を
大きくしなければならない。これは、湿式による埋め込
み方法のメリットを小さくするものである。従って、湿
式で半導体ウェハー上もしくはその上に形成されたバリ
アメタル上に銅シード層薄膜を形成する方法が必要とさ
れていた。
れは工程を煩雑にし、プロセスのコストアップにつなが
る。また、乾式法では、微細なトレンチ内部への付き回
りが不十分であるため、トレンチ底面にシード層として
十分な量の銅を付着させるためには、全体への付着量を
大きくしなければならない。これは、湿式による埋め込
み方法のメリットを小さくするものである。従って、湿
式で半導体ウェハー上もしくはその上に形成されたバリ
アメタル上に銅シード層薄膜を形成する方法が必要とさ
れていた。
【０００５】
【発明が解決しようとする課題】これまで、半導体ウェ
ハー上もしくはその上に形成されたバリアメタル層上に
密着性のよい銅シード層薄膜を湿式で形成する方法は確
立されていない。本発明の課題は、半導体ウェハー上も
しくはその上に形成されたバリアメタル層上に半導体配
線材料として使用される銅を湿式めっきにより形成する
ための前処理方法として、半導体ウェハー上もしくはそ
の上に形成されたバリアメタル上にシード層となる銅を
密着性よく析出させることができ、また乾式法よりも微
少トレンチへの付き回りがよく、低コストでの成膜を可
能とする技術を開発することである。
ハー上もしくはその上に形成されたバリアメタル層上に
密着性のよい銅シード層薄膜を湿式で形成する方法は確
立されていない。本発明の課題は、半導体ウェハー上も
しくはその上に形成されたバリアメタル層上に半導体配
線材料として使用される銅を湿式めっきにより形成する
ための前処理方法として、半導体ウェハー上もしくはそ
の上に形成されたバリアメタル上にシード層となる銅を
密着性よく析出させることができ、また乾式法よりも微
少トレンチへの付き回りがよく、低コストでの成膜を可
能とする技術を開発することである。
【０００６】
【課題を解決するための手段】本発明者は、銅とシリコ
ンもしくはバリアメタルとの置換反応を利用することが
最適と考え、銅を銅（Ｉ）または銅（II）の形で含有
し、液中の共存成分として、フッ化水素酸、フッ素イオ
ンを使用する湿式法を試み、好結果を得た。本発明は、
無電解めっきと電気めっきのいずれでも実現することが
できる。
ンもしくはバリアメタルとの置換反応を利用することが
最適と考え、銅を銅（Ｉ）または銅（II）の形で含有
し、液中の共存成分として、フッ化水素酸、フッ素イオ
ンを使用する湿式法を試み、好結果を得た。本発明は、
無電解めっきと電気めっきのいずれでも実現することが
できる。
【０００７】かくして、本発明は、半導体ウェハー上も
しくはＴａ、Ｔｉ、Ｗ、またはこれらの窒化物またはシ
リサイドを表面に成膜してある半導体ウェハー上に、溶
液からのめっきにより配線材料としての銅の析出を行う
ための前処理方法として、シード層としての銅の成膜方
法であって、半導体ウェハーをフッ化水素酸及びフッ化
銅（Ｉ）またはフッ化銅（II）を含む溶液に浸漬するこ
とによりウェハー上に銅を析出させることを特徴とする
銅の成膜方法を提供する。代表的に、溶液はフッ化水素
酸：１〜５００ｇ／Ｌ、フッ化銅（Ｉ）：銅として０．
０５〜１００ｇ／Ｌまたはフッ化銅（II）：銅として
０．０５〜５０ｇ／Ｌ及び随意的に界面活性剤：０．０
０１〜１０ｇ／Ｌを含む。本発明はまた、半導体ウェハ
ー上もしくはＴａ、Ｔｉ、Ｗ、またはこれらの窒化物ま
たはシリサイドを表面に成膜してある半導体ウェハー上
に、溶液からのめっきにより配線材料としての銅の析出
を行うための前処理方法として、シード層としての銅の
成膜方法であって、半導体ウェハーをフッ化水素酸及び
フッ化銅（Ｉ）またはフッ化銅（II）を含む溶液中で電
気めっきすることによりウェハー上に銅を析出させるこ
とを特徴とする銅の成膜方法を提供する。この場合に
は、代表的に、溶液は、フッ化水素酸：１〜２００ｇ／
Ｌ、フッ化銅（Ｉ）：銅として０．１〜５０ｇ／Ｌまた
はフッ化銅（II）：銅として０．０５〜３０ｇ／Ｌ及び
随意的に界面活性剤：０．００１〜１０ｇ／Ｌを含む。
本発明は更に、半導体ウェハー上に湿式めっきにより銅
析出を行うための銅めっき液であって、フッ化水素酸及
びフッ化銅（Ｉ）またはフッ化銅（II）を含有すること
を特徴とする銅めっき液を提供し、その代表的組成は上
記浸漬めっき及び電気めっきにおける溶液に準ずる。
しくはＴａ、Ｔｉ、Ｗ、またはこれらの窒化物またはシ
リサイドを表面に成膜してある半導体ウェハー上に、溶
液からのめっきにより配線材料としての銅の析出を行う
ための前処理方法として、シード層としての銅の成膜方
法であって、半導体ウェハーをフッ化水素酸及びフッ化
銅（Ｉ）またはフッ化銅（II）を含む溶液に浸漬するこ
とによりウェハー上に銅を析出させることを特徴とする
銅の成膜方法を提供する。代表的に、溶液はフッ化水素
酸：１〜５００ｇ／Ｌ、フッ化銅（Ｉ）：銅として０．
０５〜１００ｇ／Ｌまたはフッ化銅（II）：銅として
０．０５〜５０ｇ／Ｌ及び随意的に界面活性剤：０．０
０１〜１０ｇ／Ｌを含む。本発明はまた、半導体ウェハ
ー上もしくはＴａ、Ｔｉ、Ｗ、またはこれらの窒化物ま
たはシリサイドを表面に成膜してある半導体ウェハー上
に、溶液からのめっきにより配線材料としての銅の析出
を行うための前処理方法として、シード層としての銅の
成膜方法であって、半導体ウェハーをフッ化水素酸及び
フッ化銅（Ｉ）またはフッ化銅（II）を含む溶液中で電
気めっきすることによりウェハー上に銅を析出させるこ
とを特徴とする銅の成膜方法を提供する。この場合に
は、代表的に、溶液は、フッ化水素酸：１〜２００ｇ／
Ｌ、フッ化銅（Ｉ）：銅として０．１〜５０ｇ／Ｌまた
はフッ化銅（II）：銅として０．０５〜３０ｇ／Ｌ及び
随意的に界面活性剤：０．００１〜１０ｇ／Ｌを含む。
本発明は更に、半導体ウェハー上に湿式めっきにより銅
析出を行うための銅めっき液であって、フッ化水素酸及
びフッ化銅（Ｉ）またはフッ化銅（II）を含有すること
を特徴とする銅めっき液を提供し、その代表的組成は上
記浸漬めっき及び電気めっきにおける溶液に準ずる。
【０００８】
【発明の実施の形態】本発明は、半導体ウェハー上に直
接銅薄膜を形成する場合にも応用できるが、ここでは半
導体ウェハー上にＴａ、Ｔｉ、Ｗ、またはこれらの窒化
物またはシリサイドから成るバリアメタル層を成膜して
ある場合について説明する。バリアメタル層はスパッ
タ、ＣＶＤといった乾式法で形成される。本発明では、
バリアメタル上に、浸漬めっき法または電気めっき法に
よりシード層としての銅薄膜を形成する。
接銅薄膜を形成する場合にも応用できるが、ここでは半
導体ウェハー上にＴａ、Ｔｉ、Ｗ、またはこれらの窒化
物またはシリサイドから成るバリアメタル層を成膜して
ある場合について説明する。バリアメタル層はスパッ
タ、ＣＶＤといった乾式法で形成される。本発明では、
バリアメタル上に、浸漬めっき法または電気めっき法に
よりシード層としての銅薄膜を形成する。
【０００９】浸漬めっき法の場合、浸漬めっき液中には
銅を銅（Ｉ）または銅（II）の形で含有させる。液中の
共存成分として、フッ化水素酸、フッ素イオンを使用す
る。浸漬めっき液は次のような組成である： 〔Ａ．銅（Ｉ）を使用する場合〕 フッ化銅（Ｉ）：銅として０．０５〜１００ｇ／Ｌ（好
ましくは、０．１〜５０ｇ／Ｌ）、 フッ化水素酸：１〜５００ｇ／Ｌ（好ましくは、１０〜
１００ｇ／Ｌ） 〔Ｂ．銅（II）を使用する場合〕 フッ化銅（II）：銅として０．０５〜５０ｇ／Ｌ（好ま
しくは、０．１〜３０ｇ／Ｌ） フッ化水素酸：１〜５００ｇ／Ｌ（好ましくは、１０〜
１００ｇ／Ｌ）
銅を銅（Ｉ）または銅（II）の形で含有させる。液中の
共存成分として、フッ化水素酸、フッ素イオンを使用す
る。浸漬めっき液は次のような組成である： 〔Ａ．銅（Ｉ）を使用する場合〕 フッ化銅（Ｉ）：銅として０．０５〜１００ｇ／Ｌ（好
ましくは、０．１〜５０ｇ／Ｌ）、 フッ化水素酸：１〜５００ｇ／Ｌ（好ましくは、１０〜
１００ｇ／Ｌ） 〔Ｂ．銅（II）を使用する場合〕 フッ化銅（II）：銅として０．０５〜５０ｇ／Ｌ（好ま
しくは、０．１〜３０ｇ／Ｌ） フッ化水素酸：１〜５００ｇ／Ｌ（好ましくは、１０〜
１００ｇ／Ｌ）
【００１０】この主反応は、銅とバリアメタルとの置換
反応である。
反応である。
【化１】 Ｍ（バリアメタル） ＋ Ｃｕ+ → Ｍ+ ＋ Ｃｕ ２Ｍ ＋ Ｃｕ2+ → ２Ｍ+ ＋ Ｃｕ 銅（Ｉ）を使用した場合は、置換反応において溶解する
バリアメタルの量を少なくできるため、予めバリアメタ
ルの厚さを余分に付けておく必要性を軽減することがで
きる。バリアメタルの膜厚は、実施状況によるが、一般
に、０．０１〜１．０μｍである。銅（II）を使った場
合には、バリアメタルと置換する能力が強いため銅濃度
を低くすることができる。
バリアメタルの量を少なくできるため、予めバリアメタ
ルの厚さを余分に付けておく必要性を軽減することがで
きる。バリアメタルの膜厚は、実施状況によるが、一般
に、０．０１〜１．０μｍである。銅（II）を使った場
合には、バリアメタルと置換する能力が強いため銅濃度
を低くすることができる。
【００１１】フッ化銅（Ｉ）は、フッ化銅（II）の溶液
中に銅を溶解させることで調製することができる。
中に銅を溶解させることで調製することができる。
【化２】Ｃｕ2+ ＋ Ｃｕ → ２Ｃｕ+
【００１２】浸漬めっき法においては、浸漬めっき液に
バリアメタルを付けた半導体ウエハーを浸漬することに
より、バリアメタル表面に銅を析出せしめる。温度は１
０〜９０℃、好ましくは、２０〜５０℃が適当である。
浸漬時には、半導体ウエハーを揺動するか、液をよく撹
拌することが望ましい。これは、銅析出の膜厚のムラを
軽減するためである。析出する銅の結晶形態を平滑にす
る必要がある場合には、浸漬めっき液中にポリエチレン
グリコール、ポリプロピレングリコールなどの界面活性
剤を０．００１〜１０ｇ／Ｌの範囲で添加することがで
きる。浸漬時間は目標とする膜厚を実現するに十分とさ
れ、一般に１〜５分である。銅の析出膜厚は、通常１０
〜１００ｎｍであり、浸漬めっき液組成並びに温度及び
浸漬時間を設定して調節することができる。
バリアメタルを付けた半導体ウエハーを浸漬することに
より、バリアメタル表面に銅を析出せしめる。温度は１
０〜９０℃、好ましくは、２０〜５０℃が適当である。
浸漬時には、半導体ウエハーを揺動するか、液をよく撹
拌することが望ましい。これは、銅析出の膜厚のムラを
軽減するためである。析出する銅の結晶形態を平滑にす
る必要がある場合には、浸漬めっき液中にポリエチレン
グリコール、ポリプロピレングリコールなどの界面活性
剤を０．００１〜１０ｇ／Ｌの範囲で添加することがで
きる。浸漬時間は目標とする膜厚を実現するに十分とさ
れ、一般に１〜５分である。銅の析出膜厚は、通常１０
〜１００ｎｍであり、浸漬めっき液組成並びに温度及び
浸漬時間を設定して調節することができる。
【００１３】本発明においては、上記と同じ成分の液に
浸漬して電流を流す電気めっき法も使用できる。この場
合には、液の組成は、次のようになる： 〔Ａ．銅（Ｉ）を使用する場合〕 フッ化銅（Ｉ）：銅として０．１〜５０ｇ／Ｌ（好まし
くは、１〜３０ｇ／Ｌ） フッ化水素酸：１〜２００ｇ／Ｌ（好ましくは、５〜５
０ｇ／Ｌ） 〔Ｂ．銅（II）を使用する場合〕 フッ化銅（II）：銅として０．０５〜３０ｇ／Ｌ（好ま
しくは、０．１〜２０ｇ／Ｌ） フッ化水素酸：１〜２００ｇ／Ｌ（好ましくは、５〜５
０ｇ／Ｌ） 前記の浸漬のみの場合に比べ、銅を置換析出させ、バリ
アメタル層を溶解する能力は小さくてもよいため、成分
濃度を低下させることができる。通常の電気めっき液と
異なり、本発明では、置換析出反応を行いつつ、電気化
学的に銅を析出させるわけであるから、バリアメタル表
面の強固な酸化物層を除去できるためにバリアメタル／
銅界面の密着性を向上することができる。電流を流す場
合には、電流密度は０．０１〜５０Ａ／ｄｍ2 が適当で
ある。液温度は１０〜９０℃、好ましくは、２０〜５０
℃が適当である。めっき液を撹拌することが望ましい。
めっき時間は目標とする膜厚を実現するに十分とされ、
一般に１〜５分である。ここでも、めっき液中にポリエ
チレングリコール、ポリプロピレングリコールなどの界
面活性剤を０．００１〜１０ｇ／Ｌの範囲で添加するこ
とができる。また、通常の直流電解のみならず、パルス
電解、ＰＲ（ｐｅｒｉｏｄｉｃ ｒｅｖｅｒｓｅ）電解
といった方法をとることもできる。パルス電解は、一定
時間（ｏｎｔｉｍｅ）内に電流を流して銅を析出させた
後、一定の時間（ｏｆｆ ｔｉｍｅ）内の休止により析
出反応の起こった電極近傍の銅イオンが不足した状態を
解消させる方式である。ＰＲ電解は、一定の時間内に析
出させた銅を、一定時間の逆電流の印加により溶解させ
るものである。
浸漬して電流を流す電気めっき法も使用できる。この場
合には、液の組成は、次のようになる： 〔Ａ．銅（Ｉ）を使用する場合〕 フッ化銅（Ｉ）：銅として０．１〜５０ｇ／Ｌ（好まし
くは、１〜３０ｇ／Ｌ） フッ化水素酸：１〜２００ｇ／Ｌ（好ましくは、５〜５
０ｇ／Ｌ） 〔Ｂ．銅（II）を使用する場合〕 フッ化銅（II）：銅として０．０５〜３０ｇ／Ｌ（好ま
しくは、０．１〜２０ｇ／Ｌ） フッ化水素酸：１〜２００ｇ／Ｌ（好ましくは、５〜５
０ｇ／Ｌ） 前記の浸漬のみの場合に比べ、銅を置換析出させ、バリ
アメタル層を溶解する能力は小さくてもよいため、成分
濃度を低下させることができる。通常の電気めっき液と
異なり、本発明では、置換析出反応を行いつつ、電気化
学的に銅を析出させるわけであるから、バリアメタル表
面の強固な酸化物層を除去できるためにバリアメタル／
銅界面の密着性を向上することができる。電流を流す場
合には、電流密度は０．０１〜５０Ａ／ｄｍ2 が適当で
ある。液温度は１０〜９０℃、好ましくは、２０〜５０
℃が適当である。めっき液を撹拌することが望ましい。
めっき時間は目標とする膜厚を実現するに十分とされ、
一般に１〜５分である。ここでも、めっき液中にポリエ
チレングリコール、ポリプロピレングリコールなどの界
面活性剤を０．００１〜１０ｇ／Ｌの範囲で添加するこ
とができる。また、通常の直流電解のみならず、パルス
電解、ＰＲ（ｐｅｒｉｏｄｉｃ ｒｅｖｅｒｓｅ）電解
といった方法をとることもできる。パルス電解は、一定
時間（ｏｎｔｉｍｅ）内に電流を流して銅を析出させた
後、一定の時間（ｏｆｆ ｔｉｍｅ）内の休止により析
出反応の起こった電極近傍の銅イオンが不足した状態を
解消させる方式である。ＰＲ電解は、一定の時間内に析
出させた銅を、一定時間の逆電流の印加により溶解させ
るものである。
【００１４】フッ化銅（Ｉ）、フッ化銅（II）、フッ化
水素酸、及び界面活性剤のそれぞれの濃度の上限値、下
限値を選択した理由について説明を加える。フッ化銅
（Ｉ）、（II）：上限値を超えると、置換速度が速すぎ
て結晶が粗くなり、密着力が低下する。下限値を下回る
と、置換速度が低下する。フッ化水素酸：上限値は、一
般的な市販品の濃度が５０％弱であることから、浸漬め
っきの場合には５００ｇ／Ｌに設定した。下限値を下回
ると、置換速度が低下する。なお、電気めっきの場合に
は、銅を置換析出させ、バリアメタル層を溶解する能力
は浸漬めっきのみの場合比べて小さくても良いことか
ら、上記成分の上限値も浸漬めっきの場合より低く設定
した。 界面活性剤：上限値を超えても、より大きな効果は得ら
れない。下限値を下回ると、効果が得られない。
水素酸、及び界面活性剤のそれぞれの濃度の上限値、下
限値を選択した理由について説明を加える。フッ化銅
（Ｉ）、（II）：上限値を超えると、置換速度が速すぎ
て結晶が粗くなり、密着力が低下する。下限値を下回る
と、置換速度が低下する。フッ化水素酸：上限値は、一
般的な市販品の濃度が５０％弱であることから、浸漬め
っきの場合には５００ｇ／Ｌに設定した。下限値を下回
ると、置換速度が低下する。なお、電気めっきの場合に
は、銅を置換析出させ、バリアメタル層を溶解する能力
は浸漬めっきのみの場合比べて小さくても良いことか
ら、上記成分の上限値も浸漬めっきの場合より低く設定
した。 界面活性剤：上限値を超えても、より大きな効果は得ら
れない。下限値を下回ると、効果が得られない。
【００１５】この浸漬の前に、バリアメタル表面に形成
した酸化物層の除去のために酸に浸漬し、水洗を行うの
が好ましい。酸としては、フッ化水素酸１〜３００ｇ／
Ｌまたは１〜１００ｇ／Ｌが好ましい。
した酸化物層の除去のために酸に浸漬し、水洗を行うの
が好ましい。酸としては、フッ化水素酸１〜３００ｇ／
Ｌまたは１〜１００ｇ／Ｌが好ましい。
【００１６】
【実施例】（実施例１〜８）次の表１に示す組成の各め
っき液を調製した。
っき液を調製した。
【００１７】
【表１】
【００１８】これらの液にＴａを０．５μｍスパッタし
てコーティングしたＳｉ基板を浸漬した。液温度は、３
０℃とし、マグネチックスターラで緩やかに撹拌した。
この結果、Ｔａ上にはいずれも銅が析出した。析出の状
態は以下の表２の通りであった。
てコーティングしたＳｉ基板を浸漬した。液温度は、３
０℃とし、マグネチックスターラで緩やかに撹拌した。
この結果、Ｔａ上にはいずれも銅が析出した。析出の状
態は以下の表２の通りであった。
【００１９】
【表２】
【００２０】（実施例９、１０）それぞれ実施例３、４
で使用しためっき液を用い、液に浸漬後、直ちに０．１
Ａ／ｄｍ2 の電流密度で、１分間電気めっきを行った。
アノードは、白金板を使用した。これにより、実施例
３、４よりもやや大きい粒子が析出した。
で使用しためっき液を用い、液に浸漬後、直ちに０．１
Ａ／ｄｍ2 の電流密度で、１分間電気めっきを行った。
アノードは、白金板を使用した。これにより、実施例
３、４よりもやや大きい粒子が析出した。
【００２１】（密着性試験例）実施例５、６、９、１０
により銅シード層を付けた基板に電気銅めっきを行っ
た。比較として銅シード層をつけないものにも同様に電
気銅めっきを行った。電気銅めっきの条件は次の通りと
した： 電気めっき液組成：硫酸銅１６ｇ／Ｌ、硫酸１８０ｇ／
Ｌ、塩素濃度７０ｍｇ／Ｌ、有機添加剤（ＣＣ−１２２
０（株式会社ジャパンエナジー製）１ｍＬ／Ｌ 液温：２５℃、 電流密度：２Ａ／ｄｍ2 、 時間：４分 得られた析出物についてテープテストにより、素材との
密着性を調べた。この結果は表３の通りであった。
により銅シード層を付けた基板に電気銅めっきを行っ
た。比較として銅シード層をつけないものにも同様に電
気銅めっきを行った。電気銅めっきの条件は次の通りと
した： 電気めっき液組成：硫酸銅１６ｇ／Ｌ、硫酸１８０ｇ／
Ｌ、塩素濃度７０ｍｇ／Ｌ、有機添加剤（ＣＣ−１２２
０（株式会社ジャパンエナジー製）１ｍＬ／Ｌ 液温：２５℃、 電流密度：２Ａ／ｄｍ2 、 時間：４分 得られた析出物についてテープテストにより、素材との
密着性を調べた。この結果は表３の通りであった。
【００２２】
【表３】
【００２３】
【発明の効果】バリアメタル上に、湿式法により、密着
性よく銅薄膜を析出させることができる。これにより、
乾式法よりも微少トレンチへの付き回りがよく、低コス
トでの成膜が可能となる。
性よく銅薄膜を析出させることができる。これにより、
乾式法よりも微少トレンチへの付き回りがよく、低コス
トでの成膜が可能となる。
Claims (13)
- 【請求項１】 半導体ウェハー上に溶液からのめっきに
より配線材料としての銅の析出を行うための前処理方法
として、シード層としての銅の成膜方法であって、半導
体ウェハーをフッ化水素酸及びフッ化銅（Ｉ）またはフ
ッ化銅（II）を含む溶液に浸漬することによりウェハー
上に銅を析出させることを特徴とする銅の成膜方法。 - 【請求項２】 Ｔａ、Ｔｉ、Ｗ、またはこれらの窒化物
またはシリサイドを表面に成膜してある半導体ウェハー
上に溶液からのめっきにより配線材料としての銅の析出
を行うための前処理方法として、シード層としての銅の
成膜方法であって、半導体ウェハーをフッ化水素酸及び
フッ化銅（Ｉ）またはフッ化銅（II）を含む溶液に浸漬
することによりウェハー上に銅を析出させることを特徴
とする銅の成膜方法。 - 【請求項３】 溶液がフッ化水素酸：１〜５００ｇ／
Ｌ、フッ化銅（Ｉ）：銅として０．０５〜１００ｇ／Ｌ
及び随意的に界面活性剤：０．００１〜１０ｇ／Ｌを含
むことを特徴とする請求項１乃至２の銅の成膜方法。 - 【請求項４】 溶液がフッ化水素酸：１〜５００ｇ／
Ｌ、フッ化銅（II）：銅として０．０５〜５０ｇ／Ｌ及
び随意的に界面活性剤：０．００１〜１０ｇ／Ｌを含む
ことを特徴とする請求項１乃至２の銅の成膜方法。 - 【請求項５】 半導体ウェハー上に溶液からのめっきに
より配線材料としての銅の析出を行うための前処理方法
として、シード層としての銅の成膜方法であって、半導
体ウェハーをフッ化水素酸及びフッ化銅（Ｉ）またはフ
ッ化銅（II）を含む溶液中で電気めっきすることにより
ウェハー上に銅を析出させることを特徴とする銅の成膜
方法。 - 【請求項６】 Ｔａ、Ｔｉ、Ｗ、またはこれらの窒化物
またはシリサイドを表面に成膜してある半導体ウェハー
上に溶液からのめっきにより配線材料としての銅の析出
を行うための前処理方法として、シード層としての銅の
成膜方法であって、半導体ウェハーをフッ化水素酸及び
フッ化銅（Ｉ）またはフッ化銅（II）を含む溶液中で電
気めっきすることによりウェハー上に銅を析出させるこ
とを特徴とする銅の成膜方法。 - 【請求項７】 溶液がフッ化水素酸：１〜２００ｇ／
Ｌ、フッ化銅（Ｉ）：銅として０．１〜５０ｇ／Ｌ及び
随意的に界面活性剤：０．００１〜１０ｇ／Ｌを含むこ
とを特徴とする請求項５乃至６の銅の成膜方法。 - 【請求項８】 溶液がフッ化水素酸：１〜２００ｇ／
Ｌ、フッ化銅（II）：銅として０．０５〜３０ｇ／Ｌ及
び随意的に界面活性剤：０．００１〜１０ｇ／Ｌを含む
ことを特徴とする請求項５乃至６の銅の成膜方法。 - 【請求項９】 半導体ウェハー上に湿式めっきにより銅
析出を行うための銅めっき液であって、フッ化水素酸及
びフッ化銅（Ｉ）またはフッ化銅（II）を含有すること
を特徴とする銅めっき液。 - 【請求項１０】 湿式めっきが浸漬めっきであり、銅め
っき液が、フッ化水素酸：１〜５００ｇ／Ｌ、フッ化銅
（Ｉ）：銅として０．０５〜１００ｇ／Ｌ、及び随意的
に界面活性剤：０．００１〜１０ｇ／Ｌを含むことを特
徴とする請求項９の銅めっき液。 - 【請求項１１】 湿式めっきが浸漬めっきであり、銅め
っき液が、フッ化水素酸：１〜５００ｇ／Ｌ、フッ化銅
（II）：銅として０．０５〜５０ｇ／Ｌ、及び随意的に
界面活性剤：０．００１〜１０ｇ／Ｌを含むことを特徴
とする請求項９の銅めっき液。 - 【請求項１２】 湿式めっきが電気めっきであり、銅め
っき液が、フッ化水素酸：１〜２００ｇ／Ｌ、フッ化銅
（Ｉ）：銅として０．１〜５０ｇ／Ｌ、及び随意的に界
面活性剤：０．００１〜１０ｇ／Ｌを含むことを特徴と
する請求項９の銅めっき液。 - 【請求項１３】 湿式めっきが電気めっきであり、銅め
っき液が、フッ化水素酸：１〜２００ｇ／Ｌ、フッ化銅
（II）：銅として０．０５〜３０ｇ／Ｌ、及び随意的に
界面活性剤：０．００１〜１０ｇ／Ｌを含むことを特徴
とする請求項９の銅めっき液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10093852A JPH11269693A (ja) | 1998-03-24 | 1998-03-24 | 銅の成膜方法及び銅めっき液 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10093852A JPH11269693A (ja) | 1998-03-24 | 1998-03-24 | 銅の成膜方法及び銅めっき液 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11269693A true JPH11269693A (ja) | 1999-10-05 |
Family
ID=14093955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10093852A Pending JPH11269693A (ja) | 1998-03-24 | 1998-03-24 | 銅の成膜方法及び銅めっき液 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11269693A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001048800A1 (fr) * | 1999-12-24 | 2001-07-05 | Ebara Corporation | Procede et appareil de traitement de tranche de semi-conducteur |
| JP2003086690A (ja) * | 2001-09-04 | 2003-03-20 | Megic Corp | ポストパッシベーション法を使用した高性能システムオンチップ |
| US6821882B2 (en) | 2003-01-30 | 2004-11-23 | Nec Electronics Corporation | Semiconductor device manufacturing method for improving adhesivity of copper metal layer to barrier layer |
| JP2007528932A (ja) * | 2003-07-08 | 2007-10-18 | アプライド マテリアルズ インコーポレイテッド | バリヤ金属上に直接銅めっきするマルチステップ電着法 |
| JP2008502806A (ja) * | 2004-06-10 | 2008-01-31 | アプライド マテリアルズ インコーポレイテッド | バリア金属上への直接の銅メッキを可能にするバリア層表面処理方法 |
| JP2009509045A (ja) * | 2005-09-20 | 2009-03-05 | アルスィメール | 電気めっきによって基材表面を金属でコーティングする方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05263291A (ja) * | 1992-03-17 | 1993-10-12 | Toshiba Corp | 基材表面の微小孔又は微細凹みの充填又は被覆方法 |
| JPH07283219A (ja) * | 1994-04-13 | 1995-10-27 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法および半導体装 置の製造装置 |
-
1998
- 1998-03-24 JP JP10093852A patent/JPH11269693A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05263291A (ja) * | 1992-03-17 | 1993-10-12 | Toshiba Corp | 基材表面の微小孔又は微細凹みの充填又は被覆方法 |
| JPH07283219A (ja) * | 1994-04-13 | 1995-10-27 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法および半導体装 置の製造装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001048800A1 (fr) * | 1999-12-24 | 2001-07-05 | Ebara Corporation | Procede et appareil de traitement de tranche de semi-conducteur |
| JP2003086690A (ja) * | 2001-09-04 | 2003-03-20 | Megic Corp | ポストパッシベーション法を使用した高性能システムオンチップ |
| US6821882B2 (en) | 2003-01-30 | 2004-11-23 | Nec Electronics Corporation | Semiconductor device manufacturing method for improving adhesivity of copper metal layer to barrier layer |
| JP2007528932A (ja) * | 2003-07-08 | 2007-10-18 | アプライド マテリアルズ インコーポレイテッド | バリヤ金属上に直接銅めっきするマルチステップ電着法 |
| JP4771945B2 (ja) * | 2003-07-08 | 2011-09-14 | アプライド マテリアルズ インコーポレイテッド | バリヤ金属上に直接銅めっきするマルチステップ電着法 |
| JP2008502806A (ja) * | 2004-06-10 | 2008-01-31 | アプライド マテリアルズ インコーポレイテッド | バリア金属上への直接の銅メッキを可能にするバリア層表面処理方法 |
| JP2009509045A (ja) * | 2005-09-20 | 2009-03-05 | アルスィメール | 電気めっきによって基材表面を金属でコーティングする方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI376433B (en) | Method of direct plating of copper on a substrate structure | |
| JP5203602B2 (ja) | 銅でないメッキ可能層の上への銅の直接電気メッキのための方法 | |
| JP5346215B2 (ja) | 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物 | |
| JP4598945B2 (ja) | シード層修復法 | |
| US7316772B2 (en) | Defect reduction in electrodeposited copper for semiconductor applications | |
| EP1249517B1 (en) | METHOD OF COPPER ELECTROPLATING with pretreatment | |
| TWI434963B (zh) | 藉由電鍍用金屬塗覆基材表面之方法 | |
| US20060084264A1 (en) | Method for applying metal features onto metallized layers using electrochemical deposition and alloy treatment | |
| US20070125657A1 (en) | Method of direct plating of copper on a substrate structure | |
| JP2007528932A (ja) | バリヤ金属上に直接銅めっきするマルチステップ電着法 | |
| JP2008502806A (ja) | バリア金属上への直接の銅メッキを可能にするバリア層表面処理方法 | |
| US20050274622A1 (en) | Plating chemistry and method of single-step electroplating of copper on a barrier metal | |
| JP5074025B2 (ja) | 半導体工業に使用するための三成分系材料を無電解メッキする組成物 | |
| KR20060061395A (ko) | 반도체 칩 상의 미세 회로를 전기도금하기 위한 개선된구리 도금조 | |
| JP2003533867A (ja) | 高度に錯化した銅めっき浴を用いた集積回路のめっき方法 | |
| JP3939124B2 (ja) | 配線形成方法 | |
| US20120028073A1 (en) | Process for electroplating of copper | |
| JPH11269693A (ja) | 銅の成膜方法及び銅めっき液 | |
| JP4416979B2 (ja) | 銅電気メッキに用いるメッキ溶液 | |
| US20050199507A1 (en) | Chemical structures and compositions of ECP additives to reduce pit defects | |
| Martins et al. | Electroless and electro-plating of Cu on Si | |
| JP2001077053A (ja) | サブミクロン構造内に金属をメッキする方法 | |
| Hasegawa et al. | An electrochemical investigation of additive effect in trench-filling of ULSI interconnects by electroless copper deposition | |
| JP2023534558A (ja) | 電解液、及びダマシンプロセスにおける銅バリア層の堆積 | |
| JP2001085434A (ja) | 半導体基板のめっき方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020716 |