JP2023534558A - 電解液、及びダマシンプロセスにおける銅バリア層の堆積 - Google Patents

電解液、及びダマシンプロセスにおける銅バリア層の堆積 Download PDF

Info

Publication number
JP2023534558A
JP2023534558A JP2023527126A JP2023527126A JP2023534558A JP 2023534558 A JP2023534558 A JP 2023534558A JP 2023527126 A JP2023527126 A JP 2023527126A JP 2023527126 A JP2023527126 A JP 2023527126A JP 2023534558 A JP2023534558 A JP 2023534558A
Authority
JP
Japan
Prior art keywords
copper
zinc
metal
ions
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023527126A
Other languages
English (en)
Inventor
カイヤール，ルイス
ブロンドー，ポール
Original Assignee
アヴェニ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アヴェニ filed Critical アヴェニ
Publication of JP2023534558A publication Critical patent/JP2023534558A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/58—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本発明は、電解液、及び銅配線を製造するためのプロセスにおけるその使用に関する。ｐＨが６．０を超える電解液は、銅イオンと、マンガン又は亜鉛イオンと、銅と錯化するエチレンジアミンとを含む。堆積された銅合金をアニーリングすることにより、薄いバリア層が形成され、これにより、マンガン又は亜鉛を、絶縁誘電体材料と銅との間の界面にマイグレートする。【選択図】なし

Description

本発明は、電解液、並びに、銅と、マンガン及び亜鉛から選択される第２の金属との合金の、導電性表面への電着のための使用、特に、ダマシンプロセスにおけるウェットバリア層の形成を目的とした使用に関する。
本発明はまた、この電解液を実装して、集積回路内に銅配線を作製する製造プロセスにも関する。
導電性配線を作製するために使用されるダマシンプロセスは、通常、
－ シリコン上に、絶縁誘電体層を堆積すること
－ 誘電体をエッチングして、トレンチを形成すること
－ 銅のマイグレーションを防ぐための、バリア層又は「ライナー」を堆積すること
－ 銅を堆積すること、及び
－ 化学的機械研磨により、余分な銅を除去すること、を含む。
銅は、バリア層上のトレンチに直接充填することによる単一工程、又はバリア層上に薄い層（シード層と呼ばれる）を堆積した後、トレンチに充填することによる２工程で堆積することができる。
バリア層とシード層とは、通常、物理蒸着（ＰＶＤ）又は化学蒸着（ＣＶＤ）プロセスによって堆積される。充填は、電着によって非常に多く行われているが、乾式プロセスによって行うことができる。実際、ＰＶＤによって得られる堆積物は、一般に、構造体の中空部内よりも突出部上でより厚く、その結果、層の厚みは、基板表面の全ての点で均一とはならないため、これを避けることが望ましい。更に、最も一般的に用いられる銅電着組成物は、ｐＨが酸性であり、炭素、塩素、及び硫黄などの、多くの汚染物質を生成し、これらの汚染物質は、電場下で材料中を移動することができるので、信頼性及びリーク電流の問題を引き起こす。
最後に、高性能半導体集積回路の製造は、配線のサイズを縮小させる必要があるので、シード層の厚みとバリア層の厚みを大幅に低減して、十分な銅の体積を残す必要がある。
したがって、デバイスの信頼性を保証するために、非常に薄い金属層を一定の厚さで堆積可能な電解液を有することが望ましい。
また、改善された性能を有する銅堆積物、即ち、不純物含量が極めて低い銅堆積物をもたらし、その形成速度が電子デバイスの製造を採算がとれるものとするのに十分に高く、バリア層の厚みの低減、又は銅堆積工程前の、銅拡散に対するバリア材料層を堆積する工程の排除さえも可能にする電解浴を提供する必要がある。
本発明者らは、銅（ＩＩ）塩、有機亜鉛（ＩＩ）塩及びジエチレンアミンを水に溶解させることによって得られる、ｐＨが６を超える電解液が、この結果を達成することを見出した。亜鉛に代えて有機マンガン（ＩＩ）塩を使用しても、同等の結果が得られる。
本発明の電着溶液は、銅イオンと、電解時に銅と共堆積するドーピング元素（亜鉛又はマンガン）とを含む。堆積膜中に均一に分布するドーピング元素は、その後のアニーリング工程中に、１以上の界面にマイグレートするという特徴を有する。ドーピング元素は、例えば、別の金属（例えば、チタン又はタンタル）と凝集する、又は酸化シリコン－金属界面で凝集することによって、銅の拡散に対するバリアを形成するという特徴を有する。
本発明の特徴は、それを、充填層上の堆積物として使用できることであり、これは、多重集積（ｍｕｌｔｉｐｌｅ ｉｎｔｅｇｒａｔｉｏｎｓ）に適応可能とする。堆積物に含まれるドーピング元素は、アニーリング中に、銅フィラー層を通ってマイグレートする。純金属フィラー層は、電着又は蒸着によって堆積させることができる。この場合、本発明は、化学的及び機械的研磨工程に必要な厚い層に取って代わる。
本発明は、薄過ぎる又は不連続な銅拡散バリア層を補強するのに有用であるが、銅電着工程前に、その場拡散バリア（ｉｎ ｓｉｔｕ ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ）を有さない基板上に、その場拡散バリアを作製するためにも有用である。
本発明はまた、より薄いバリア層を作製し、小さな構造体中で、銅のために利用可能なスペースを最大限にする。
銅堆積前に、物理的又は化学的堆積工程なしで、マンガン又は亜鉛に基づく薄層を形成する可能性は、これまで提案されていなかった。本発明は、トレンチの充填中に、マンガン又は亜鉛の堆積を非常に有利に可能にする。
発明の一般的な説明
したがって、本発明は、銅と、マンガン及び亜鉛から選択される金属との合金の電着のための電解液であって、水溶液中に、
－ １ｍＭ～１２０ｍＭのモル濃度の銅（ＩＩ）イオンと；
－ 錯化剤のモル濃度と銅イオンのモル濃度との比が１：１～３：１の範囲になるようなモル濃度の、２～４個のアミノ基を有する脂肪族ポリアミンから選択される銅イオン錯化剤、好ましくはエチレンジアミンと；
－ 銅イオンのモル濃度と金属のモル濃度との比が１：１０～１０：１の範囲になるようなモル濃度の、マンガン及び亜鉛から選択される金属のイオンと；
を含み、
－ ６．０～１０．０のｐＨを有する電解液に関する。
本明細書の意味においては、用語「・・・～・・・の範囲になる」又は「・・・～・・・である」は、下限値及び上限値を含む範囲、並びに下限値及び上限値を除く範囲を定義する。
本明細書の意味においては、用語「・・・～・・・」は、下限値及び上限値を除く範囲を定義する。例えば、ｐＨが、６．０になることはない。
電解液は、更に、１～５００ｍｇ／ｌ、好ましくは１ｍｇ／ｌ～１００ｍｇ／ｌの濃度でチオジグリコール酸を含んでもよい。
本発明はまた、前述の電解液を実装する銅堆積プロセスにも関する。このプロセスは、電気分解による銅－金属合金のコンフォーマルな堆積の第１の工程と、前記合金をアニーリングして、金属（ドーパント金属とも呼ばれる）と銅を分離する第２の工程とを含む。
合金のアニーリング後の銅中の不純物濃度は、有利には、１０００原子ｐｐｍ未満であることができる。
本発明はまた、乾式プロセスを必要とせずに、厚みが非常に小さいコンフォーマルな金属層を作製するという利点も有する。
電解液は、銅塩と有機金属塩とを、水に溶解して得られることが好ましい。電解液は、塩素を含まないことが有利である。
本発明のプロセスによれば、銅マンガン合金又は銅亜鉛合金が、金属材料の表面に堆積される。次いで、合金を熱処理して、ドーパント金属から銅を分離し、一方で、銅を含む層を、他方で、マンガン又は亜鉛を含む層を得る。合金のアニーリング中、合金中に分布するマンガン又は亜鉛原子は、金属層と絶縁材料との間の界面にマイグレートして、金属層と絶縁材料との間に介在するマンガン又は亜鉛を含む薄層を形成する。このようにして、誘電材料の層、マンガン又は亜鉛を含む層、薄い金属層、及び銅堆積物の積層体が得られる。
最後に、本発明のプロセスは、誘電体と銅との間の、窒化タンタル又はチタンなどの銅拡散バリア材料の層の厚みを大幅に低減する、又はその堆積を排除さえする。
本発明はまた、銅拡散バリア層が電解プロセスによって堆積された亜鉛又はマンガンを含む、銅配線を作製するためのダマシンプロセスに関する。
発明の詳細な説明
したがって、本発明は、銅と、マンガン及び亜鉛から選択される金属との合金の電着のための電解液であって、水溶液中に、
－ １ｍＭ～１２０ｍＭのモル濃度の銅（ＩＩ）イオンと；
－ 錯化剤のモル濃度と銅イオンのモル濃度との比が１：１～３：１の範囲になるようなモル濃度の、２～４個のアミノ基を有する脂肪族ポリアミンから選択される銅（ＩＩ）イオン錯化剤、好ましくはエチレンジアミンと；
－ 銅（ＩＩ）イオンのモル濃度と金属のモル濃度との比が１：１０～１０：１の範囲になるようなモル濃度の金属のイオンと；
を含み、
－ ６．０～１０．０のｐＨを有する電解液に関する。
ここで「電着」とは、基板を電気的に分極し、金属の前駆体を含む液体と接触させて、前記基板の表面に金属を堆積させるプロセスを意味する。電着は、金属イオンを含む電解液中で、アノードと、カソードを構成する被塗布基板との間に電流を流すことによって行われる。
特定の実施形態によれば、前記電解液は、銅とマンガンとの合金の電着のための電解液であり、水溶液中に、
－ １ｍＭ～１２０ｍＭのモル濃度の銅（ＩＩ）イオンと；
－ 錯化剤のモル濃度と銅イオンのモル濃度との比が１：１～３：１の範囲になるようなモル濃度の、２～４個のアミノ基を有する脂肪族ポリアミンから選択される銅錯化剤、好ましくはエチレンジアミンと；
－ 銅イオンのモル濃度とマンガンのモル濃度との比が１：１０～１０：１の範囲になるようなモル濃度のマンガンイオンと；
を含み、
－ ６．０～１０．０のｐＨを有する電解液に関する。
別の特定の実施形態によれば、前記電解液は、銅及び亜鉛の合金の電着のための電解液であり、水溶液中に、
－ １ｍＭ～１２０ｍＭのモル濃度の、好ましくは五水和硫酸銅を水に溶解させることにより得られる銅（ＩＩ）イオンと；
－ エチレンジアミンのモル濃度と銅イオンのモル濃度との比が１．５～２．５、好ましくは１．８～２．２の範囲になるようなモル濃度のエチレンジアミンと；
－ 銅イオンのモル濃度と亜鉛イオンのモル濃度との比が１：１０～１０：１、好ましくは１／１～５／１であるようなモル濃度の、好ましくはグルコン酸亜鉛を水に溶解させることにより得られる亜鉛イオンと；
－ ６．０～１０．０、好ましくは６．５～７．５、更に好ましくは６．８～７．２のｐＨを有する電解液と；
－ 前記電解液は、好ましくは０．０１ｇ／Ｌ未満の界面活性剤を含み、更に好ましくは界面活性剤を含まない電解液である。
例えば、この実施形態においては、亜鉛イオンのモル濃度は、好ましくは０．３ｍＭ～６０ｍＭである。
特定の実施形態によれば、前記電解液は、硫酸銅、塩化銅、硝酸銅、及び酢酸銅から選択される銅（ＩＩ）塩、好ましくは硫酸銅、より好ましくは硫酸銅五水和物を水に溶解させることによって得ることができる。前記金属イオンは、有機塩、好ましくはグルコン酸、粘液酸、酒石酸、クエン酸、及びキシロン酸から選択されるカルボン酸塩を溶解することによって提供することができる。前記金属イオンは、好ましくは、電解液中で、カルボン酸又はそのカルボキシレート体と実質的に錯化される。
特定の特徴によれば、銅イオンは、１ｍＭ～１２０ｍＭ、好ましくは１０ｍＭ～１００ｍＭ、より好ましくは４０ｍＭ～９０ｍＭの濃度で、電着組成物中に存在する。
銅イオン錯化剤は、２～４個のアミノ基（－ＮＨ２）を有する脂肪族ポリアミンから選択される１以上の化合物からなる。使用できる脂肪族ポリアミンとしては、エチレンジアミン、ジエチレンジアミン、トリエチレンテトラミン、及びジプロピレントリアミン、好ましくはエチレンジアミンを挙げることができる。
錯化剤のモル濃度と銅イオンのモル濃度との比は、１：１～３：１、好ましくは１．５～２．５、より好ましくは１．８～２．２である。
前記電解液中で、銅イオンは、錯化剤と、実質的に錯体形態である。
金属イオンは、銅のモル濃度と金属のモル濃度との比が１：１０から１０：１の範囲になるようなモル濃度である。
本発明の特定の実施形態においては、前記金属は、亜鉛である。この場合、銅イオンのモル濃度と亜鉛イオンのモル濃度との比は、好ましくは１：１～１０：１である。
前記金属がマンガンであるとき、銅のモル濃度とマンガンのモル濃度との比は、１：１０～１０：１であることができる。
本発明の電解液のｐＨは、６．０～１０．０、より好ましくは６．５～１０．０である。特定の実施形態によれば、前記ｐＨは、６．５～７．５、好ましくは６．８～７．２であり、例えば、測定の不確かさがなければ（ａｔ ｒｅａｄｙ ｍｅａｓｕｒｅｍｅｎｔ ｕｎｃｅｒｔａｉｎｔｉｅｓ）、７．０に等しい。組成物のｐＨは、任意に、テトラメチルアンモニウム又はテトラエチルアンモニウム等のテトラアルキルアンモニウム塩などの１以上のｐＨ調整化合物によって、所望範囲に調整することができる。水酸化テトラエチルアンモニウムを使用してもよい。
原則として、溶媒の性質に制限はないが（溶液中の活性種を十分に可溶化し、電着を妨げない限り）、好ましくは、水である。一実施形態によれば、溶媒は、大部分、体積ベースで水を含む。
特定の実施形態によれば、組成物は、４０ｍＭ～９０ｍＭの硫酸銅と、銅とのモル比が１．８～２．２のエチレンジアミンと、銅のモル濃度とモル濃度と亜鉛のモル濃度との比が２：１～３：１になるようなグルコン酸亜鉛とを含む。そのｐＨは、好ましくは７のオーダーであり、即ち、測定の不確かさがなければ、７．０に等しい。
電気化学プロセス
本発明はまた、以下の一連の工程を含む、銅と、マンガン及び亜鉛から選択される金属とを堆積させるためのプロセスに関する：
－ 前記の記載にしたがって、導電性表面を電解液に接触させる工程、
－ 前記銅と前記金属の同時堆積を達成するのに十分な時間、前記導電性表面を分極する工程であり、前記銅と前記金属とが合金の形態である工程、及び
－ 前記分極する工程の後に得られた前記合金の堆積物をアニーリングする工程であり、前記アニーリングは、前記金属を前記導電性表面に向けてマイグレーションさせることにより、前記金属と前記銅とを分離させる温度で行われる工程。
したがって、本発明は、二酸化ケイ素と純銅との間に位置する純亜鉛のシード層を製造する方法を提供し、この製造方法は、電気化学的プロセスによる亜鉛原子の堆積を行う。
用語「純銅」は、銅以外の金属を含まない銅、特に、亜鉛を含まない銅を意味する。「純亜鉛」とは、亜鉛以外の金属を含まない亜鉛、特に、銅を含まない亜鉛を意味する。用語「シード層」は、平均厚みが１ｎｍ～１０ｎｍである層を意味すると理解される。
本発明の方法は、有利なことに、気相で、銅と亜鉛との合金のシード層を堆積する工程、即ち、ＰＶＤ、ＣＶＤ、又はＡＬＤなどによって行われる物理的堆積工程である本発明の意味の範囲における気相堆積工程を含まない。
前記亜鉛原子の堆積は、好ましくは、本発明の範囲内で、２工程で行われる：即ち、銅亜鉛堆積物を得るために、電気めっきによって銅と亜鉛との合金を堆積させる第１の工程、及び前記第１の工程に続く、銅と亜鉛とを分離するために、前記合金をアニーリングする第２の工程である。
前記銅亜鉛堆積物は、好ましくは、２つの可能な形態を有する。第１の形態では、前記銅亜鉛堆積物は、半導体基板内で予めエッチングされたキャビティから加工されたトレンチを充填し、前記トレンチは、好ましくは、５０ｎｍ未満の開口幅を有する。第２の形態では、銅亜鉛堆積物は、銅を含み亜鉛を含まないトレンチを覆う。
電着工程後に堆積する合金中のマンガン含量又は亜鉛含量は、好ましくは、０．５原子％～１０原子％である。
アニーリングプロセス後に、有利には０．５～２ｎｍの厚みを有する、主に金属を含む第１の層と、実質的に銅を含む第２の層とを形成することができる。
一実施形態によれば、実質的に銅を含む層は、銅と、１０００原子ｐｐｍ未満の不純物とからなる層である。
前記分極工程は、所望の合金厚みを形成するのに十分な時間、行われる。前記導電性表面は、ガルバノスタットモード（固定されたインポーズ電流（ｆｉｘｅｄ ｉｍｐｏｓｅｄ ｃｕｒｒｅｎｔ））、ポテンショスタットモード（任意にレファレンス電極に対して、インポーズ及び固定された電位）、又はパルスモード（電流又は電圧）のいずれかで分極することができる。
本発明のプロセスの好ましい実施形態においては、導電性表面は、銅堆積物の表面である。
本発明のプロセスは、ダマシン法の２段階で使用することができる。
第１の実施形態では、前記合金は、シリコンに予め切り込まれ、その表面が誘電体材料の層で覆われ（いわゆる、「充填」モード）、次いで、金属材料の層で覆われたキャビティを充填するために堆積される。この第１の実施形態では、前記合金は、キャビティの導電性表面上に堆積される。
第２の実施形態では、前記合金は、キャビティ充填銅層（いわゆる、「オーバーバーデン」モード）上に堆積される。前記導電性表面は、次いで、キャビティ充填銅堆積物の表面となり、前記堆積物は、好ましくは、亜鉛又はマンガン以外の金属を含まない。
前記キャビティは、１５ｎｍ～１００ｎｍの平均幅と、５０ｎｍ～２５０ｎｍの平均深さとを有することができる。
充填モード
第１の実施形態では、本発明に係るプロセスは、材料欠陥がなく、汚染物質を大量には生成しない、優れた品質の銅充填物を製造することを可能にした。
このプロセスは、その表面が銅層からなるキャビティを充填するために使用することができる。
有利なことに、本発明に係るプロセスは、その導電性表面が、銅拡散バリア材料の層の導電性表面であるキャビティを充填するために行うこともできる。
銅拡散バリア層は、タンタル、チタン、窒化タンタル、窒化チタン、タングステン、タングステンチタネート、及び窒化タングステンから選択される材料の少なくとも１つを含み得る。
前記導電性表面は、ダマシンプロセスで半導体基板に切り込まれたキャビティの底部と壁を覆う、非常に薄い金属層の表面であり得る。この金属層は、銅シード層、銅拡散バリア材料の層、又は両方の組合せとすることができる。したがって、前記導電性表面は、１ｎｍ～１０ｎｍの範囲の厚みを有する金属層の第１の表面であることができ、前記金属層は、二酸化シリコンなどの誘電材料の層と接触する第２の表面を有する。前記絶縁誘電体層は、ＣＶＤ又はその他の方法で堆積された無機物（例えば、酸化シリコンＳｉＯ２、シリコン窒化物ＳｉＮ、又はアルミニウム酸化物）又は液体浸漬又はスピンオングラス（ＳＯＧ）法によって堆積された有機物（例えば、Ｃ、Ｎ、又はＤパリレン、ポリイミド、ベンゾシクロブテン、ポリベンゾオキサゾール）であることができる。
前記金属層は、コバルト、銅、タングステン、チタン、タンタル、ルテニウム、ニッケル、窒化チタン、及び窒化タンタルからなる群から選択される少なくとも１つの材料を含むことができる。
特定の実施形態では、前記金属層は、４～６ｎｍの範囲の厚みを有する銅シード層、又は約１ｎｍの厚みを有するバリア層と、４～６ｎｍの範囲の厚みを有する銅シード層とのアセンブリである。
オーバーバーデンモード
第２の実施形態によれば、キャビティへの純銅の充填は、物理的堆積（ＰＶＤ、ＣＶＤ、ＡＬＤ）又は湿式プロセス（自己触媒又は電解）を問わず、当業者に知られた任意の方法によって達成することができる。
前者の場合には、キャビティは、ＰＶＤによって、より正確には、アグレッシブな構造（ａｇｇｒｅｓｓｉｖｅ ｓｔｒｕｃｔｕｒｅｓ）に一般的に使用されるＰＶＤリフローによって、銅で充填される。
後者の場合には、銅の充填は、酸又はアルカリ電解液を用いた電着によって行われる。汚染物質の発生量をできるだけ少なくするために、ｐＨが６より大きい電解液を使用することが好ましい。かかる電解液の１つは、例えば、出願ＷＯ２０１５／０８６１８０に記載されている。
電気的工程
本発明のプロセスの電気的工程は、単一又は複数の分極工程を含むことができ、その変数は、当業者が、自身の一般的な知識に基づいて、どのように選択するかを理解している。本発明に係る方法は、２０℃～３０℃の温度で行うことができる。
電気的工程は、ランプモード、ガルバノスタットモード、及びガルバノスタットパルスモードからなる群から選択される少なくとも１つの分極モードを使用して行うことができる。
本発明の一実施形態によれば、導電性表面の分極は、５ｋＨｚ～１５ｋＨｚの範囲の周波数で、単位面積当たり０．２ｍＡ／ｃｍ２～５ｍＡ／ｃｍ２の範囲の電流を印加し、且つ、１ｋＨｚ～１０ｋＨｚの範囲の周波数でゼロ電流期間を設けることによって、パルスモードで行われる。
分極前又は分極後に、基板の導電性表面を電解液と接触させることができる。通電前に接触させることが好ましい。
電着工程は、一般に、合金堆積物が、前記基板の平坦な表面を、５０ｎｍ～４００ｎｍ、例えば、１２５ｎｍ～３００ｎｍの厚みまで覆うと終了する。前記合金堆積物は、キャビティの内側にある塊と基板の表面を覆う塊との組合せ、又はキャビティを充填するための、これまでの工程で作製された銅堆積物を覆う塊のいずれかに対応する。
銅合金の堆積速度は、０．１ｎｍ／ｓ～３．０ｎｍ／ｓ、好ましくは１．０ｎｍ／ｓ～３．０ｎｍ／ｓ、より好ましくは１ｎｍ／ｓ～２．５ｎｍ／ｓであることができる。
アニーリング工程
本発明のプロセスは、前述の電着後に得られた銅合金の堆積物をアニーリングする工程を含む。
このアニーリング熱処理は、５０℃～５５０℃の温度で、好ましくはＮ２中の４％Ｈ２などの還元ガス下で行うことができる。
不純物含量が少なく、ボイドの割合が非常に少ないことから、抵抗率のより低い銅堆積物が得られる。
アニーリング工程中、合金中のマンガン又は亜鉛原子が導電性基板の表面にマイグレートし、その結果、実質的に銅を含む第１の層と、実質的にマンガン又は亜鉛を含む第２の層との２層とが形成される。
第１の実施形態では、電解液が接触する導電性表面は、金属シード層の表面であり、この層は、絶縁誘電体材料上に存在する。この実施形態では、マンガン原子又は亜鉛原子は、アニーリング工程中にシード層を通ってマイグレートし、第１のシード層と絶縁誘電体材料との間の界面に到達する。
この第１の実施形態では、前記基板は、前記絶縁誘電体材料と前記金属シード層との間に介在する、チタン又は窒化タンタルなどの銅拡散バリア材料の層を含み得る。
第２の実施形態では、電解液が接触する表面は、前記絶縁誘電体材料上に存在する銅拡散バリア材料の層の表面である。この実施形態では、マンガン原子又は亜鉛原子は、アニーリング工程中にバリア材料の層を通ってマイグレートし、バリア層と絶縁基板との間の界面に到達する。
実質的にマンガン又は亜鉛を含む層は、好ましくは、平均厚みが０．５ｎｍ～２ｎｍの連続層である。「連続」とは、層が、誘電体基板の表面全体を、面一にすることなしに（ｗｉｔｈｏｕｔ ｌｅａｖｉｎｇ ｉｔ ｆｌｕｓｈ）覆うことを意味する。層の厚みは、平均厚みに対して±１０％変動することが好ましい。
本発明の電着及びアニーリングプロセスによって得られる銅堆積物の総不純物含量は、１０００原子ｐｐｍ未満であり、マンガン又は亜鉛は、不純物とはみなされない。前記不純物は、主に酸素であり、炭素と窒素がその後に続く。炭素と窒素の合計含量は、３００ｐｐｍ未満である。
本発明のプロセスは、基板の表面に存在する天然金属酸化物を還元するために、還元プラズマ処理の予備工程を含むことができる。プラズマは、トレンチの表面にも作用して、導電性表面と合金との間の界面の品質を改善する。天然酸化物の再形成を最小限に抑えるために、プラズマ処理の直後に、後続の電着工程が行われることが好ましい。
ダマシンプロセス
本発明のプロセスは、いわゆる「ダマシン」又は「デュアルダマシン」集積回路製造プロセスの実施中に使用することができる。
この場合、電解液と接触する、銅が充填されたキャビティ又は壁が導電性材料の層で覆われているキャビティは、特に、以下の工程を行うことによって得ることができる：
－ シリコン基板に、構造体をエッチングする工程、
－ 前記構造体のシリコン表面上に酸化シリコン層を形成して、酸化シリコン表面を得る工程、
－ 前記キャビティの導電性表面を得るために、前記酸化シリコン層上に金属層を堆積させる工程。
第１の実施形態では、前記金属層は、銅からなる。第２の実施形態では、前記金属層は、銅拡散バリア特性を有する材料を含む。第３の実施形態では、前記金属層は、銅と、銅拡散バリア特性を有する材料との両方を含む。
前記金属層は、当業者に知られた任意の好適な方法によって堆積させることができる。
本発明のプロセスによって得られる銅配線は、１５ｎｍ～１００ｎｍの平均幅、及び５０ｎｍ～２５０ｎｍの平均深さを有し得る。
前述のプロセスは、銅の層で覆われた、実質的にマンガン又は亜鉛を含む層によって覆われ、それに接触する誘電体材料の層を含む、金属配線を有する半導体デバイスを得ることを可能にする。
実質的にマンガン又は亜鉛を含む層と銅層との間に、金属のシード層を介在させ、前記シード層を、これらの層の両方と接触させてもよい。
前記配線、実質的に銅で形成されており、前記プロセスによって得られる。この場合、それらは、キャビティを充填する銅の堆積物に対応する。前記配線は、１５ｎｍ～１００ｎｍの平均幅、及び５０ｎｍ～２５０ｎｍの間の平均深さを有し得る。
前記した電解液及びプロセスに関する特徴は、本発明の半導体装置に適宜適用することができる。
以下、本発明を、本発明に係る組成物を使用して狭幅配線構造体の銅充填又はオーバーバーデニングを達成する非限定的な実施例によって説明する。これらの実施例において、特段の断りがない限り、温度は、室温（１５℃～３０℃）である。
実施例１：幅４０ｎｍ、深さ１５０ｎｍの構造体を充填するための、銅亜鉛合金の電着
トレンチを、銅亜鉛合金の電着によって充填し、前記トレンチの表面を、銅シード層で覆った。前記堆積は、エチレンジアミンの存在下で、銅（ＩＩ）イオンの硫黄塩及び亜鉛（ＩＩ）イオンの有機塩を含有するｐＨ７の組成物を使用して行われる。
Ａ．－材料及び機器：
基板：
この実施例で使用される基板は、４×４ｃｍのシリコン片からなる。前記シリコンは、酸化シリコン及び厚み５ｎｍの銅金属層で連続的に覆われる。充填されるトレンチは、幅４０ｎｍ、深さ１５０ｎｍである。測定された基板の抵抗率は、約３０Ω／平方である。
電着溶液：
この溶液において、銅イオンは、１６ｇ／ｌのＣｕＳＯ４（Ｈ２Ｏ）５（６４ｍＭのＣｕ２＋）から、２モル当量のエチレンジアミンにより供給される。亜鉛イオンはグルコン酸亜鉛から供給され、２５ｍＭのＺｎ２＋の濃度となる。水酸化テトラエチルアンモニウム（ＴＥＡＨ）を添加して、前記溶液のｐＨを７に調整する。
機器：
この実施例では、システムの流体力学を制御するための流体再循環システムを備えた電着溶液を保持するセルと、使用される試片のサイズ（４ｃｍ×４ｃｍ）に適合したサンプルホルダーを備えた回転電極との、２つの部分からなる電着装置を用いた。電着セルは２つの電極：即ち、銅アノードと、カソードを構成する、銅金属層で被覆されたシリコン片とを有した。レファレンスは、アノードに接続される。コネクタは、最大２０Ｖ又は２Ａを供給するポテンショスタットに、電気的ワイヤで接続された電極の電気的接触を可能にした。
Ｂ．－実験プロトコル：
予備工程：
ウエハの経年劣化又は保管状態の悪さにより、天然酸化銅の層が大き過ぎる場合を除いて、前記基板は、一般に、特別な処理を必要としない。この保管は、通常、窒素下で行われる。この場合、水素を含むプラズマを生成させる必要がある。純粋な水素又は窒素中に４％の水素を含む混合ガス。
電気的プロセス：
このプロセスは、以下の通りに行われる。即ち、カソードを、ガルバノスタットパルスモードで、１０ｍＡ（又は１．４ｍＡ／ｃｍ２）～１００ｍＡ（又は１４ｍＡ／ｃｍ２）の電流範囲にて、パルス持続時間を、カソード分極で５～１０００ｍｓ、２つのカソードパルス間のゼロ分極で５～１０００ｍｓとして、分極した。この工程は、１０分間、６０ｒｐｍの回転下で行った。
アニーリング：
アニーリングは、ＳｉＯ２と銅との間の界面で、亜鉛のマイグレーションを誘発するように、水素化雰囲気（窒素中４％の水素）において、３００℃の温度で３０分間行う。
Ｃ－得られた結果：
アニーリング後に行った、１８０及び２５５ｋ倍率での、明視野モード及び暗視野モードの画像の透過型電子顕微鏡（ＴＥＭ）分析によれば、良好な銅核形成を反映するトレンチ壁（側壁ボイド）の穴が完全に充填されていること、及び、構造体に穴がないこと（シームボイド）が示された。構造体上の銅の厚い層は、２００ｎｍである。アニーリング前のＸＰＳ分析は、２原子％のオーダーの、合金中の亜鉛が均一に存在することを示す。ＸＰＳ分析は、連続する１～１０ｎｍのアルゴンビームエッチングの前後に、表面上のＺｎ、銅、及びシリコンの元素分析によって行われる。この分析により、表面上と深さが最初の１０ナノメートルに存在する元素の定量的推定が得られる。使用される線源は、単色のＡｌ－Ｋα Ｘ線（１４８６．６ｅＶ）である。分析サンプルは、１ｃｍ×１ｃｍにカットする。
アニーリング後、この同一タイプの分析により、一方では、ＳｉＯ２と銅との界面及び最表面の両方に向かう、亜鉛のマイグレーションが示される。他方では、酸素、炭素、及び窒素の総汚染量は、前記条件下でのＸＰＳ分析によって測定したとき、６００原子ｐｐｍを超えない。
実施例２：ＰＶＤによって銅で充填済みの構造体上の、銅亜鉛合金の電着
幅１６ｎｍ、深さ１５０ｎｍのトレンチを充填するために、予め乾式充填された純銅堆積物上に、電着によって銅亜鉛合金の厚い層を堆積した。電着は、エチレンジアミンの存在下で、銅（ＩＩ）イオンの硫黄塩及び亜鉛（ＩＩ）イオンの有機塩を含有するｐＨ７の組成物を用いて行う。
この実施例で使用される基板は、４×４ｃｍシリコン片とした。シリコンは、酸化シリコンと、厚み１ｎｍのチタンボンディング層でコーティングされている。
１．構造体の銅による乾式充填：
幅１６ｎｍ、深さ１５０ｎｍのトレンチを、標準的な純銅堆積技術を使用して純銅で充填した。この実施例では、半導体産業で、アグレッシブな構造体用に一般に使用されるＰＶＤリフロー堆積技術を用いた。トレンチを充填し、トレンチ上で厚み１０ｎｍの銅層が得られる。
２．銅亜鉛合金を堆積させるための電着：
使用した電着溶液は、実施例１と同一であり、使用した機器は、実施例１と同一である。
実験プロトコル：
－予備工程：
基板は、通常、特別な処理を必要としない。
－合金堆積の電気的プロセス：
このプロセスは、実施例１のように行われる。
アニーリング：
アニーリングは、チタンと銅との間の界面で、亜鉛のマイグレーションを誘発するように、水素化雰囲気（窒素中４％の水素）において、３００℃の温度で３０分間行う。
得られた結果：
構造体上の厚い銅層は、２００ｎｍである。アニーリング前のＸＰＳ分析は、層中に均一に２原子％のオーダーの、合金中の亜鉛が存在することを示す。アニーリング後、同一タイプの分析により、一方では、最表面及びチタンと銅との界面の両方に向かう、亜鉛のマイグレーションが示され、予め乾式プロセスで堆積させた純銅中の拡散が強調される。他方では、酸素、炭素、及び窒素の総汚染量は、６００原子ｐｐｍを超えない。
実施例３：電解プロセスによって銅で充填済みの構造体上の、銅亜鉛合金の電着
幅１６ｎｍ、深さ１５０ｎｍのトレンチを、電解プロセスによって純銅で充填し、次いで、銅の上に、電着によって銅亜鉛合金の厚い層を堆積した。電着は、エチレンジアミンの存在下で、銅（ＩＩ）イオンの硫黄塩及び亜鉛（ＩＩ）イオンの有機塩を含有するｐＨ７の組成物を用いて行う。
この実施例で使用される基板は、４×４ｃｍシリコン片とした。シリコンは、酸化シリコン、厚み１ｎｍのチタンプライマー、及び銅ＰＶＤによって堆積された５ｎｍの銅シード層で覆われている。
第１の工程では、幅１６ｎｍ、深さ１５０ｎｍのトレンチを、電気分解によって純銅で充填した。
１．構造体の充填：
構造体の充填は、アグレッシブな構造体（＜２０ｎｍの開口部）の充填に専用の溶液で電解的に行う。
電着溶液：
この溶液では、２，２’－ビピリジンの濃度は４．５５ｍＭ、イミダゾールの濃度は４．５５ｍＭであった。ＣｕＳＯ４（Ｈ２Ｏ）５の濃度は、１．３ｇ／ｌに等しく、これは、４．５５ｍＭに相当する。チオジグリコール酸の濃度は、１０ｐｐｍに等しかった。硫酸テトラメチルアンモニウムの濃度は、３．４５ｇ／ｌ（１４ｍＭ）に等しかった。溶液のｐＨは、６．７～７．２であった。
機器：
この実施例で使用した機器は、実施例１で使用したものと同一であった。
－実験プロトコル
カソードは、カソードパルスのパルス周波数が１０ｋＨｚ、２つのカソードパルス間の休止期間が５ｋＨｚとし、７．５ｍＡ（又は０．９４ｍＡ／ｃｍ２）の電流でパルスモードにて分極した。トレンチを完全に充填し、基板表面を１０ｎｍの厚みで覆うために、電着工程の持続時間を８分間とした。
第２の工程では、純銅の上に、銅亜鉛合金を堆積させた。
２．銅充填トレンチへの銅亜鉛合金の堆積
－電着溶液：
使用した電着溶液は、実施例１と同一である。
機器：
使用した機器は、実施例１と同一である。
合金堆積のための電気的プロセス：
このプロセスは、実施例１と同一である。
３．アニーリング：
アニーリングは、チタンと銅との間の界面で、亜鉛のマイグレーションを誘発するように、水素化雰囲気（窒素中４％の水素）において、３００℃の温度で３０分間行う。
得られた結果：
構造体上の厚い銅層は、２００ｎｍである。アニーリング前のＸＰＳ分析は、層中に均一に２原子％のオーダーの、合金中の亜鉛が存在することを示す。アニーリング後、同一タイプの分析により、一方では、最表面及びチタンと銅との界面の両方に向かう、亜鉛のマイグレーションが示され、予め電気めっきした純銅中の拡散が強調される。他方では、酸素、炭素、及び窒素の総汚染量は、６００原子ｐｐｍを超えない。
実施例４：幅４０ｎｍ、深さ１５０ｎｍの構造体を充填するための、銅亜鉛合金の電着
トレンチを、銅シード層上に、銅亜鉛合金を電着することによって充填した。電着は、エチレンジアミンの存在下で、銅（ＩＩ）イオンの硫黄塩及び亜鉛（ＩＩ）イオンの有機塩を含有するｐＨ７の組成物を用いて行う。
Ａ．－材料及び機器：
基板：
この実施例で使用される基板は、４×４ｃｍのシリコン片からなった。前記シリコンは、コーティングされた酸化シリコンで覆われ、５ｎｍの金属銅で覆われた１ｎｍのＴａＮ銅拡散バリア層と接触している。したがって、充填されるトレンチは幅４０ｎｍ、深さ１５０ｎｍである。測定された基板の抵抗率は、約３０Ω／平方である。
電着溶液：
溶液は、実施例１と同一である。
機器：
Ｂ．－実験プロトコル：
予備工程：
ウエハの経年劣化又は保管状態の悪さにより、天然酸化銅の層が大き過ぎる場合を除いて、前記基板は、一般に、特別な処理を必要としない。この保管は、通常、窒素下で行われる。この場合、水素を含むプラズマを生成させる必要がある。純粋な水素又は窒素中に４％の水素を含む混合ガス。
合金堆積のための電気的プロセス：
プロセスは、実施例１と同一である。
アニーリング：
アニーリングは、亜鉛の酸化シリコンへのマイグレーションを引き起こすように、水素化雰囲気（窒素中４％の水素）において、３００℃の温度で３０分間行う。
Ｃ－得られた結果：
アニーリング後に行った透過型電子顕微鏡（ＴＥＭ）分析によれば、良好な銅核形成を示すトレンチ壁（側壁ボイド）の穴が完全に充填されていること、及び、構造体に穴がないこと（シームボイド）が示された。構造体上の銅の厚い層は、２００ｎｍである。アニーリング前のＸＰＳ分析は、２原子％のオーダーの、合金中の亜鉛が均一に存在することを示す。アニーリング後、同一タイプの分析により、一方では、ＴａＮ銅界面及び最表面の両方に向かう、亜鉛のマイグレーションが示される。他方では、酸素、炭素、及び窒素の総汚染量は、６００原子ｐｐｍを超えない。

Claims (11)

  1. 銅と、マンガン及び亜鉛から選択される金属との合金の電着のための電解液であって、水溶液中に、
    － １ｍＭ～１２０ｍＭのモル濃度の銅（ＩＩ）イオンと；
    － 錯化剤のモル濃度と銅（ＩＩ）イオンのモル濃度との比が１：１～３：１の範囲になるようなモル濃度の、２～４個のアミノ基を有する脂肪族ポリアミンから選択される銅（ＩＩ）イオン錯化剤、好ましくはエチレンジアミンと；
    － 銅イオンのモル濃度と金属イオンのモル濃度との比が１：１０～１０：１の範囲になるようなモル濃度の、マンガン及び亜鉛から選択される金属のイオンと；
    を含み、
    － ６．０～１０．０のｐＨを有することを特徴とする電解液。
  2. 前記ｐＨが、６．５～７．５である、請求項１に記載の電解液。
  3. 前記錯化剤のモル濃度と前記銅イオンのモル濃度との比が、１．８～２．２である、請求項１に記載の電解液。
  4. 前記金属が、亜鉛である、請求項１に記載の電解液。
  5. 前記銅イオンのモル濃度と前記亜鉛イオンのモル濃度との比が１：１～１０：１である、請求項１に記載の電解液。
  6. 銅と、マンガン及び亜鉛から選択される金属とを堆積させるためのプロセスであって、以下の一連の工程：
    － 導電性表面を、請求項１から５のいずれかに記載の電解液に接触させる工程、
    － 前記銅と前記金属との同時堆積を達成するのに十分な時間、前記導電性表面を分極する工程であり、前記銅と前記金属とが合金の形態である工程、及び
    － 前記分極する工程の後に得られた前記合金をアニーリングする工程であり、前記アニーリングは、前記金属を前記導電性表面に向けてマイグレーションさせることにより、前記金属と前記銅とを分離させる温度で行われる工程、
    を含むことを特徴とするプロセス。
  7. 前記導電性表面が、１ｎｍ～１０ｎｍの範囲の厚みを有する金属層の第１の表面であり、前記金属層が、絶縁誘電体材料と接触する第２の表面を有する、請求項６に記載のプロセス。
  8. 前記金属層が、コバルト、銅、タングステン、チタン、タンタル、ルテニウム、ニッケル、窒化チタン、及び窒化タンタルからなる群から選択される少なくとも１つの材料を含む、請求項６に記載のプロセス。
  9. 前記導電性表面が、キャビティの導電性表面である、請求項６に記載のプロセス。
  10. 前記導電性表面が、キャビティ充填銅堆積物の表面である、請求項６に記載のプロセス。
  11. 前記キャビティが、１５ｎｍ～１００ｎｍの平均幅と、５０ｎｍ～２５０ｎｍの平均深さとを有する、請求項９に記載のプロセス。
JP2023527126A 2020-07-17 2021-07-05 電解液、及びダマシンプロセスにおける銅バリア層の堆積 Pending JP2023534558A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2007534 2020-07-17
FR2007534A FR3112559A1 (fr) 2020-07-17 2020-07-17 Electrolyte et dépôt d’une couche barrière au cuivre dans un procédé Damascène
PCT/EP2021/068535 WO2022012993A1 (en) 2020-07-17 2021-07-05 Electrolyte and deposition of a copper barrier layer in a damascene process

Publications (1)

Publication Number Publication Date
JP2023534558A true JP2023534558A (ja) 2023-08-09

Family

ID=72801728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023527126A Pending JP2023534558A (ja) 2020-07-17 2021-07-05 電解液、及びダマシンプロセスにおける銅バリア層の堆積

Country Status (8)

Country Link
US (1) US20230282485A1 (ja)
EP (1) EP4189145A1 (ja)
JP (1) JP2023534558A (ja)
KR (1) KR20230085131A (ja)
CN (1) CN116635577A (ja)
FR (1) FR3112559A1 (ja)
TW (1) TW202208694A (ja)
WO (1) WO2022012993A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023194802A1 (en) * 2022-04-05 2023-10-12 Aveni Electrolyte comprising an accelerator agent for bottom-up copper electroplating

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904354A (en) * 1987-04-08 1990-02-27 Learonal Inc. Akaline cyanide-free Cu-Zu strike baths and electrodepositing processes for the use thereof
US6974767B1 (en) * 2002-02-21 2005-12-13 Advanced Micro Devices, Inc. Chemical solution for electroplating a copper-zinc alloy thin film
EP1930478B1 (en) * 2006-12-06 2013-06-19 Enthone, Inc. Electrolyte composition and method for the deposition of quaternary copper alloys
FR2930785B1 (fr) * 2008-05-05 2010-06-11 Alchimer Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition
FR2961220B1 (fr) * 2010-06-11 2012-08-17 Alchimer Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition
CN105899715B (zh) 2013-12-09 2019-05-31 阿文尼公司 含有电化学惰性阳离子的铜电沉积浴
US10163695B1 (en) * 2017-06-27 2018-12-25 Lam Research Corporation Self-forming barrier process

Also Published As

Publication number Publication date
US20230282485A1 (en) 2023-09-07
CN116635577A (zh) 2023-08-22
TW202208694A (zh) 2022-03-01
EP4189145A1 (en) 2023-06-07
FR3112559A1 (fr) 2022-01-21
WO2022012993A1 (en) 2022-01-20
KR20230085131A (ko) 2023-06-13

Similar Documents

Publication Publication Date Title
JP5203602B2 (ja) 銅でないメッキ可能層の上への銅の直接電気メッキのための方法
US7694413B2 (en) Method of making a bottomless via
US20070125657A1 (en) Method of direct plating of copper on a substrate structure
US20060283716A1 (en) Method of direct plating of copper on a ruthenium alloy
JP3116897B2 (ja) 微細配線形成方法
US20150159291A1 (en) Copper electrodeposition bath containing an electrochemically inert cation
WO2019179897A1 (en) Process for electrodeposition of cobalt
JP2023534558A (ja) 電解液、及びダマシンプロセスにおける銅バリア層の堆積
JP7273170B2 (ja) コバルト又は銅合金の電着、及びマイクロエレクトロニクスにおける使用
KR102562157B1 (ko) 코발트 전착 공정
KR102562159B1 (ko) 코발트 또는 구리 합금의 전착 및 마이크로일렉트로닉스에서의 사용
US20230335496A1 (en) Process for Fabricating a 3D-NAND Flash Memory
EP2244287B1 (en) A pre-treatment method to increase copper island density and to improve adhesion for Cu on barrier layers
CN117355639A (zh) 用于钴电沉积的电解液和方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20240115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20240115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240402