TW202208694A - 電解質以及於鑲嵌方法中銅障壁層之沈積 - Google Patents

電解質以及於鑲嵌方法中銅障壁層之沈積 Download PDF

Info

Publication number
TW202208694A
TW202208694A TW110126018A TW110126018A TW202208694A TW 202208694 A TW202208694 A TW 202208694A TW 110126018 A TW110126018 A TW 110126018A TW 110126018 A TW110126018 A TW 110126018A TW 202208694 A TW202208694 A TW 202208694A
Authority
TW
Taiwan
Prior art keywords
copper
zinc
electrolyte
metal
molar concentration
Prior art date
Application number
TW110126018A
Other languages
English (en)
Inventor
路易斯 凱拉德
保羅 貝隆都
Original Assignee
法商阿文尼公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商阿文尼公司 filed Critical 法商阿文尼公司
Publication of TW202208694A publication Critical patent/TW202208694A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/58—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本發明係關於一種電解質以及其在用於製作銅互連件之方法中之用途。pH大於6.0之該電解質包括銅離子、錳或鋅離子以及與該銅進行錯合之乙二胺。 藉由對所沈積銅合金進行退火使得錳或鋅遷移至絕緣介電材料與該銅之間的界面而形成薄障壁層。

Description

電解質以及於鑲嵌方法中銅障壁層之沈積
本發明係關於一種電解質以及其用於將銅與選自錳及鋅之第二金屬的合金電沈積在導電表面上之用途，特定而言以求於鑲嵌方法中濕障壁層之形成。
本發明亦係關於一種實施此電解質以在積體電路中形成銅互連件之製造方法。
用以形成導電互連件之鑲嵌方法通常包括: - 將絕緣介電層沈積在矽上 - 對電介質進行蝕刻以形成溝渠 - 對障壁層或「襯裡」進行沈積以防止銅遷移 - 對銅進行沈積，及 - 藉由化學機械拋光來移除過量銅。
可在藉由直接在障壁層上填充溝渠之單個步驟中，或者在藉由將薄層(稱為種子層)沈積在障壁層上、後續接著填充溝渠之兩個步驟中對銅進行沈積。
障壁層及種子層通常係藉由物理汽相沈積(PVD)或化學汽相沈積(CVD)方法而沈積。儘管填充最常藉由電沈積而執行，但填充亦可藉由亁式方法而執行。事實上，藉由PVD獲得之沈積物一般而言在結構之突出部位上比在中空部中更厚，使得該等層在基板表面之所有點處不具有均勻厚度，此係期望避免的。另外，最常使用之銅電沈積組合物在pH上係酸性的並產生若干污染物，包含碳、氯及硫，此歸因於其在電場下能夠移動穿過材料之能力而造成可靠性及電流洩漏問題。
最終，高效能半導體積體電路之製作需要減小互連件之大小，使得種子層之厚度及障壁層之厚度必須顯著減小以留下充足銅體積。
因此，為了保證裝置之可靠性，期望具有允許規則厚度之極薄金屬層之沈積的電解質。
還需要提供導致銅沈積物具有經改良效能(亦即，具有極低雜質含量)之電解槽，銅沈積物之形成速率係足夠高的以使電子裝置之製造有利可圖並且允許障壁層之厚度之減小或者甚至允許在銅沈積步驟之前沈積銅擴散障壁材料層之步驟之取消。
發明者已發現，藉由將銅(II)鹽、有機鋅(II)鹽及二乙胺溶解在水中獲得之具有大於6之pH的電解質達成此結果。使用有機錳(II)鹽代替鋅給出了等效結果。
本發明之電沈積溶液包括銅離子以及在電解期間與銅共沈積之摻雜元素(鋅或錳)。均勻分佈在所沈積膜中之摻雜元素具有在後續退火步驟期間遷移至一或多個界面之特定特徵。摻雜元素具有例如藉由與另一金屬(例如鈦或鉭)聚合或在氧化矽-金屬界面處進行聚合而形成銅擴散障壁之特定特徵。
本發明之特定特徵係其可用作填充劑層上之沈積物，此使得其適用於多種整合。沈積物中所含有之摻雜元素在退火期間遷移通過銅填充劑層。純金屬填充劑層係藉由電沈積或者藉由汽相沈積而沈積。在此情形中，本發明替換了化學及機械拋光步驟所需之厚層。
本發明可用於增強太薄或不連續之銅擴散障壁層，但亦用於在銅電沈積步驟之前在缺乏一個銅擴散障壁層之基板上形成原位擴散障壁。
本發明亦形成更薄障壁層並將小結構中銅可用之空間最大化。
直至現在，尚未提出在銅沈積之前在不具有物理或化學沈積步驟的情況下形成基於錳或鋅之薄層之可能性。本發明極有利地使得能夠在填充溝渠期間對錳或鋅進行沈積。
因此，本發明係關於一種用於電沈積銅與選自錳及鋅之金屬的合金之電解質，該電解質在水溶液中包括： - 銅(II)離子，其莫耳濃度係介於1 mM與120 mM之間； - 銅離子錯合劑，其選自具有2個至4個胺基之脂肪族多胺，較佳地乙二胺，銅離子錯合劑之莫耳濃度使得錯合劑之該莫耳濃度與銅離子之該莫耳濃度之間的比率介於自1:1至3:1之範圍內； - 選自錳及鋅之該金屬之離子，其莫耳濃度使得銅離子之該莫耳濃度與金屬之該莫耳濃度之間的該比率介於自1:10至10:1之範圍內； - 該電解質具有介於6.0與10.0之間的pH。
在本說明書之意義上，術語「介於自……至……之範圍內」或「係自……至……」定義包括較低值及較高值之範圍以及排除較低值及較高值之範圍。
在本說明書之意義上，術語「介於……與……之間」定義排除較低值及較高值之範圍。舉例而言，pH不可能係6.0。
另外，該電解質可包括濃度係介於1 mg/l與500 mg/l之間、較佳地介於1 mg/l與100 mg/l之間的硫代二乙醇酸。
本發明亦係關於一種實施如上文所闡述之該電解質之銅沈積方法。此方法包括藉由電解對銅-金屬合金進行保形沈積之第一步驟以及對該合金進行退火以將該金屬(亦稱為摻雜劑金屬)與該銅分離之第二步驟。
有利地，在該合金之退火之後，該銅中雜質之該濃度可小於1000原子ppm。
本發明亦具有在無需亁式方法的情況下產生極小厚度之保形金屬層之優點。
較佳地，該電解質可藉由將銅鹽及有機金屬鹽溶解在水中而獲得。有利地，該電解質不含氯。
根據本發明之方法，將銅-錳合金或銅-鋅合金沈積在金屬材料之表面上。接著，對該合金進行熱處理以將該銅與該摻雜劑金屬分離並獲得一方面含有銅之層以及另一方面含有錳或鋅之層。在該合金之該退火期間，分佈在該合金中之錳或鋅原子遷移至該金屬層與該絕緣材料之間的界面，以形成包括插置在該金屬層與該絕緣材料之間的錳或鋅之薄層。因此獲得介電材料層、包括錳或鋅之層、薄金屬層及銅沈積物之堆疊。
最終，本發明之方法顯著減小了該電介質與該銅之間的銅擴散障壁材料(諸如氮化鉭或鈦)之層之厚度或者甚至消除了銅擴散障壁材料之層之沈積。
本發明亦係關於一種用於製作銅互連件之鑲嵌方法，其中該銅擴散障壁層包括藉由電解方法而沈積之鋅或錳。
因此，本發明係關於一種用於電沈積銅與選自錳及鋅之金屬的合金之電解質，該電解質在水溶液中包括： - 銅(II)離子，其莫耳濃度係介於1 mM與120 mM之間； - 銅(II)錯合劑，其選自具有2個至4個胺基之脂肪族多胺，較佳地乙二胺，銅(II)錯合劑之莫耳濃度使得錯合劑之該莫耳濃度與銅離子之該莫耳濃度之間的比率介於自1:1至3:1之範圍內； - 金屬離子，其莫耳濃度使得銅(II)離子之該莫耳濃度與金屬之該莫耳濃度之間的該比率係自1:10至10:1； - 該電解質具有介於6.0與10.0之間的pH。
此處，「電沈積」意指其中基板被電極化並與包含金屬之前體之液體發生接觸以便導致基板之表面上金屬之沈積的任何方法。電沈積係藉由使電流在含有金屬離子之電解質中在陽極與構成陰極之待塗佈的基板之間通過而執行。
根據特定實施例，該電解質係用於電沈積銅與錳之合金之電解質，該電解質在水溶液中包括： - 銅(II)離子，其莫耳濃度係介於1 mM與120 mM之間； - 銅錯合劑，其選自具有2個至4個胺基之脂肪族多胺，較佳地乙二胺，銅錯合劑之莫耳濃度使得錯合劑之該莫耳濃度與銅離子之該莫耳濃度之間的比率介於自1:1至3:1之範圍內； - 錳離子，其莫耳濃度使得銅離子之該莫耳濃度與錳之該莫耳濃度之間的該比率係自1:10至10:1； - 該電解質具有介於6.0與10.0之間的pH。
根據另一特定實施例，該電解質係用於電沈積銅與鋅之合金之電解質，該電解質在水溶液中包括： - 銅(II)離子，其莫耳濃度係介於1 mM與120 mM之間，銅離子較佳地自將五水硫酸銅溶解至水中獲得； - 乙二胺，其莫耳濃度使得乙二胺之該莫耳濃度與銅離子之該莫耳濃度之間的比率介於自1.5至2.5、較佳地自1.8及2.2之範圍內； - 鋅離子，其莫耳濃度使得銅離子之該莫耳濃度與鋅離子之該莫耳濃度之間的比率係自1:10至10:1，較佳地自1/1至5/1，鋅離子較佳地係藉由將葡萄糖酸鋅溶解至水中而獲得； - 該電解質具有介於6.0與10.0、較佳地介於6.5與7.5之間且仍較佳地介於6.8與7.2之間的pH， - 該電解質較佳地包括小於0.01 g/L之表面活性劑且仍較佳地不包括表面活性劑。
舉例而言，在此實施例中，鋅離子之莫耳濃度較佳地係介於0.3 mM與60 mM之間。
根據特定實施例，該電解質可藉由將選自硫酸銅、氯化銅、硝酸銅及醋酸銅、較佳地硫酸銅且更佳地五水硫酸銅之銅(II)鹽溶解於水中而獲得。該等金屬離子可藉由溶解有機鹽、較佳地選自葡萄糖酸、半乳糖二酸、酒石酸、檸檬酸及木糖酸之羧酸鹽而提供。該等金屬離子較佳地實質上與電解質中之羧酸或其羧酸鹽形式錯合。
根據特定特徵，銅離子在電沈積組合物內所呈現之濃度係介於1 mM與120 mM之間，較佳地介於10 mM與100 mM之間，且更佳地介於40 mM與90 mM之間。
銅離子錯合劑由選自具有自2個至4個胺基(-NH2)之脂肪族多胺之一或多種化合物組成。在可使用之脂肪族多胺當中，可提及乙二胺、二乙烯二胺、三乙烯四胺及二丙烯三胺，較佳地係乙二胺。
錯合劑之該莫耳濃度與銅離子之該莫耳濃度之間的比率係介於1:1與3:1之間，較佳地1.5與2.5之間，且更佳地介於1.8與2.2之間。
在該電解質中，該銅離子與該錯合劑實質上呈錯合形式。
該等金屬離子之莫耳濃度使得銅之莫耳濃度與金屬之莫耳濃度之間的比率介於自1:10至10:1之範圍內。
在本發明之特定實施例中，該金屬係鋅。在此情形中，銅離子之莫耳濃度與鋅離子之莫耳濃度之比率較佳地係自1:1至10:1。
當該金屬係錳時，銅之莫耳濃度與錳之莫耳濃度之間的比率之範圍可係自1:10至10:1。
本發明之電解質之pH係介於6.0與10.0之間，更佳地介於6.5與10.0之間。根據特定實施例，該pH係介於6.5與7.5之間，較佳地介於6.8與7.2之間，舉例而言在隨時量測之不確定性下等於7.0。視情況，可藉助諸如四烷基胺鹽(舉例而言四甲基胺或四乙基胺)之一或多種pH修改化合物將組合物之pH調整至所期望範圍。可使用四乙基氫氧化胺。
儘管原則上對溶劑之性質沒有限制(條件係其將溶液中之活性物質充分溶解並且不干擾電沈積)，但其較佳地係水。根據實施例，溶劑按體積主要包括水。
根據特定實施例，該組合物含有：介於40 mM與90 mM之間的硫酸銅、與銅之莫耳比係介於1.8與2.2之間的乙二胺以及其濃度使得銅之莫耳濃度與鋅之莫耳濃度之間的比率介於自2:1至3:1之範圍內的葡萄糖酸鋅。其pH較佳地係大約7，亦即在隨時量測之不確定性下等於7.0。
電化學方法 本發明亦係關於一種用於沈積銅以及選自錳及鋅之金屬的方法，該方法包括以下連續步驟: - 根據上文說明使導電表面與電解質發生接觸之步驟， - 在足以達成該銅及該金屬之同時沈積之時間內將該導電表面極化之步驟，該銅及該金屬係呈合金之形式，以及 - 對在該極化步驟結束時獲得之該合金之沈積物進行退火之步驟，該退火係在允許該金屬與該銅之分離的溫度下藉由將該金屬朝向該導電表面遷移而執行。
因此，本發明提供一種製造位於二氧化矽與純銅之間的純鋅之種子層的方法，該製造方法係藉由電化學方法而實施鋅原子之沈積。
術語「純銅」意指不含有除銅以外的任何金屬之銅，特定而言不含有鋅之銅。在「純鋅」之意義上，意指不含有除鋅以外的任何金屬之鋅，特定而言不含有銅之鋅。將術語「種子層」理解為意指其平均厚度係介於1 nm與10 nm之間的層。
有利地，本發明之方法不包括將銅與鋅之合金之種子層在汽相中沈積之步驟，本發明之意義內之汽相沈積步驟係舉例而言藉由PVD、CVD或ALD來執行之物理沈積步驟。
在本發明之框架內，鋅原子之沈積較佳地以兩個步驟執行:藉由電鍍對銅及鋅合金進行沈積以便獲得銅-鋅沈積物之第一步驟，該第一步驟後續接著對此合金進行退火以便將銅與鋅分離之第二步驟。
該銅-鋅沈積物較佳地具有兩種可能的形式。在第一形式中，該銅-鋅沈積物填充已自先前在半導體基板中蝕刻之空腔加工而成的溝渠，該等溝渠較佳地具有小於50 nm之開口寬度。在第二形式中，該銅-鋅沈積物覆蓋含有銅但不含有鋅之溝渠。
合金中在電沈積步驟之後沈積之錳含量及鋅含量較佳地係介於0.5原子%與10原子%之間。
在退火方法結束時，可形成主要含有金屬的有利地具有係介於0.5 nm與2 nm之間的厚度之第一層以及實質上含有銅之第二層。
根據實施例，實質上含有銅之層係由銅及小於1000原子ppm之雜質組成之層。
執行極化步驟足夠長時間以形成所期望合金厚度。導電表面可以恒電流模式(所固定施加之電流)或者以恒電位模式(所施加及所固定電位，視情況與參考電極相關)或者以脈衝模式(以電流或以電壓)極化。
在本發明之方法之較佳實施例中，導電表面係銅沈積物之導電表面。
本發明之方法可在鑲嵌方法之兩個階段中使用。
在第一實施例中，對合金進行沈積以填充空腔，空腔先前係向矽中切割而成，並且空腔之表面已覆蓋有介電材料層(所謂「填充」模式)且接著覆蓋有金屬材料層。在此第一實施例中，將合金沈積在空腔之導電表面上。
在第二實施例中，將合金沈積在填充空腔之銅層上(所謂「覆蓋層」模式)。然後，導電表面係填充空腔的銅沈積物之表面，該沈積物較佳地不包括除鋅或錳以外的金屬。
該等空腔可具有介於15 nm與100 nm之間的平均寬度以及介於50 nm與250 nm之間的平均深度。
填充模式 在第一實施例中，根據本發明之方法使得在沒有材料缺陷並且不會產生顯著量污染物的情況下產生優良品質之銅填料成為可能。
此方法可用以填充其表面由銅層組成之空腔。
有利地，根據本發明之方法亦可經實施以填充其導電表面係銅擴散障壁材料層之導電表面的空腔。
銅擴散障壁層可包括選自之以下各項之材料中之至少一者:鉭、鈦、氮化鉭、氮化鈦、鎢、鈦酸鎢及氮化鎢。
導電表面可係在鑲嵌方法中覆蓋向半導體基板中切割而成之空腔之底部及壁的極薄金屬層之導電表面。此金屬層可係銅種子層、銅擴散障壁材料層或兩者之組合。因此，導電表面可係具有介於自1奈米至10奈米之範圍內之厚度的金屬層之第一表面，該金屬層具有與介電材料(諸如二氧化矽)之層接觸之第二表面。絕緣介電層可係藉由CVD或以其他方式沈積的無機物(舉例而言氧化矽SiO2 、氮化矽SiN或氧化鋁)或者藉由液體浸泡或旋塗玻璃(SOG)方法沈積的有機物(舉例而言C N或D聚對二甲苯、聚醯亞胺、苯并環丁烯、聚苯并噁唑)。
金屬層可包括選自由以下各項組成之群組之至少一種材料:鈷、銅、鎢、鈦、鉭、釕、鎳、氮化鈦及氮化鉭。
在特定實施例中，金屬層係具有範圍係自4奈米至6奈米之厚度的銅種子層，或者具有約1奈米之厚度的障壁層與具有範圍係自4奈米至6奈米之厚度的銅種子層之組合件。
過載模式 根據第二實施例，用純銅對空腔進行填充可藉由熟習此項技術者已知之任何方法而達成，無論藉由物理沈積(PVD、CVD、ALD)還是藉由亁式方法(自催化或電解)。
在第一情形中，空腔將藉由PVD用銅填充，更精確地藉由PVD回流填充，通常用於侵蝕性結構。
在第二情形中，用銅填充係藉由用酸性或鹼性電解質進行電沈積而進行。較佳地使用其pH大於6之電解質，以產生儘可能最少量之污染物。一種此電解質闡述於舉例而言申請案WO 2015/086180中。
電步驟 本發明之方法之電步驟可包括單個或多個極化步驟，熟習此項技術者將知曉如何基於他或她的常識來選擇變數。根據本發明之方法可在介於20℃與30℃之間的溫度下執行。
電步驟可使用選自由斜坡模式、恒電流模式及恒電流脈衝模式組成之群組之至少一個極化模式來執行。
根據本發明之實施例，藉由在範圍係自5 kHz至15 kHz之頻率下施加0.2 mA/cm2 至5 mA/cm2 之範圍中的每單位面積之電流且藉由在範圍係自1 kHz至10 kHz之頻率下施加零電流週期，以脈衝模式執行導電表面之極化。
基板之導電表面可在極化之前或者在極化之後與電解質發生接觸。較佳地在通電之前進行接觸。
當合金沈積物覆蓋基板之平坦化表面至介於50 nm與400 nm之間(舉例而言介於125 nm與300 nm之間)的厚度時，一般會停止電沈積步驟。合金沈積物對應於空腔內部之物質與覆蓋基板之表面之物質的組合或者覆蓋在較早步驟中形成之銅沈積物以填充空腔之物質。
銅合金之沈積速率可係介於0.1 nm/s與3.0 nm/s之間，較佳地介於1.0 nm/s與3.0 nm/s之間，且更佳地介於1 nm/s與2.5 nm/s之間。
退火步驟 本發明之方法包括對在先前所闡述之電沈積之後獲得的銅合金之沈積物進行退火之步驟。
此退火熱處理可在介於50℃與550℃之間的溫度下執行，較佳地在諸如N2 中之4%之H2 的還原氣體下執行。
低雜質含量與極低百分比之空隙的組合導致具有較低電阻率之銅沈積物。
在退火步驟期間，合金中之錳或鋅原子遷移至導電基板之表面，從而導致兩個層之形成：實質上包括銅之第一層以及實質上包括錳或鋅之第二層。
在第一實施例中，電解質與其發生接觸之導電表面係金屬種子層之表面，該層上覆絕緣介電材料。在此實施例中，錳或鋅原子在退火步驟期間遷移通過種子層以到達第一種子層與絕緣介電材料之間的界面。
在此第一實施例中，基板可包括諸如鈦或氮化鉭之銅擴散障壁材料之層，該層插置在絕緣介電材料與金屬種子層之間。
在第二實施例中，電解質與其發生接觸之表面係上覆絕緣介電材料之銅擴散障壁材料之層之表面。在此實施例中，錳或鋅原子在退火步驟期間遷移通過障壁材料層以到達障壁層與絕緣基板之間的界面。
實質上包括錳或鋅之層較佳地係具有範圍係自0.5 nm至2 nm之平均厚度之連續層。「連續的」意指該層覆蓋介電基板之整個表面而不是使其保持齊平。該層之厚度較佳地相對於平均厚度而變化±10%。
藉由本發明之電沈積及退火方法獲得之銅沈積物之總雜質含量小於1000原子ppm，未將錳或鋅視為雜質。雜質主要係氧，後續接著碳及氮。碳及氮之總含量小於300 ppm。
本發明之方法可包括還原電漿處理以便還原存在於基板之表面上之天然金屬氧化物的預備步驟。電漿亦對溝渠之表面起作用以改良導電表面與合金之間的界面之品質。較佳地，在電漿處理之後立即執行後續電沈積步驟以最小化天然氧化物之重新形成。
鑲嵌方法 本發明之方法可在所謂「鑲嵌」或「雙鑲嵌」積體電路製造方法之實施方案期間使用。
在此情形中，特定而言，經銅填充之空腔或者其壁覆蓋有與電解質發生接觸之導電材料層之空腔可藉由執行以下步驟而獲得： - 將結構蝕刻至矽基板中之步驟， - 在結構之矽表面上形成氧化矽層以獲得氧化矽表面之步驟， - 將金屬層沈積在該氧化矽層上以便獲得空腔之導電表面之步驟。
在第一實施例中，金屬層由銅組成。在第二實施例中，金屬層包括具有銅擴散障壁性質之材料。在第三實施例中，金屬層包括銅及具有銅擴散障壁性質之材料兩者。
金屬層可藉由熟習此項技術者已知之任何適合方法而沈積。
藉由本發明之方法獲得之銅互連件可具有介於15 nm與100 nm之間的平均寬度以及介於50 nm與250 nm之間的平均深度。
上文所闡述之方法使得獲得具有金屬互連件之半導體裝置成為可能，該等金屬互連件包括由實質上包括錳或鋅之層覆蓋的並與其接觸的介電材料之層，該層由銅層覆蓋。
金屬之種子層可插置在實質上包括錳或鋅之層與銅層之間並與彼等層中之兩者接觸。
互連件實質上由銅製成且可藉由上文所闡述之方法獲得。在此情形中，該等互連件對應於填充空腔之銅沈積物。該等互連件可具有介於15 nm與100 nm之間的平均寬度以及介於50 nm與250 nm之間的平均深度。
與電解質及方法相關並且已在上文闡述之特徵可酌情應用於本發明之半導體裝置。
本發明現將藉由以下非限制性實例闡明，其中根據本發明之組合物用以達成窄寬度互連結構之銅填充或過載。在彼等實例中，且除非另外指示，否則溫度係室溫(介於15℃與30℃之間)。
實例 1 ：電沈積銅 - 鋅合金以填充 40 nm 寬及 150 nm 深之結構 溝渠係藉由銅-鋅合金之電沈積而填充，其中溝渠之表面覆蓋有銅種子層。在存在乙二胺的情況下，使用含有銅(II)離子之硫鹽及鋅(II)離子之有機鹽的pH 7組合物來進行沈積。
A – 材料及設備： 基板 ： 此實例中所使用之基板由4×4 cm矽試件組成。矽被氧化矽及5 nm厚之銅金屬層相繼覆蓋。待填充之溝渠係40 nm寬及150 nm深。基板之所量測電阻率係約30歐姆/平方。
電沈積溶液： 在此溶液中，銅離子由16 g/l之CuSO4 (H2 O)5 (64 mM Cu2+ )及兩莫耳當量之乙二胺供應。鋅離子由葡萄糖酸鋅供應以給予25 mM Zn2+ 之濃度。添加氫氧化四乙胺(TEAH)以將溶液之pH調整至7。
設備 ： 在此實例中，使用了由兩個部分組成之電沈積設備：配備有流體再循環系統以控制系統之流體動力學的用以裝納電沈積溶液之池以及配備有適用於所使用之試件之大小(4 cm×4 cm)之樣品架的旋轉電極。電沈積池具有兩個電極：銅陽極以及塗佈有銅金屬層的構成陰極之矽試件。參考電極連接至陽極。連接器允許電極之電接觸，電極藉由電線連接至供應高達20 V或2 A之恒電位器。
B - 實驗方案 ： 預備步驟： 一般而言，基板無需任何特定處理，除非由於晶圓之老化或儲存不良而使天然氧化銅層過大。此儲存通常在氮氣下進行。在此情形中，有必要執行含有氫之電漿。純氫或者氮中含有4%之氫的氣體混合物。
電方法： 如下所示地執行該方法：陰極以恒電流脈衝模式在10 mA (或1.4 mA/cm2 )至100 mA (或14 mA/cm2 )之電流範圍中(舉例而言50 mA (或7.1 mA/cm2 ))極化，其中脈衝持續時間在陰極極化中係介於5 ms與1000 ms之間，且在兩個陰極脈衝之間的零極化中係介於5 ms與1000 ms之間。在60 rpm之旋轉下操作此步驟10分鐘。
退火： 在300℃之溫度下在氫化氣氛(氮中4%之氫)中執行退火30分鐘，以便在於SiO2 與銅之間的界面處誘發鋅遷移。
C - 所獲得結果： 在退火之後執行之透射電子顯微鏡(TEM)分析以180 k及255 k之放大率並以亮場及暗場模式中之圖像顯示，溝渠壁上之孔(側壁空隙)之完美填充反映出良好銅成核並且結構中沒有孔(接縫空隙)。結構上之厚銅層係200 nm。退火之前的XPS分析展示合金中均勻地存在大約2原子%之鋅。XPS分析係藉由在連續1 nm至10 nm氬束蝕刻之前及之後表面上Zn、銅及矽之元素分析而執行。該分析給予了存在於表面及前10奈米深度之元素之定量估計。所使用之源係單色Al–KαX射線(1486.6 eV)。以1 cm×1 cm對所分析樣品進行切割。
退火之後此相同類型之分析展示一方面鋅朝向SiO2 -銅界面並朝向極端表面兩者之遷移。另一方面，在上文所闡述之條件下藉由XPS分析量測之氧、碳及氮之總污染不超過600原子ppm。
實例 2 ：藉由 PVD 將銅 – 鋅合金電沈積在先前填充有銅之結構上 藉由電沈積將厚銅-鋅合金層沈積在先前經乾式填充之純銅沈積物上以填充16 nm寬及150 nm深之溝渠。在存在乙二胺的情況下，電沈積係使用含有銅(II)離子之硫鹽及鋅(II)離子之有機鹽的pH 7組合物而進行。
此實例中所使用之基板係4×4 cm矽試件。該矽塗佈有氧化矽及1 nm厚鈦接合層。
1. 用銅乾式填充結構： 使用標準純銅沈積技術，用純銅填充16 nm寬及150 nm深之溝渠。在此實例中，使用了通常在半導體工業中用於侵蝕性結構之PVD回流沈積技術。獲得了填充溝渠並在溝渠上方為10 nm厚之銅層。
2. 電沈積以沈積銅 - 鋅合金： 所使用之電沈積溶液與實例1中所使用的相同，且所使用之設備與實例1中所使用的相同。
實驗方案 ： - 預備步驟： 一般而言，基板無需任何特定處理。
- 用於合金沈積之電方法： 該方法係如實例1中地執行。
退火： 在300℃之溫度下在氫化氣氛(氮中4%之氫)中執行退火30分鐘，以便在鈦與銅之間的界面處誘發鋅遷移。
所獲得結果： 結構上之厚銅層係200 nm。退火之前的XPS分析展示合金中在層中均勻地存在大約2原子%之鋅。退火之後，相同類型之分析展示一方面鋅朝向極端表面並朝向鈦-銅界面兩者之遷移，因此突出了通過先前藉由亁式方法沈積之純銅之擴散。另一方面，氧、碳及氮中之總污染不超過600原子ppm。
實例 3 ：藉由電解方法將銅 - 鋅合金電沈積在先前填充有銅之結構上 藉由電解方法用純銅填充16 nm寬及150 nm深之溝渠，並且接著藉由電沈積將厚銅-鋅合金層沈積在銅上。在存在乙二胺的情況下，合金之電沈積係使用含有銅(II)離子之硫鹽及鋅(II)離子之有機鹽的pH 7組合物而進行。
此實例中所使用之基板係4×4 cm矽試件。該矽塗佈有氧化矽、1 nm厚之鈦底漆及藉由銅PVD沈積之5 nm之銅種子層。
在第一步驟中，藉由電解用純銅填充16 nm寬及150 nm深之溝渠。
1. 結構之填充： 用專門填充侵蝕性結構(＜20 nm之開口)之溶液以電解方式執行結構之填充。
電沈積溶液： 在此溶液中，2,2′-聯吡啶之濃度係4.55 mM且咪唑之濃度係4.55 mM。CuSO4 (H2 O)5 之濃度等於1.3 g/l，相當於4.55 mM。硫代二乙醇酸之濃度等於10 ppm。四甲基硫酸胺之濃度等於3.45 g/l (14 mM)。溶液之pH係介於6.7與7.2之間。
設備 ： 此實例中所使用之設備等同於實例1中所使用之設備。
- 實驗方案 ： 陰極以脈衝模式極化，其中電流係7.5 mA (或0.94 mA/cm2 )，陰極脈衝之脈衝頻率係10 kHz且兩個陰極脈衝之間的其餘週期係5 kHz。電沈積步驟之持續時間係8分鐘以獲得溝渠之完全填充以及基板表面10 nm厚度之覆蓋。
在第二步驟中，將銅-鋅合金沈積在純銅上。
2. 銅填充之溝渠上之銅 - 鋅合金沈積 - 電沈積溶液 ： 所使用之電沈積溶液與實例1中的相同。
設備 ： 所使用之設備與實例1中的相同。
合金沈積之電方法： 該方法等同於實例1之方法。
3. 退火： 在300℃之溫度下在氫化氣氛(氮氣中4%之氫)中執行退火30分鐘，以便在鈦與銅之間的界面處誘發鋅遷移。
所獲得結果： 結構上之厚銅層係200 nm。退火之前的XPS分析展示合金中在層中均勻地存在大約2原子%之鋅。退火之後，相同類型之分析展示一方面鋅朝向極端表面並朝向鈦-銅界面兩者之遷移，因此突出了通過先前電鍍之純銅之擴散。另一方面，氧、碳及氮之總污染不超過600原子ppm。
實例 4 ：電沈積銅 - 鋅合金以填充 40 nm 寬及 150 nm 深之結構 藉由將銅-鋅合金電沈積在銅種子層上來填充溝渠。在存在乙二胺的情況下，沈積係使用含有銅(II)離子之硫鹽及鋅(II)離子之有機鹽的pH 7組合物而進行。
A – 材料及設備： 基板 ： 此實例中所使用之基板由4×4 cm矽試件組成。該矽被塗佈有1 nm TaN銅擴散障壁層並與其接觸之氧化矽覆蓋，該銅擴散障壁層覆蓋有5 nm銅金屬。因此，待填充之溝渠係40 nm寬及150 nm深。基板之所量測電阻率係大約30歐姆/平方。
電沈積溶液： 該溶液等同於實例1之溶液。
設備 ： 所使用之設備與實例1中的相同。
B - 實驗方案 ： 預備步驟： 一般而言，基板無需任何特定處理，除非由於晶圓之老化或儲存不良而使天然氧化銅層過大。此儲存通常在氮下進行。在此情形中，有必要執行含有氫之電漿。純氫或者氮中含有4%之氫的氣體混合物。
合金沈積之電方法： 該方法等同於實例1之方法。
退火： 在300℃之溫度下在氫化氣氛(氮中4%之氫)下執行退火30分鐘，以便致使鋅遷移至二氧化矽。
C - 所獲得結果： 退火之後執行的透射電子顯微鏡(TEM)分析顯示，溝渠壁上之孔(側壁空隙)之完美填充指示良好銅成核並且結構中沒有孔(接縫空隙)。結構上之厚銅層係200 nm。退火之前的XPS分析展示合金中均勻地存在大約2原子%之鋅。退火之後，相同類型之分析展示一方面鋅朝向TaN-銅界面並朝向極端表面兩者之遷移。另一方面，氧、碳及氮中銅沈積物之總污染不超過600原子ppm。

Claims (11)

  1. 一種用於電沈積包括銅與選自錳及鋅之金屬的合金之電解質，該電解質在水溶液中包括: 銅(II)離子，其莫耳濃度係介於1 mM與120 mM之間； 銅(II)離子錯合劑，其選自具有2個至4個胺基之脂肪族多胺，較佳地乙二胺，銅(II)離子錯合劑之莫耳濃度使得錯合劑之該莫耳濃度與銅(II)離子之該莫耳濃度之間的比率介於自1:1至3:1之範圍內； 選自錳及鋅之該金屬之離子，其莫耳濃度使得銅離子之該莫耳濃度與金屬離子之該莫耳濃度之間的比率介於自1:10至10:1之範圍內； 該電解質具有介於6.0與10.0之間的pH。
  2. 如請求項1之電解質，其中該pH係介於6.5與7.5之間。
  3. 如請求項1之電解質，其中錯合劑之該莫耳濃度與銅離子之該莫耳濃度之間的該比率係介於1.8與2.2之間。
  4. 如請求項1之電解質，其中該金屬係鋅。
  5. 如請求項4之電解質，其中銅離子之該莫耳濃度與鋅離子之該莫耳濃度之間的該比率介於自1:1至10:1之範圍內。
  6. 一種用於沈積銅與選自錳及鋅之金屬之方法，該方法包括以下步驟序列: 使導電表面與如請求項1至5中任一項之電解質發生接觸之步驟， 在足以達成該銅及該金屬之同時沈積之時間內將該導電表面極化之步驟，該銅及該金屬係呈合金之形式，以及 對在該極化步驟結束時獲得之該合金進行退火之步驟，該退火係在允許該金屬與該銅之分離的溫度下藉由將該金屬朝向該導電表面遷移而執行。
  7. 如請求項6之方法，其中該導電表面係具有介於自1奈米至10奈米之範圍內之厚度的金屬層之第一表面，該金屬層具有與絕緣介電材料接觸之第二表面。
  8. 如請求項6之方法，其中該金屬層包括選自由以下各項組成之群組之至少一種材料:鈷、銅、鎢、鈦、鉭、釕、鎳、氮化鈦及氮化鉭。
  9. 如請求項6之方法，其中該導電表面係空腔之導電表面。
  10. 如請求項6之方法，其中該導電表面係填充空腔的銅沈積物之表面。
  11. 如請求項9之方法，其中該等空腔具有介於15 nm與100 nm之間的平均寬度以及介於50 nm與250 nm之間的平均深度。
TW110126018A 2020-07-17 2021-07-15 電解質以及於鑲嵌方法中銅障壁層之沈積 TW202208694A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2007534A FR3112559A1 (fr) 2020-07-17 2020-07-17 Electrolyte et dépôt d’une couche barrière au cuivre dans un procédé Damascène
FR2007534 2020-07-17

Publications (1)

Publication Number Publication Date
TW202208694A true TW202208694A (zh) 2022-03-01

Family

ID=72801728

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126018A TW202208694A (zh) 2020-07-17 2021-07-15 電解質以及於鑲嵌方法中銅障壁層之沈積

Country Status (8)

Country Link
US (1) US20230282485A1 (zh)
EP (1) EP4189145A1 (zh)
JP (1) JP2023534558A (zh)
KR (1) KR20230085131A (zh)
CN (1) CN116635577A (zh)
FR (1) FR3112559A1 (zh)
TW (1) TW202208694A (zh)
WO (1) WO2022012993A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023194802A1 (en) * 2022-04-05 2023-10-12 Aveni Electrolyte comprising an accelerator agent for bottom-up copper electroplating

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904354A (en) * 1987-04-08 1990-02-27 Learonal Inc. Akaline cyanide-free Cu-Zu strike baths and electrodepositing processes for the use thereof
US6974767B1 (en) * 2002-02-21 2005-12-13 Advanced Micro Devices, Inc. Chemical solution for electroplating a copper-zinc alloy thin film
US6811671B1 (en) * 2002-02-22 2004-11-02 Advanced Micro Devices, Inc. Method of controlling zinc-doping in a copper-zinc alloy thin film electroplated on a copper surface and a semiconductor device thereby formed
EP1930478B1 (en) * 2006-12-06 2013-06-19 Enthone, Inc. Electrolyte composition and method for the deposition of quaternary copper alloys
FR2930785B1 (fr) * 2008-05-05 2010-06-11 Alchimer Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition
FR2961220B1 (fr) * 2010-06-11 2012-08-17 Alchimer Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition
JP6474410B2 (ja) 2013-12-09 2019-02-27 アヴニ 電気化学的に不活性なカチオンを含む銅電着浴
US10163695B1 (en) * 2017-06-27 2018-12-25 Lam Research Corporation Self-forming barrier process

Also Published As

Publication number Publication date
CN116635577A (zh) 2023-08-22
FR3112559A1 (fr) 2022-01-21
JP2023534558A (ja) 2023-08-09
WO2022012993A1 (en) 2022-01-20
KR20230085131A (ko) 2023-06-13
US20230282485A1 (en) 2023-09-07
EP4189145A1 (en) 2023-06-07

Similar Documents

Publication Publication Date Title
JP5203602B2 (ja) 銅でないメッキ可能層の上への銅の直接電気メッキのための方法
JP3116897B2 (ja) 微細配線形成方法
US20060283716A1 (en) Method of direct plating of copper on a ruthenium alloy
US20070125657A1 (en) Method of direct plating of copper on a substrate structure
JP2009527912A (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
EP3768880A1 (en) Process for electrodeposition of cobalt
TW202208694A (zh) 電解質以及於鑲嵌方法中銅障壁層之沈積
JP7273170B2 (ja) コバルト又は銅合金の電着、及びマイクロエレクトロニクスにおける使用
CN113383115B (zh) 钴或铜合金的电沉积及其在微电子学中的用途
US11384445B2 (en) Process for electrodeposition of cobalt
TWI850331B (zh) 電鍍鈷或銅合金及其在微電子領域之用途
EP1069210A1 (en) Process for electrochemical deposition of high aspect ratio structures
US20230335496A1 (en) Process for Fabricating a 3D-NAND Flash Memory
US20240133028A1 (en) Electrolyte and Method for Cobalt Electrodeposition
US8114770B2 (en) Pre-treatment method to increase copper island density of CU on barrier layers
CN110952081A (zh) 用于形成互连部的方法和溶液
KR20070031373A (ko) 배리어 금속상에 직접 구리를 도금할 수 있도록 배리어 층표면을 처리하는 방법