CN1519897A - 用于改善铜金属层对势垒层的粘附性的半导体器件制造方法 - Google Patents

用于改善铜金属层对势垒层的粘附性的半导体器件制造方法 Download PDF

Info

Publication number
CN1519897A
CN1519897A CNA2004100035454A CN200410003545A CN1519897A CN 1519897 A CN1519897 A CN 1519897A CN A2004100035454 A CNA2004100035454 A CN A2004100035454A CN 200410003545 A CN200410003545 A CN 200410003545A CN 1519897 A CN1519897 A CN 1519897A
Authority
CN
China
Prior art keywords
copper
semiconductor device
metal layer
film
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100035454A
Other languages
English (en)
Other versions
CN1295761C (zh
Inventor
冈田纪雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1519897A publication Critical patent/CN1519897A/zh
Application granted granted Critical
Publication of CN1295761C publication Critical patent/CN1295761C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

根据本发明的制造半导体器件的方法形成带有铜金属层和势垒金属的叠层金属膜，且在进行热处理之前，曾把叠层金属膜浸入包含带有至少一个羧基的有机酸的溶液中，从而从叠层金属膜上除去氧化物，该氧化物是在热处理中进行扩散的氧的来源。

Description

用于改善铜金属层对势垒层的粘附性的半导体器件制造方法
技术领域
本发明涉及一种制造带有铜金属层的半导体器件的方法，其中，铜金属层是主要含铜的金属层。
背景技术
一般而言，很难对铜金属进行蚀刻。这使得必须使用基于大马士革的线路形成技术来形成铜金属层，不同于通过蚀刻铝而形成线路。大马士革方法例如在JP-2001-156168-A中以下述的方式公开。在绝缘膜中形成用于布线的凹槽后，顺序形成后来作为用于防止铜扩散的势垒层的势垒金属、籽晶层和铜金属层。随后，执行用于生长铜晶粒的铜晶粒生长退火，接着进行CMP(化学和机械抛光)工艺，以对铜金属层进行抛光，直到暴露出绝缘膜，且在凹槽中形成铜线路。
接下来将对上述现有技术中的铜金属层中的晶粒生长工艺进行描述。
图1A-1C是用于示出铜金属层中的晶粒生长工艺和势垒金属中的氧化工艺的结构的剖面图。
如图1A所示，在淀积在未示出的半导体衬底上的层间绝缘膜110上形成由氮化钽(TaN)膜112和钽(Ta)膜114构成的势垒金属。随后，在势垒金属上形成籽晶层和铜金属层116。由于铜金属层116在形成后暴露在空气中，铜金属层116的表面被氧化，在铜金属层116的表面上形成了氧化铜118，如图1A所示。
随后，由于开始进行用于生长铜晶粒的铜晶粒生长退火，随着越来越多的铜晶粒的生长，出现了晶界120，如图1B所示。然后，随着铜晶粒的生长逐渐结束，含在氧化铜118中的氧沿着晶界120向势垒金属扩散，如图1C所示。随着氧扩散至势垒金属，由于钽比铜更容易受氧化，在铜金属层116的底部产生了氧化钽化合物。产生氧化钽化合物的原理在K.Yin等人的，“Oxidization of Ta diffusion barrier layerfor Cu metallization in thermal annealing/Thin Solid Films”，388(2001)文献中的第27-33页中有示出。
氧化钽化合物可能造成下述的问题。
留在铜金属层116上的氧化铜118在后来的CMP工艺中被除去。另一方面，形成在势垒金属和铜金属层116之间的界面上的氧化钽化合物仍然留在后来形成的线路中。残余氧化钽化合物会降低铜金属层116对势垒金属的粘附性，造成了线路的可靠度下降，特别是造成应力迁移和电子迁移下降。残余氧化钽化合物还能够引起应力感生空隙，致使应力在线路中产生空隙。
进而，铜金属层116对势垒金属的粘附性的极度下降会致使铜金属层116剥离，造成出现有缺陷的线路，进而出现断裂的线路。
发明内容
本发明的目标是提供一种制造半导体器件的方法，其防止铜金属层对势垒金属的粘附性下降。
在本发明中，在形成带有铜金属层和势垒金属的叠层金属膜后，叠层金属膜在进行热处理之前曾被浸入包含带有至少一个羧基的有机酸的溶液中，从而从叠层金属膜上除去氧化物，该氧化物是在热处理中进行扩散的氧的来源。因此，能够防止势垒金属与氧发生反应，从而抑制了在势垒金属和铜金属层之间的界面上生成氧化物。因此，本发明的方法能够防止铜金属层对势垒金属的粘附性下降，并且通过使用叠层金属膜防止线路的应力迁移和电子迁移下降。本发明的方法还能够通过使用叠层金属膜防止在线路中出现应力感生空隙。
参考附图，下面的描述将使本发明的上述和其它目标、特征和优点更加清晰明了，其中，附图示出了本发明的示例。
附图说明
图1A-1C是示出了铜金属层中的晶粒生长工艺和势垒金属中的氧化工艺的结构的剖面图；
图2A-2D是根据本发明对制造半导体器件的方法进行说明的结构的剖面图；以及
图3A和3B示出了缺陷分布图，每幅图均示出了晶片表面上的缺陷位置。
具体实施方式
在如图2A所示的半导体衬底10上形成未示出的半导体元件后，在半导体元件上形成100-300nm厚的氧化物膜(SiO2膜)，作为层间绝缘膜。在SiO2膜12上形成10-150nm厚的SiCN膜14，作为蚀刻限位膜，以改善线路的加工性。进而，在SiCN膜14上形成100-1800nm厚的SiO2膜16，作为绝缘膜，以形成线路。在下文中，作为蚀刻限位膜的SiCN膜称为“限位SiCN膜”。同样，在后来在半导体衬底上形成诸如晶体管、电阻器、电容器等的半导体元件以及用于连接半导体元件的线路的工艺中，包含形成在其上面的这些半导体元件的半导体衬底统一称为“晶片”。
随后，在光刻工艺中在SiO2膜16上形成抗蚀图形后，对SiO2膜16进行蚀刻直到暴露出限位SiCN膜14。在除去抗蚀图形后，以SiO2膜16作为掩膜把限位SiCN膜14蚀刻掉，以形成用于布线的凹槽18(图2B)。
随后，通过溅射方式顺序淀积1-40nm厚的TaN膜和1-40nm厚的Ta膜，以形成由TaN膜和Ta膜构成的势垒金属20。在势垒金属20上形成主要含铜的籽晶层。然后，把晶片浸入含硫酸铜(CuSO4)的电解质电镀溶液中，以通过电解质电镀方法在籽晶层上形成40-3000nm厚的铜金属层22，从而形成了由势垒金属20和铜金属层22构成的叠层金属膜24(图2C)。在形成铜金属层22之后，由于叠层金属膜24被暴露在空气中，通过空气中的氧的作用在叠层金属膜24的表面上形成了氧化铜。
随后，在对晶片进行退火以生长铜晶粒之前，把晶片浸入包含有机酸的溶液中，进行5-100秒的有机酸溶液处理。在此使用的有机酸溶液是体积浓度为0.1-3％的包含乙二酸((COOH)2)的乙二酸溶液，其中，乙二酸作为包含至少一个羧基的有机酸。有机酸溶液处理除去了氧化铜。在有机酸溶液处理之后，通过旋干方法除去水分，以使晶片变干。随后，在成批处理多个晶片的批处理炉退火装置中，在主要包含N2气的惰性气体中且在200-450℃的温度下，对晶片进行退火以生长铜晶粒(铜晶粒生长退火)，处理时间为10-200分钟。
随后，通过CMP工艺对叠层金属膜24进行抛光，直到暴露出SiO2膜16的顶表面，接着形成由势垒金属20和铜金属层22构成的铜线路26。在CMP工艺之后，由于粘在铜线路顶表面上的磨料微粒被清洗掉，在清洗期间水与铜发生反应，在铜线路的顶表面上形成了氧化铜层。接下来把氧化铜层暴露在1％的苯并三唑(BTA)稀释溶液中，以使BTA与氧化铜层进行反应，以形成作为防氧化层的BTA层。在通过热分解除去铜线路上的BTA层之后，通过CVD方法形成10-150nm厚的封盖SiCN膜28，作为防铜扩散膜(图2D)。
随后，形成用于把包含半导体元件、铜线路等的电路电连接至外面的焊盘以及钝化膜。
接下来将对用于评估铜晶粒生长退火之前的有机酸溶液处理的效果的实验方法进行描述。
在评估中使用的两个样本晶片以下述的方式制造。制备已进行到如图2C所示的步骤的两个晶片。在铜晶粒生长退火之前，对两个晶片中的一个进行有机酸溶液处理，而未对另一个晶片进行有机酸溶液处理。然后，对两个晶片进行铜晶粒生长退火、CMP工艺和清洗。
对于经过有机酸溶液处理的晶片和未经过这样处理的溶液，计算出每个晶片上的线路缺陷的位置个数，以进行对比。线路缺陷位置的识别方式为：把形成在每个晶片上的布线图形与参考曝光掩膜的布线图形进行对比，以在被评估的晶片上找出其图形与参考曝光掩膜上的对应位置上的图形不同的位置，确定在这个位置上图形丢失，并把这个位置看作缺陷位置。一般而言，形成的晶片在其表面上带有多个小片(shot)，每个小片均是转移到晶片上的曝光掩膜上的布线图形。因此，为每个晶片的表面内的所有触发电路识别线路缺陷的位置。
接下来将对通过上述实验方法而找出的线路缺陷个数的对比结果进行描述。
图3A和3B是缺陷分布图，每幅图均示出了晶片表面上的缺陷位置。图3A是在铜晶粒生长退火之前未经过有机酸溶液处理的晶片的缺陷分布图。图3B是在铜晶粒生长退火之前经过有机酸溶液处理的晶片的缺陷分布图。
如图3A所示，在未经过有机酸处理的晶片的整个表面上的57个位置上发现线路缺陷。为了找出这些缺陷的原因，在除去铜金属层22之后对线路缺陷的位置上的元件成分进行分析，且检测到Ta和氧。从分析中发现在这些位置上形成有氧化钽化合物。另一方面，如图3B所示，在经过有机酸处理的晶片的表面上的19个位置上发现线路缺陷。从分析的结果很容易确认这19个位置上的缺陷只是由于在CMP工艺中的刮擦和精细加工中丢失图形而造成的。
从上述结果可以理解，除非晶片在进行铜晶粒生长退火之间经过有机酸溶液处理，否则晶片在其整个表面上会出现线路缺陷，而与晶片上的位置无关。
虽然上述乙二酸溶液包含0.1-3％浓度的乙二酸，但是乙二酸的浓度并不受这个范围的限制。此外，用于除去氧化铜的有机酸并不限于乙二酸，可以是属于单羧酸、二羧酸、三羧酸、羟基羧酸和氨基羧酸中的任何一种的任何化合物。
在本发明中，在进行铜晶粒生长退火之前，在形成有带有铜金属层和势垒金属的叠层金属膜的晶片被浸入包含带有至少一个羧基的有机酸的溶液中，以从叠层金属膜上除去氧化物，这种氧化物可能是在退火期间进行扩散的氧的来源。因此，能够消除在铜晶粒生长退火期间由势垒金属与氧反应而产生的氧化物。
同样，由于有机酸溶液处理从铜金属层除去了除氧之外的那些残余镀组分，例如含在电解质电镀溶液中的硫，因此生成的晶片的可靠性不会受到诸如硫的残余镀组分的影响而下降，特别是应力迁移和电子迁移不会下降。进而，晶片也不会出现应力感生空隙。
在上述实施例中，虽然晶片在进行铜晶粒生长退火之后进行化学和机械抛光，但是可以在铜晶粒生长退火之前先进行CMP工艺，在这种情况中，如上所述，晶片在进行铜晶粒生长退火之前可以经过有机酸溶液处理，以除去形成在铜金属层和势垒金属的表面上的氧化铜，因此能够提供类似的优点。
此外，铜线路可以形成为多个层。在这种情况中，可以提供通路栓塞，以电连接形成在不同层之中的铜线路。当每个通路栓塞以与铜线路相同的方式带有势垒金属和铜金属层时，可以同样通过在铜晶粒生长退火之前进行有机酸溶液处理的方式，为通路栓塞提供上述的优点。
同样，虽然已结合了基于单大马士革方法的铜线路形成方式对上述实施例进行描述，但是本发明同样可以应用于用于形成铜线路和通路栓塞的双大马士革方法。
铜晶粒生长退火并不限定于在批处理炉退火装置中实现，而是可以在一个一个地处理晶片的单晶片RTP(快速热处理)装置中实现。在铜晶粒生长退火中，可以在退火气体中包含入氢(H2)。这是由于氢原子被铜晶界上未结合的键(hand)所捕获，以促进铜晶粒之中的电流流动。
蚀刻限位膜可以由SiON膜、SiN膜、SiO2膜和SiC膜中的任何一种或者这些膜的叠层膜组成，而不仅是SiCN膜。
用于形成线路的层间绝缘膜和绝缘膜可以由有机膜、HSQ(氢倍半硅氧烷)系膜、MSQ(甲基倍半硅氧烷)系膜和具有梯形氢化硅氧烷结构的L-Ox(NEC电子公司的商标名称)膜或者这些膜的叠层膜组成，而不仅是SiO2膜。
进而，铜金属层可以包含少量的其它成分，例如Si、Al等。
虽然已使用了具体术语对本发明的优选实施例进行描述，但是这种描述只是作为示例性的，且应当理解，在不脱离所附权利要求书的精神或范围的情况下，可以作出改变和变化。

Claims (12)

1.一种制造形成有叠层金属膜的半导体器件的方法，叠层金属膜带有主要含铜的铜金属层和含有比铜更容易被氧化的金属的势垒层，所述方法包含以下步骤：
在形成在半导体衬底上的绝缘膜中的凹槽的底部和侧面上形成势垒层；
形成所述铜金属层，使得所述铜金属层覆盖所述势垒层和填充在所述凹槽中；
用包含带有至少一个羧基的有机酸的溶液除去形成在所述铜金属层的表面上的氧化物，其中，氧化物是由于所述铜金属层的表面被暴露至氧中而形成的；以及
执行热处理，以生长铜晶粒。
2.如权利要求1所述的制造半导体器件的方法，其中所述有机酸是属于单羧酸、二羧酸、三羧酸、羟基羧酸和氨基羧酸中的任何一种的化合物。
3.如权利要求2所述的制造半导体器件的方法，其中所述化合物是乙二酸。
4.如权利要求1所述的制造半导体器件的方法，其中所述热处理在惰性气体中执行。
5.如权利要求1所述的制造半导体器件的方法，其中所述势垒层是包含钽的金属层。
6.如权利要求1所述的制造半导体器件的方法，其中所述叠层金属膜被用作线路或用于把线路互相连接起来的通路栓塞。
7.一种制造形成有叠层金属膜的半导体器件的方法，叠层金属膜带有主要含铜的铜金属层和含有比铜更容易被氧化的金属的势垒层，所述方法包含以下步骤：
在形成在半导体衬底上的绝缘膜中的凹槽的底部和侧面上形成势垒层；
形成所述铜金属层，使得所述铜金属层覆盖所述势垒层和填充在所述凹槽中；
对所述叠层金属膜进行抛光，直到暴露出所述绝缘膜的顶表面；
用包含带有至少一个羧基的有机酸的溶液除去形成在所述铜金属层的表面上的氧化物，其中，氧化物是由于所述铜金属层的表面被暴露至氧中而形成的；以及
执行热处理，以生长铜晶粒。
8.如权利要求7所述的制造半导体器件的方法，其中所述有机酸是属于单羧酸、二羧酸、三羧酸、羟基羧酸和氨基羧酸中的任何一种的化合物。
9.如权利要求8所述的制造半导体器件的方法，其中所述化合物是乙二酸。
10.如权利要求7所述的制造半导体器件的方法，其中所述热处理在惰性气体中执行。
11.如权利要求7所述的制造半导体器件的方法，其中所述势垒层是包含钽的金属层。
12.如权利要求7所述的制造半导体器件的方法，其中所述叠层金属膜被用作线路或用于把线路互相连接起来的通路栓塞。
CNB2004100035454A 2003-01-30 2004-01-29 用于改善铜金属层对势垒层的粘附性的半导体器件制造方法 Expired - Fee Related CN1295761C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003021956A JP4209212B2 (ja) 2003-01-30 2003-01-30 半導体装置の製造方法
JP021956/2003 2003-01-30

Publications (2)

Publication Number Publication Date
CN1519897A true CN1519897A (zh) 2004-08-11
CN1295761C CN1295761C (zh) 2007-01-17

Family

ID=32652890

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100035454A Expired - Fee Related CN1295761C (zh) 2003-01-30 2004-01-29 用于改善铜金属层对势垒层的粘附性的半导体器件制造方法

Country Status (4)

Country Link
US (1) US6821882B2 (zh)
EP (1) EP1443551A3 (zh)
JP (1) JP4209212B2 (zh)
CN (1) CN1295761C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917285A (zh) * 2006-09-06 2007-02-21 上海集成电路研发中心有限公司 一种集成电路中的片上天线结构及其制造方法
CN103212776A (zh) * 2012-01-20 2013-07-24 富士通株式会社 电子器件、制造方法和电子器件制造装置
WO2015024337A1 (zh) * 2013-08-23 2015-02-26 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN104637862A (zh) * 2013-11-14 2015-05-20 盛美半导体设备（上海）有限公司 半导体结构形成方法
CN104241191B (zh) * 2013-06-07 2017-06-06 上海华虹宏力半导体制造有限公司 一种金属线成膜工艺方法
US9735177B2 (en) 2013-08-23 2017-08-15 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7867906B2 (en) * 2005-06-22 2011-01-11 Nec Corporation Semiconductor device and method for manufacturing same
US20090087995A1 (en) * 2006-03-27 2009-04-02 Tokyo Electron Limited Method of substrate treatment, process for producing semiconductor device, substrate treating apparatus, and recording medium
TWI383450B (zh) * 2007-03-13 2013-01-21 Fujitsu Ltd 半導體裝置及半導體裝置之製造方法
CN101627463B (zh) 2007-03-13 2012-05-30 富士通株式会社 半导体装置和半导体装置的制造方法
US11192822B2 (en) * 2018-11-08 2021-12-07 Western Digital Technologies, Inc. Enhanced nickel plating process

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277098B2 (ja) * 1994-07-26 2002-04-22 株式会社東芝 半導体装置の製造方法
JP3500564B2 (ja) * 1997-12-19 2004-02-23 富士通株式会社 半導体装置の製造方法
JPH11269693A (ja) 1998-03-24 1999-10-05 Japan Energy Corp 銅の成膜方法及び銅めっき液
JPH11312680A (ja) * 1998-04-30 1999-11-09 Nec Corp 配線の形成方法
JP3348785B2 (ja) 1999-11-25 2002-11-20 日本電気株式会社 半導体装置及びその製造方法
JP2001298028A (ja) 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
CN1260778C (zh) * 2000-12-04 2006-06-21 株式会社荏原制作所 基片加工方法
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6692546B2 (en) * 2001-08-14 2004-02-17 Advanced Technology Materials, Inc. Chemical mechanical polishing compositions for metal and associated materials and method of using same
US6800218B2 (en) * 2001-08-23 2004-10-05 Advanced Technology Materials, Inc. Abrasive free formulations for chemical mechanical polishing of copper and associated materials and method of using same
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917285A (zh) * 2006-09-06 2007-02-21 上海集成电路研发中心有限公司 一种集成电路中的片上天线结构及其制造方法
CN103212776A (zh) * 2012-01-20 2013-07-24 富士通株式会社 电子器件、制造方法和电子器件制造装置
CN103212776B (zh) * 2012-01-20 2016-02-24 富士通株式会社 电子器件、制造方法和电子器件制造装置
CN104241191B (zh) * 2013-06-07 2017-06-06 上海华虹宏力半导体制造有限公司 一种金属线成膜工艺方法
WO2015024337A1 (zh) * 2013-08-23 2015-02-26 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US9735177B2 (en) 2013-08-23 2017-08-15 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
CN104637862A (zh) * 2013-11-14 2015-05-20 盛美半导体设备（上海）有限公司 半导体结构形成方法

Also Published As

Publication number Publication date
EP1443551A3 (en) 2005-01-12
JP4209212B2 (ja) 2009-01-14
US20040152306A1 (en) 2004-08-05
EP1443551A2 (en) 2004-08-04
CN1295761C (zh) 2007-01-17
US6821882B2 (en) 2004-11-23
JP2004235415A (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
EP0395560B1 (en) Multilayered intermetallic connection for semiconductor devices
US7358185B2 (en) Device having contact pad with a conductive layer and a conductive passivation layer
JP4571781B2 (ja) 半導体装置およびその製造方法
JP4555540B2 (ja) 半導体装置
JP4647184B2 (ja) 半導体装置の製造方法
CN1295761C (zh) 用于改善铜金属层对势垒层的粘附性的半导体器件制造方法
US6376374B1 (en) Process and manufacturing tool architecture for use in the manufacturing of one or more protected metallization structures on a workpiece
CN101038907A (zh) 形成互连结构的方法及其形成的互连结构
CN1428840A (zh) 半导体器件及其制造方法
JP5131267B2 (ja) 表面疎水化膜形成材料、多層配線構造、半導体装置および半導体装置の製造方法
CN1832117A (zh) 半导体元件的处理方法以及半导体元件的形成方法
US8329584B2 (en) Method of manufacturing semiconductor device
US20110284917A1 (en) Compound semiconductor device and method for manufacturing compound semiconductor device
KR20100011799A (ko) 반도체 소자의 제조방법
US7446037B2 (en) Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2002515645A (ja) 被加工片に１つ以上の金属化レベルを形成するのに使用するための方法及び製造ツール構造体
US8709939B2 (en) Semiconductor device having a multilevel interconnect structure and method for fabricating the same
JP2011086837A (ja) 半導体装置およびその形成方法
KR100613391B1 (ko) 반도체 소자의 금속 증착 방법
TW413895B (en) Method for improving stability of copper processing
KR100567539B1 (ko) 반도체 소자의 금속배선 형성방법
JP2005166804A (ja) 配線形成方法及び装置
JP2003209113A (ja) 半導体装置の製造方法
JPH11260761A (ja) 基板のめっき方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20101119

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101119

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070117

Termination date: 20140129