TW202324735A - 使用錳及石墨烯之用於敷金屬的阻障方案 - Google Patents

使用錳及石墨烯之用於敷金屬的阻障方案 Download PDF

Info

Publication number
TW202324735A
TW202324735A TW111128721A TW111128721A TW202324735A TW 202324735 A TW202324735 A TW 202324735A TW 111128721 A TW111128721 A TW 111128721A TW 111128721 A TW111128721 A TW 111128721A TW 202324735 A TW202324735 A TW 202324735A
Authority
TW
Taiwan
Prior art keywords
layer
manganese
dielectric layer
semiconductor device
barrier layer
Prior art date
Application number
TW111128721A
Other languages
English (en)
Inventor
羅伯特 Ｄ 克拉克
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202324735A publication Critical patent/TW202324735A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer

Abstract

形成半導體裝置的方法包含：提供具有含錳之圖案化膜的基板；將石墨烯層沉積於圖案化膜之暴露的表面上；將含矽與氧之介電層沉積於石墨烯層上；及熱處理基板以在石墨烯層與介電層之間形成含錳擴散阻障區域。

Description

使用錳及石墨烯之用於敷金屬的阻障方案
本發明係大致關於半導體裝置製造，且尤其關於使用錳及石墨烯之用於敷金屬的阻障方案。 [相關申請案的交互參照]
本申請案主張2021年8月5日提出申請之美國臨時申請案第63/229,925號的權利。以上引用之申請案的全部揭示內容係藉由參照而併入本文。
就可靠度而言，銅互連引線與周圍介電層之間需要阻障層。銅擴散及電遷移使介電質劣化，導致崩潰電壓下降及在一些情形中之鄰近互連引線之間的電氣短路。
將縮放銅(Cu)互連周圍之阻障厚度減少以降低電阻係未來微電子裝置的關鍵。例如鈦氮化物及鉭氮化物之習知阻障材料無法隨銅互連引線縮放而成比例地變薄。由於習知阻障材料之電阻大於銅之電阻，所以當引線縮放時，Cu阻障層提供越來越多的電阻到銅互連引線。超薄阻障層不易設計，因為阻障中的任何缺陷提供可能導致裝置失效之銅擴散到介電質中的路徑。大Cu晶粒尺寸使銅互連電阻率下降，且其對達到改善之導電率係重要的。
形成半導體裝置的方法包含：提供具有含錳之圖案化膜的基板；將石墨烯層沉積於圖案化膜之暴露的表面上；將含矽與氧之介電層沉積於石墨烯層上；及熱處理基板以在石墨烯層與介電層之間形成含錳擴散阻障區域。
形成半導體裝置的方法包含：提供含敷金屬層及含矽與氧之第一介電層的基板；將阻障層沉積於敷金屬層及第一介電層上；將含錳導電膜沉積於阻障層上；對基板進行熱處理第一次，以在阻障層與第一介電層之間形成第一含錳擴散阻障區域；圖案化及蝕刻導電膜，以在第一含錳擴散阻障區域上形成圖案化導電膜；將石墨烯沉積於導電膜之側壁表面上及頂面上；將含矽與氧之第二介電層沉積於石墨烯層上；及對基板進行熱處理第二次，以形成第二含錳擴散阻障區域。
半導體裝置包含：基板，其包括含錳之圖案化銅膜；石墨烯層，配置於圖案化銅膜之暴露的表面上；第一含錳擴散阻障層，配置於石墨烯層之多個部分上；及含矽與氧的第一介電層，配置於第一含錳擴散阻障層及石墨烯層上。
雖然本發明已參考說明性實施例進行描述，但此描述並非意圖以限制性方式加以解讀。在參照描述內容時，說明性實施例的諸多修飾與組合、以及本發明的其他實施例對本領域技術人員來說將顯而易見。因此，欲使所附申請專利範圍涵蓋任何如此修飾或實施例。
銅互連引線係以銅擴散阻障包覆以防止銅原子擴散到互連引線之間的層間介電質。舉例來說，銅擴散可能藉由在IC之作用期間的電場(例如，由於電遷移)而增強。銅擴散到層間介電質可能降低引線之間的崩潰電壓，且在極端案例中可能導致鄰近引線之間的電氣短路。
例如鈦氮化物(TiN)及鉭氮化物(TaN)之材料的阻障層已被用於若干世代的銅互連。這些阻障材料必須為最小厚度以防止銅電遷移。隨著銅互連引線的縮放，阻障材料佔據更大的引線截面積而使引線的電阻提高。TiN及TaN之電阻率(~200μΩcm)比銅之電阻率(~1.7μΩcm)高約兩個數量級。
本申請案的實施例以使用錳(Mn)及石墨烯之選擇性Cu阻障方案取代沉積的TiN或TaN阻障。極薄之石墨烯層對Cu擴散係良好的阻障。此外，石墨烯具有高導電性，且Cu與石墨烯之間的介面導致比Cu與TiN或TaN之間的介面更低的載波散射，而提供低電阻。有效阻擋Cu擴散之石墨烯阻障層可在暴露的Cu金屬表面上選擇性地形成為約單層厚度。然而，缺陷(例如晶粒邊界)可能形成在銅可擴散通過之薄石墨烯阻障層中。當將覆有石墨烯阻障之Mn摻雜銅互連引線加以退火時，Mn可經由石墨烯阻障層中的缺陷及晶粒邊界從互連引線擴散到Cu互連/層間介電質介面。Mn可與層間介電質中之矽與氧反應以自形成阻擋通過缺陷之Cu擴散的MnSiO阻障層。MnSiO阻障層在Cu有機會擴散通過缺陷並進入周圍介電質之前形成。
石墨烯阻障與銅互連引線之間的介面比銅互連引線與例如Ta/TaN之習知阻障方案之間的介面平滑得多。原子級平滑石墨烯介面使載波散射減少，從而改善載子移動率，並由此額外降低互連引線電阻。
圖1A為根據實施例的流程圖，其描述使用Mn與石墨烯於電漿蝕刻銅上形成銅阻障、並描述半導體裝置的製造。
圖1B-1J透過剖面圖示意性地顯示根據本發明之實施例之形成裝置的方法。
參考圖1A中之方塊101及圖1B中之剖面圖，其提供部分處理之半導體裝置。部分處理的半導體裝置包括含有第一介電層(ILD1)102之半導體基板100、及延伸通過第一介電層ILD1 102並停在基板100上之金屬填充特徵部106。
可將圖1B中的膜結構平坦化，以在同一水平面上形成第一介電層ILD1 102及金屬填充特徵部106。在一或更多實施例中，金屬填充特徵部106為通孔。在一範例中，金屬填充特徵部106可包含銅金屬。在另一範例中，金屬填充特徵部106可包含鎢金屬。在另一範例中，金屬填充通孔可至少部分包含鈷(Co)金屬、Ru、Mo、Ir、Mn、Ta、Ni或矽化物(例如鈷、鈦、鎳矽化物)。
阻障層104將金屬填充特徵部106從第一介電層IDL1 102上隔開。半導體基板100可為單晶材料，例如單晶矽、絕緣體上矽、單晶鍺、單晶矽碳化物、或單晶鉮化鎵及其他化合物半導體基板。基板100亦可包含一或更多含異質磊晶層之磊晶層，例如矽上氮化鎵。在第一介電層ILD1 102下之基板100可包含電氣裝置，例如CMOS與雙極型電晶體、電容器、電阻器、電感器、及記憶單元。第一介電層ILD1 102可為含矽與氧之介電質，例如二氧化矽(SiO 2)或氮氧化矽(SiON)及其他低k介電質。在諸多實施例中，第一介電層ILD1 102可包括介電材料，例如氧化物、氮氧化物、及其他低k材料(例如氟摻雜二氧化矽、包含碳摻雜氧化物之有機矽酸玻璃、包含多孔性二氧化矽之多孔材料、多孔性有機矽酸玻璃、及其他旋塗介電質)。在一些實施例中，第一介電層(ILD1 102)亦可包含氣隙。在諸多實施例中，第一介電層ILD1 102可使用熱製程、化學氣相沉積(CVD)製程(例如CVD、低壓CVD(LPCVD)、大氣壓CVD(APCVD)、次大氣壓CVD(SACVD)、電漿增強CVD(PECVD))、及旋塗製程進行沉積。
阻障層104可為例如鈦、鈦氮化物、鉭、鉭氮化物、鈦鎢、鎢氮化物、及其組合的阻障材料。金屬填充特徵部106可用例如銅、鎢、釕、銥、或鈷之金屬進行填充。阻障層104可使用例如濺鍍、離子金屬電漿(IMP)沉積、CVD、ALD、PECVD、及其他者之氣相沉積製程進行沉積。
在圖1A之方塊103及圖1C之剖面圖中，阻障層108沉積於第一介電層ILD1 102上及金屬填充特徵部106上。在一實施例中，阻障層108作為覆蓋層加以沉積。在一範例中，阻障層108可包含Ta、TaN、Ti、或TiN。在一範例中，阻障層108更包含錳(Mn)、例如MnN之氮化物、及例如MnO之氧化物。在一實施例中，阻障層108包含錳(Mn)金屬。阻障層108可使用下列者進行沉積：包含濺鍍之物理氣相沉積(PVD)、包含電漿增強CVD(PECVD)之化學氣相沉積(CVD)、原子層沉積(ALD)、及其他者。
在圖1A之方塊105及圖1D之剖面圖中，含Mn之銅(Cu)膜110沉積於阻障層108上。在諸多實施例中，Cu膜110可藉由化學氣相沉積(CVD)、ALD、物理氣相沉積(PVD)、或電化學沉積進行沉積。在諸多實施例中，Cu膜110包含銅合金。在一或更多實施例中，Cu膜110可包含介於1%與5%之間原子百分比的Mn。Cu膜110亦可包含其他元素，例如鋁及矽。
圖1E及圖1A中之方塊107顯示第一熱處理後的膜結構。第一熱處理包含在批式爐中或在單晶圓退火工具中將基板100退火。在諸多實施例中，退火可為爐退火、快速熱退火、快閃式退火、及其他者。在第一熱處理期間，將基板100裝載到退火室中，並加熱至200°C與500°C之間的溫度。在一實施例中，退火可在300°C與400°C之間執行。在諸多實施例中，基板100可退火60s至3600s之持續時間。
儘管未被限制在任何特定理論，本申請案之發明人認為，在退火期間，Mn從Cu膜110熱擴散出去及/或從阻障層108熱擴散到第一介電層ILD1 102的表面。熱處理導致自形成的MnSiO阻障層112形成在Cu膜110與第一介電層ILD1 102之間、或在與阻障層108直接接觸之任何含矽與氧的表面上。
根據一實施例，第一次熱處理使例如在金屬填充特徵部106中之敷金屬層及提供低電阻接點之銅膜110之間的阻障層112溶解。在一實施例中，阻障層112在熱處理期間完全溶解。根據一實施例，將熱處理最佳化以使Cu膜110上的晶粒儘可能增大，以降低總體電阻率。
參考方塊109及圖1F中之剖面圖，互連引線光阻圖案114形成於Cu膜110上。在一些實施例中，互連引線光阻圖案114可使用習知微影技術來形成。在其他實施例中，包含直接印刷之其他技術可用以形成互連引線光阻圖案114。在一或更多實施例中，互連引線光阻圖案114可包括包含抗反射層與例如氮化矽、氮化鈦、矽化鎢、碳化鎢、或釕之硬遮罩層的層堆疊。
進一步處理包含如在圖1A之方塊109與圖1G之剖面圖中所述之將銅膜110圖案化，以形成包含銅互連引線116之圖案化導電膜。Cu膜110可使用互連引線光阻圖案114作為蝕刻遮罩並執行電漿蝕刻製程加以圖案化。電漿蝕刻製程可使用例如包含氫、HBr、帶電漿之氯基化學品、HCl及/或包含Cl 2/Ar之氯的蝕刻化學品來執行。
電漿蝕刻製程亦可將阻障層112從圖案化Cu膜110之開口中之第一介電層ILD1 102移除。在一些實施例中，電漿蝕刻製程可設計成停在阻障層112，且一旦暴露阻障層112，便改變氣體化學，以蝕刻暴露的阻障層112。
在方塊111及圖1H之剖面圖中，進一步處理包含選擇性地將約一單層之石墨烯阻障層118沉積於Cu互連引線116之所有暴露的表面上。在此範例中，石墨烯阻障層118沉積於Cu互連引線116之頂面上及側壁上。一範例包括選擇性地將石墨烯沉積在暴露的Cu表面上、而不將石墨烯沉積在第一介電層ILD1 102上之碳氫化合物氣體的催化CVD分解。銅表面必須沒有氧化作用，以催化石墨烯阻障層118的沉積。例如異丙醇濕式清洗、檸檬酸濕式清洗、或氫電漿處理的預清洗製程步驟可就在石墨烯沉積之前執行。在一些實施例中，預清洗製程可在與執行石墨烯之選擇性沉積相同的腔室中進行。
加熱至250°C與450°C之間的溫度之暴露銅表面可充當用於例如乙烯及乙炔之碳氫化合物氣體的熱分解之催化劑。極薄片的約單層之石墨烯阻障層118形成於銅晶粒的表面上。石墨烯阻障層118的厚度範圍可在約3埃至2nm之間。各片石墨烯間的缺陷及晶粒邊界119可形成在Cu可擴散通過之薄石墨烯阻障層118中。在後續的退火期間，Mn原子從Mn摻雜銅擴散出去，以自形成阻擋通過這些缺陷119之Cu擴散的MnSiO阻障層。
碳氫化合物氣體可在例如氮、氦、或氬之惰性載氣中加以稀釋。石墨烯阻障層118可在LPCVD爐中或在單晶圓CVD沉積工具中進行沉積。碳氫化合物氣體的流率可取決於製程是否為單晶圓製程或批式製程而有極大差異，且該流率在諸多實施例中的範圍可從10sccm至10000sccm以上。沉積時間亦可取決於製程是否為單晶圓製程或批式製程而有極大差異，且該沉積時間的範圍可從5分鐘至1小時以上。在一些實施例中，電漿增強CVD(PECVD)可用以降低沉積溫度。碳氫化合物氣體可包含乙烯或乙炔。
在方塊113及圖1I之剖面圖中，顯示第二介電層ILD2 120沉積後之膜結構，該第二介電層ILD2 120覆蓋Cu互連引線116上的石墨烯阻障層118。第二介電層ILD2 120可包括介電材料，例如氧化物、氮氧化物、及其他低k材料(例如氟摻雜二氧化矽、包含碳摻雜氧化物之有機矽酸玻璃、包含多孔性二氧化矽之多孔材料、多孔性有機矽酸玻璃、及其他旋塗介電質)。在一些實施例中，第二介電層ILD2 120亦可包含氣隙。在諸多實施例中，第二介電層ILD2 120可使用熱製程、例如CVD、PECVD之化學氣相沉積製程、及旋塗製程進行沉積。
方塊115及圖1J之剖面圖顯示第二熱處理後之膜結構，該第二熱處理使Mn從Cu膜110熱擴散通過石墨烯阻障層118中之缺陷119到第二介電層ILD2 120之表面。Mn與第二介電層ILD2 120中之Si及O反應，以自形成含Mn擴散阻障層(MnSiO阻障層122)。自形成的MnSiO阻障層122可在缺陷119周圍的位置上形成為圍繞石墨烯阻障層118之若干不連續區域。自形成的MnSiO阻障層122阻擋通過缺陷119之Cu擴散，類似於將石墨烯阻障層118中供銅擴散通過的孔堵住。含Mn擴散阻障層122的形成在Mn與第二介電層ILD2接觸時為自限制性。熱處理可包含在例如氮之惰性氣體中將基板100加熱至200°C與500°C之間的溫度。
選擇性沉積之石墨烯阻障層118與自形成的MnSiO阻障層122(選擇性石墨烯與Mn阻障方案)一起提供針對銅電遷移到層間介電質中的可靠阻障。有利地是，石墨烯阻障層118的缺陷程度不需要被嚴格控制，因為自形成的MnSiO阻障層122提供止塞。因此，在諸多實施例中所討論之選擇性石墨烯與Mn阻障方案相對以往的阻障方案具有極薄之優勢，所以電阻比以往的阻障低。選擇性石墨烯與Mn阻障方案亦提供石墨烯阻障層118與銅互連引線116之間的原子平滑表面，其使載波散射減少(較高的載子移動率)，而導致銅互連引線116之電阻下降。
膜結構可藉由下列者進一步處理：在第二介電層ILD2 120中蝕刻新通孔、用金屬填充新通孔、將金屬填充之新通孔平坦化以使第二介電層ILD2 120與金屬填充之新通孔形成於同一水平面中、及接著重複圖1A之方塊103至115以增加額外互連層。額外互連層可藉由重複實施例製程來增加。因此，各敷金屬層可包含選擇性石墨烯與Mn阻障方案。
圖2A為根據實施例的流程圖，其描述使用Mn與石墨烯於鑲嵌銅上形成銅阻障、並描述半導體裝置的製造。
圖2B-2E透過剖面圖示意性地顯示根據本發明之實施例之形成裝置的方法。
現參考圖2A中之方塊201及圖2B中之剖面圖，其提供具有使用鑲嵌製程在含矽與氧之第一介電層ILD1 128上形成之Mn摻雜銅互連引線130的基板。在鑲嵌製程中，將溝槽蝕刻到第一介電層ILD1 128中、用金屬進行填充、然後使用化學機械研磨(CMP)進行平坦化。鑲嵌製程可為單鑲嵌或雙鑲嵌。在單鑲嵌製程中，使用第一鑲嵌製程形成金屬填充通孔132，並且使用第二鑲嵌製程形成金屬填充互連溝槽。在更加常用之雙鑲嵌製程中，通孔溝槽與互連溝槽首先形成於第一介電層ILD1 128中。雙通孔與互連溝槽使用單鑲嵌製程同時進行填充。
在圖2B中，Mn摻雜銅互連引線130及金屬填充通孔132形成於第一介電層中。在諸多實施例中，第一介電層ILD1 128可包括含矽與氧之介電材料，例如二氧化矽、氮氧化矽、及其他低k材料(例如氟摻雜二氧化矽、包含碳摻雜氧化物之有機矽酸玻璃、包含多孔性二氧化矽之多孔材料、多孔性有機矽酸玻璃、及其他旋塗介電質)。在一些實施例中，ILD1 128亦可包含氣隙。在諸多實施例中，第一介電層ILD1 128可使用熱製程、化學氣相沉積(CVD)製程(例如CVD、低壓CVD(LPCVD)、大氣壓CVD(APCVD)、次大氣壓CVD(SACVD)、電漿增強CVD(PECVD))、及旋塗製程進行沉積。
第一介電層(ILD1)128沉積於例如半導體基板之基板100上。半導體基板可為例如單晶矽、絕緣體上矽、單晶鍺、單晶矽碳化物、或單晶鉮化鎵及其他化合物半導體基板之基板100。基板100亦可包含一或更多含異質磊晶層之磊晶層，例如矽上氮化鎵。在第一介電層ILD1 128下之基板100可包含例如電晶體、電阻器、電容器、電感器、及其他之電子裝置。Mn摻雜銅互連引線130與第一介電層ILD1 128之間的阻障層134防止銅電遷移到第一介電層ILD1 128中，並使該第一介電層ILD1 128劣化。在一範例中，阻障層134可包含Ta、TaN、Ti、TiN、TiW、或WN。在一範例中，阻障層134更包含錳(Mn)、例如MnN之氮化物、及例如MnO之氧化物。在一實施例中，阻障層134包含錳(Mn)金屬。阻障層134可使用下列者進行沉積：包含濺鍍之物理氣相沉積(PVD)、包含電漿增強CVD(PECVD)之化學氣相沉積(CVD)、原子層沉積(ALD)、離子金屬電漿(IMP)沉積、及其他。
在剖面圖2C及方塊203中，進一步處理包含將約一單層之石墨烯阻障層136選擇性地沉積於鑲嵌Mn摻雜Cu互連引線130之暴露的表面上。在此範例中，石墨烯阻障層136選擇性地沉積於Mn摻雜Cu互連引線130之頂面上。
加熱至250°C與450°C之間的溫度的暴露銅表面可充當用於例如乙烯及乙炔之碳氫化合物氣體的熱分解之催化劑。極薄片、約單層之石墨烯阻障層136可形成於銅晶粒的表面上。石墨烯阻障層136的厚度範圍可在約3埃與2nm之間。各片石墨烯間的缺陷119(例如晶粒邊界與線缺陷)可能形成在Cu可擴散通過之薄石墨烯阻障層136上。在後續的退火期間，Mn原子從Mn摻雜銅擴散出去，以自形成阻擋通過這些缺陷119之Cu擴散的MnSiO阻障層140。
在諸多實施例中，碳氫化合物氣體可在例如氮、氦、或氬之惰性載氣中加以稀釋。石墨烯阻障層136可在LPCVD爐中或在單晶圓CVD沉積工具中進行沉積。碳氫化合物氣體的流率可取決於製程是否為單晶圓製程或批式製程而有極大差異，且該流率在諸多實施例中的範圍可從10sccm至10000sccm以上。沉積時間亦可取決於製程是否為單晶圓製程或批式製程而有極大差異，且該沉積時間的範圍可從5分鐘至1小時以上。在一些實施例中，電漿增強CVD(PECVD)可用以降低沉積溫度。
在圖2A之方塊205及圖2D之剖面圖中，含矽與氧之第二介電層(ILD2) 138沉積於石墨烯阻障層136上及第一介電層128上。在諸多實施例中，第二介電層ILD2 138可包括介電材料，例如二氧化矽、氮氧化矽、及其他含矽與氧之低k材料(例如氟摻雜二氧化矽、包含碳摻雜氧化物之有機矽酸玻璃、包含多孔性二氧化矽之多孔材料、多孔性有機矽酸玻璃、及其他旋塗介電質)。在諸多實施例中，第二介電層ILD2 138可使用熱製程、化學氣相沉積(CVD)製程(例如CVD、低壓CVD(LPCVD)、大氣壓CVD(APCVD)、次大氣壓CVD(SACVD)、電漿增強CVD(PECVD))、及旋塗製程進行沉積。
在圖2A之方塊207及圖2E之剖面圖中，執行退火導致Mn從Mn摻雜Cu互連引線130擴散出去，並通過石墨烯阻障層136中之缺陷119到Mn摻雜Cu互連引線130與第二介電層ILD2 138之間的介面。Mn與ILD2層138中之Si與O反應以自形成MnSiO阻障層140。自形成的MnSiO阻障層140可在缺陷119周圍的位置上形成為圍繞石墨烯阻障層136之若干不連續區域。自形成的MnSiO阻障層140阻擋Cu經由石墨烯阻障層136中之缺陷119擴散或電遷移到第二介電層ILD2 138。退火可在例如爐之批式退火工具中或在例如快速熱退火室之單晶圓退火工具中執行。在諸多實施例中，退火可為爐退火、快速熱退火、快閃式退火、或其他。在退火期間，將基板100裝載到退火室中，並在例如氬或氮之惰性大氣中加熱至200°C與500°C之間的溫度。在一實施例中，退火可在300°C與400°C之間執行。在諸多實施例中，基板100可退火60s至3600s之持續時間。
選擇性石墨烯加上Mn阻障對阻擋銅電遷移到周圍的層間介電質提供可靠的阻障。選擇性石墨烯加上自形成的Mn阻障方案提供具有低電阻之極薄的銅擴散阻障。選擇性石墨烯加上自形成的Mn阻障方案亦提供石墨烯阻障層136與Mn摻雜銅互連引線130之間的原子平滑表面，其改善載子移動率及降低電阻。
另一層Mn摻雜銅互連可依循相同的實施例程序形成於第二介電層ILD2 138中。額外互連層可藉由重複實施例製程來增加。因此，各敷金屬層可包含選擇性石墨烯與Mn阻障方案。
圖3A為根據實施例的流程圖，其描述使用Mn與石墨烯於鑲嵌銅上形成選擇性銅阻障的另一製程、並描述半導體裝置的製造。此製程可使用單鑲嵌或雙鑲嵌之任一者來實施。
圖3B-3G透過剖面圖示意性地顯示根據本發明之實施例在圖3A之流程圖中之形成裝置的步驟。
現參考圖3A中之方塊301及圖3B中之剖面圖。圖3B為使用鑲嵌製程於含矽與氧之第一介電層ILD1 128上形成之Mn摻雜銅互連引線130的剖面圖。在鑲嵌製程中，將互連溝槽蝕刻到第一介電層ILD1 128中、用含Mn之銅進行填充、然後使用化學機械研磨(CMP)進行平坦化。
在剖面圖3C及方塊303中，進一步處理包含將鄰近Mn摻雜銅互連引線130之部分的第一介電層ILD1 128蝕刻掉，以額外暴露Mn摻雜銅互連引線130之側壁。覆蓋Mn摻雜銅互連引線130之側壁表面的阻障層134(如果存在)亦暴露。當第一介電層ILD1 128包含矽與氧或矽、氧、及氮時，可使用例如氬或氦之載氣中稀釋的例如CF 4及CHF 3之氟碳化合物氣體加上氧進行電漿蝕刻。
在圖3A之方塊305及剖面圖3D中，將阻障層134(如果存在)蝕刻掉，以暴露Mn摻雜Cu互連引線130之側壁表面。例如TiN或TaN之阻障層134可於感應耦合電漿(ICP)反應器中使用例如氬或氦之載氣中稀釋之Cl 2或HBr進行電漿蝕刻。為了確保銅表面上無氧化作用，例如異丙醇濕式清洗、檸檬酸濕式清洗、及氫電漿處理之預清洗製程步驟可就在石墨烯阻障層150沉積前執行。在一些實施例中，預清洗製程可於與執行石墨烯之選擇性沉積相同的腔室中進行。
在圖3A之方塊307及剖面圖3E中，約一單層之石墨烯阻障層150沉積於Mn摻雜Cu互連引線130之暴露的頂面及側壁表面上。當加熱至250°C與450°C之間的溫度時，暴露的銅表面催化例如乙烯及乙炔之碳氫化合物氣體的熱分解，以在暴露的銅表面上形成極薄片、約單層之石墨烯阻障層150。石墨烯阻障層150的厚度範圍可在約3埃與2nm之間。各層石墨烯間的缺陷與晶粒邊界119可形成在Cu可擴散通過之薄石墨烯阻障層150中。在後續的退火期間，Mn原子從Mn摻雜銅擴散出去，以自形成阻擋通過缺陷119之Cu擴散的MnSiO阻障層154。
碳氫化合物氣體可在例如氮、氦、或氬之惰性載氣中稀釋。石墨烯阻障層150可在LPCVD爐中或在單晶圓CVD沉積工具中進行沉積。碳氫化合物氣體的流率可取決於製程是否為單晶圓製程或批式製程而有極大差異，且該流率在諸多實施例中的範圍可從10sccm至10000sccm以上。沉積時間亦可取決於製程是否為單晶圓製程或批式製程而有極大差異，且該沉積時間的範圍可從5分鐘至1小時以上。在一些實施例中，電漿增強CVD(PECVD)可用以降低沉積溫度。
在圖3A之方塊309及圖3F之剖面圖中，含矽與氧之第二介電層(ILD2) 152沉積於石墨烯阻障層150及第一介電層ILD1 128上。在諸多實施例中，第二介電層ILD2 152可包括含矽與氧之介電材料，例如二氧化矽、氮氧化矽、及低k材料(例如氟摻雜二氧化矽、包含碳摻雜氧化物之有機矽酸玻璃、包含多孔性二氧化矽之多孔材料、多孔性有機矽酸玻璃、及其他含矽與氧之旋塗介電質)。在一些實施例中，第二介電層ILD2 152亦可包含氣隙。在諸多實施例中，第二介電層ILD2 152可使用熱製程、化學氣相沉積(CVD)製程(例如CVD、低壓CVD(LPCVD)、大氣壓CVD(APCVD)、次大氣壓CVD(SACVD)、電漿增強CVD(PECVD))、及旋塗製程進行沉積。
在圖3A之方塊311及圖3G之剖面圖中，執行退火導致Mn從Mn摻雜Cu互連引線130擴散出去，並通過石墨烯阻障層150中之缺陷119到Mn摻雜Cu互連引線130/第二介電層ILD2 152介面。Mn與第二介電層ILD2 152中之Si與O反應，以自形成MnSiO阻障層154，其阻擋Cu擴散或電遷移到第二介電層ILD2 152中並使第二介電層ILD2 152劣化。自形成的MnSiO阻障層154可在缺陷119周圍的位置上形成為圍繞石墨烯阻障層150之若干不連續區域。退火可在批式爐中或在單晶圓退火室中執行。在退火期間，基板100可加熱至200°C與500°C之間的溫度。在一實施例中，退火可在300°C與400°C之間執行。在諸多實施例中，基板100可退火60s至3600s之持續時間。
此實施例相對圖2A-2E中所述之實施例的優點在於，除了在頂面上形成阻障層外，其還在Mn摻雜銅互連引線130之側壁表面上形成選擇性石墨烯阻障層150加上自形成的MnSiO阻障層154。在側壁上之阻障的形成額外降低Mn摻雜Cu互連引線130之電阻。在此實施例中，選擇性石墨烯阻障層150加上自形成的MnSiO阻障層154藉由阻擋銅電遷移到周圍的第二介電層ILD2 152上來提供可靠度。選擇性石墨烯阻障層150加上自形成的MnSiO阻障層154係極薄的(約單層)，其提供特別低的電阻。選擇性石墨烯阻障層150加上自形成的MnSiO阻障層154亦提供石墨烯阻障層150與Mn摻雜銅互連引線130之間的原子平滑表面，其改善載子移動率及降低引線電阻。
額外之Mn摻雜銅互連層可藉由重複實施例步驟形成於第二介電層上。因此，各敷金屬層可包含選擇性石墨烯及Mn阻障方案。
圖4A為根據實施例的流程圖，其描述使用Mn與石墨烯在鑲嵌銅上形成選擇性銅阻障層的製程、並描述半導體裝置的製造。此製程可藉由排除銅電鍍之前的阻障層形成及亦藉由排除石墨烯阻障層沉積之前的阻障層移除，進一步減少鑲嵌實施例之複雜性及成本。
圖4B-4I透過剖面圖示意性地顯示根據本發明之實施例在圖4A之流程圖中之形成裝置的步驟。
現參考圖4A中之方塊401及圖4B中之剖面圖。圖4B為以第一介電層128覆蓋之基板100的剖面圖。金屬填充通孔132(選用性)穿過第一介電層128，停在基板100上。基板100可為包含例如電晶體、電阻器、電容器、二極體、及記憶單元之電氣裝置的半導體基板。第一介電層128可為介電材料，例如氧化矽、氮氧化矽、及低k材料(例如氟摻雜二氧化矽、包含碳摻雜氧化物之有機矽酸玻璃、包含多孔性二氧化矽之多孔材料、多孔性有機矽酸玻璃、及其他含矽與氧之旋塗介電質)。在一些實施例中，第一介電層128亦可包含氣隙。在諸多實施例中，第一介電層128可使用熱製程、化學氣相沉積(CVD)製程(例如CVD、低壓CVD(LPCVD)、大氣壓CVD(APCVD)、次大氣壓CVD(SACVD)、電漿增強CVD(PECVD))、及旋塗製程進行沉積。金屬填充通孔132可用例如鎢、銅、釕、銥、鈷、及鎳之金屬進行填充。
在方塊403及圖4C之剖面圖中，可棄式第二介電層134沉積於第一介電層128上。在一實施例中，可棄式第二介電層134可為例如第一介電層128之材料且以相同方式沉積的介電層。鑲嵌溝槽圖案137可使用習知微影技術形成於可棄式第二介電層134上。
在方塊405及圖4D之剖面圖中，將鑲嵌溝槽蝕刻到可棄式第二介電層134中。使金屬填充通孔132(如果存在)的頂面暴露。
在方塊407及圖4E之剖面圖中，將鑲嵌溝槽圖案137移除，且將薄含錳銅晶種層139沉積於可棄式第二介電層134之表面上及在蝕刻至可棄式第二介電層134中之鑲嵌溝槽之表面上。在習知的銅鑲嵌製程中，銅晶種層139沉積於例如Ti、TiN、Ta、或TaN之銅阻障層上。在此實施例中，可省略銅阻障層的沉積。銅晶種層139有助於在銅電鍍之初始階段期間傳導電力。銅晶種層139可使用例如濺鍍、蒸鍍、及離子金屬電漿沉積之諸多物理氣相沉積方法進行沉積。在此實施例中，由於可棄式第二介電層134將被移除，所以不會涉及由銅電遷移導致之可棄式第二介電層134的劣化。藉由排除沉積工具及沉積材料及藉由減少週期時間而省略例如Ti、TiN、Ta、及TaN之習知阻障層之沉積使成本降低。
現參考圖4A中之方塊409及圖4F中之剖面圖，在鑲嵌製程中，鑲嵌溝槽用含錳之電鍍銅進行填充，然後使用化學機械研磨(CMP)進行平坦化。在CMP平坦化製程期間，將任何多餘之電鍍銅溢流部分及銅晶種層139從平坦化第二介電層134上之表面研磨掉。
在圖4G所示之剖面圖及方塊411中，進一步處理包含將鄰近Mn摻雜銅互連引線130之可棄式第二介電層134蝕刻掉，而額外地將Mn摻雜銅互連引線130之側壁暴露。在此實施例中，由於並無阻障層覆蓋Mn摻雜銅互連引線130之側壁，所以將移除例如Ti、TiN、Ta、及TaN之習知阻障層所需的設備、材料及處理時間加以排除，而降低處理成本。
在圖4A之方塊413及圖4H所示之剖面圖中，如先前所述，約一單層之石墨烯阻障層150沉積於Mn摻雜Cu互連引線130之暴露的頂面及側壁表面上。
在圖4A之方塊415及圖4I所示之剖面圖中，如先前所述，含矽與氧之第三介電層(ILD3) 152沉積於石墨烯阻障層150上及第一介電層ILD1 128上。
在圖4A之方塊417及圖4J所示之剖面圖中，執行退火導致Mn從Mn摻雜Cu互連引線130擴散出去，並通過石墨烯阻障層150上之缺陷119到Mn摻雜Cu互連引線130/第三介電層ILD3 152介面。在退火期間，Mn從含Mn之銅晶種層139及從Mn摻雜銅互連引線130擴散，以在含Mn之銅互連引線130之底部與第一介電層128之頂面之間形成MnSiO阻障層157。
此實施例相對圖3A-3E中所述之實施例的優點在於，其排除在銅沉積之前於層間介電質上先沉積銅阻障層所需之處理設備、處理化學品、及週期時間。其亦排除在石墨烯阻障層沉積之前移除銅阻障層所需之處理設備、處理化學品、及週期時間。在此實施例中，具有示例低電阻薄阻障層的銅引線係使用低成本之銅鑲嵌製程形成。
在此總結示例性實施例。其他實施例亦可從說明書整體及本文提出之申請專利範圍中了解。
範例1。形成半導體裝置的方法包含：提供具有含錳之圖案化膜的基板；將石墨烯層沉積於該圖案化膜之暴露的表面上；將含矽與氧之介電層沉積於該石墨烯層上；及熱處理該基板，以在該石墨烯層與該介電層之間形成含錳擴散阻障區域。
範例2。如範例1的方法，其中該含錳擴散阻障區域包含錳、矽、及氧。
範例3。如範例1或2其中一者的方法，其中該熱處理包含將該基板加熱至200°C與500°C之間的溫度。
範例4。如範例1至3其中一者的方法，更包含執行鑲嵌製程，以在該介電層下之另一介電層中形成該圖案化膜，該圖案化膜形成銅互連引線。
範例5。如範例1至4其中一者的方法，更包含：在沉積該石墨烯層之前，將鄰近該圖案化膜的該另一介電層之部分蝕刻掉，以暴露該圖案化膜之側壁。
範例6。如範例1至5其中一者的方法，更包含將阻障層從該圖案化膜之該側壁移除。
範例7。如範例1至6其中一者的方法，其中暴露的表面為該圖案化膜之頂面及側壁表面。
範例8。如範例1至7其中一者的方法，更包含執行雙鑲嵌製程，以在該介電層下之另一介電層中形成該圖案化膜，該圖案化膜形成銅互連引線。
範例9。如範例1至8其中一者的方法，其中該圖案化膜包含以錳摻雜的銅合金。
範例10。如範例1至9其中一者的方法，其中該圖案化膜更包含釕、鈷、鎢、鎳、或銥。
範例11。形成半導體裝置的方法包含：提供含敷金屬層及第一介電層之基板，該第一介電層含有矽與氧；將阻障層沉積於該敷金屬層上及該第一介電層上；將含錳導電膜沉積於該阻障層上；熱處理該基板第一次，以在該阻障層與該第一介電層之間形成第一含錳擴散阻障區域；圖案化及蝕刻該導電膜，以在該第一含錳擴散阻障區域上形成圖案化導電膜；將石墨烯層沉積於該導電膜之側壁表面上及頂面上；將含矽與氧之第二介電膜沉積於該石墨烯層上；及熱處理該基板第二次，以形成第二含錳擴散阻障區域。
範例12。如範例11的方法，其中該第一含錳擴散阻障區域及該第二含錳擴散阻障區域包含錳、矽、及氧。
範例13。如範例11或12其中一者的方法，其中該第一次及該第二次之該熱處理包含將該基板加熱至200°C與500°C之間的溫度。
範例14。如範例11至13其中一者的方法，其中該第一次之該熱處理溶解該敷金屬層與該導電膜之間的該阻障層。
範例15。如範例11至14其中一者的方法，其中該導電膜包含銅，且該阻障層包含錳。
範例16。半導體裝置包含：基板，該基板包括含錳之圖案化銅膜；石墨烯層，配置於該圖案化銅膜之暴露的表面上；第一含錳擴散阻障層，配置於該石墨烯層的多個部分上；及含矽與氧之第一介電層，配置於該第一含錳擴散阻障層上及該石墨烯層上。
範例17。如範例16的半導體裝置，更包含：含矽與氧之第二介電層；阻障層，介於該圖案化銅膜與該第二介電層之間；及第二含錳擴散阻障層，介於該第二介電層與該阻障層之間。
範例18。如範例16或17其中一者的半導體裝置，其中該第一含錳擴散阻障層及第二含錳擴散阻障層包含錳、矽、及氧。
範例19。如範例16至18其中一者的半導體裝置，其中該阻障層包含錳。
範例20。如範例16至19其中一者的半導體裝置，其中該石墨烯層約為一單層厚度。
範例21。形成半導體裝置的方法包含：提供具有使用鑲嵌製程在第一介電層上形成的含錳之銅互連引線的基板；將石墨烯沉積於含錳之銅互連引線之暴露的表面上；將第二介電層沉積於該石墨烯層上；及熱處理基板以形成含錳擴散阻障區域。
範例22。如範例21的方法，其中該暴露的表面為含錳之銅互連引線的頂面。
範例23。如範例21或22其中一者的方法，更包含：在沉積該石墨烯層之前，將鄰近該含錳之銅互連引線的該第一介電層之一部分蝕刻掉，以暴露該含錳之銅互連引線的側壁。
範例24。如範例21至23其中一者的方法，更包含將阻障層從該含錳之銅互連引線的該側壁移除。
範例25。如範例21至24其中一者的方法，其中暴露的表面為該含錳之銅互連引線的該頂面與側壁表面。
範例26。如範例23的方法，更包含藉由將含錳之銅晶種層沉積於該第一介電層上與該鑲嵌溝槽之表面上，而形成該含錳之銅互連引線；電鍍含錳之銅以填充該鑲嵌溝槽；將該含錳之銅互連引線的表面平坦化為與該第一介電層的表面共面；蝕刻該第一介電層，而暴露該含錳之銅互連引線的該側壁；及沉積石墨烯阻障層。
儘管本發明已參考說明性實施例進行描述，但此描述並非意圖以限制性方式加以解讀。在參照描述內容時，說明性實施例的諸多修飾與組合、以及本發明的其他實施例對本領域技術人員來說將顯而易見。因此，欲使所附申請專利範圍涵蓋任何如此修飾或實施例。
100:基板 101:方塊 102:第一介電層 104:阻障層 103:方塊 105:方塊 106:金屬填充特徵部 107:方塊 108:阻障層 109:方塊 110:銅膜 111:方塊 112:MnSiO阻障層 113:方塊 114:互連引線光阻圖案 115:方塊 116:銅互連引線 118:石墨烯阻障層 119:缺陷、晶粒邊界 120:第二介電層 122:MnSiO阻障層 128:第一介電層 130:錳摻雜銅互連引線 132:金屬填充通孔 134:阻障層 136:石墨烯阻障層 137:鑲嵌溝槽圖案 138:第二介電層 139:銅晶種層 140:MnSiO阻障層 150:石墨烯阻障層 152:第二介電層、第三介電層 154:MnSiO阻障層 157:MnSiO阻障層 201:方塊 203:方塊 205:方塊 207:方塊 301:方塊 303:方塊 305:方塊 307:方塊 309:方塊 311:方塊 401:方塊 403:方塊 405:方塊 407:方塊 409:方塊 411:方塊 413:方塊 415:方塊 417:方塊
為了更完整地理解本發明及其優點，現參考以下敘述結合隨附圖式進行說明，其中：
圖1A為根據實施例的流程圖，其描述使用錳與石墨烯於電漿蝕刻銅互連上形成選擇性銅阻障方案、並描述半導體裝置的製造；
圖1B-1J為半導體裝置在諸多實施例中之諸多製造階段期間的剖面圖，且其描繪圖1A中之流程圖的步驟；
圖2A為根據實施例的流程圖，其描述使用錳與石墨烯於鑲嵌銅引線上形成選擇性銅阻障方案、並描述半導體裝置的製造；
圖2B-2E為半導體裝置在諸多實施例中之諸多製造階段期間的剖面圖，且其描繪圖2A中之流程圖的步驟；
圖3A為根據實施例的流程圖，其描述使用錳與石墨烯於鑲嵌銅引線上形成選擇性銅阻障方案、並描述半導體裝置的製造；
圖3B-3G為半導體裝置在諸多實施例中之諸多製造階段期間的剖面圖，且其描繪圖3A中之流程圖的步驟；
圖4A為根據實施例的流程圖，其描述使用銅與石墨烯於鑲嵌銅引線上形成選擇性銅阻障方案、並描述半導體裝置的製造；及
圖4B-4J為半導體裝置在諸多實施例中之諸多製造階段期間的剖面圖，且其描繪圖4A中之流程圖的步驟。
100:基板
102:第一介電層
104:阻障層
106:金屬填充特徵部
112:MnSiO阻障層
116:銅互連引線
118:石墨烯阻障層
120:第二介電層
122:MnSiO阻障層

Claims (20)

  1. 一種形成半導體裝置的方法，該方法包含： 提供具有含錳之圖案化膜的基板； 將石墨烯層沉積於該圖案化膜之暴露的表面上； 將含矽與氧之介電層沉積於該石墨烯層上；及 熱處理該基板，以在該石墨烯層與該介電層之間形成含錳擴散阻障區域。
  2. 如請求項1之形成半導體裝置的方法，其中該含錳擴散阻障區域包含錳、矽、及氧。
  3. 如請求項1之形成半導體裝置的方法，其中該熱處理包含將該基板加熱至200°C與500°C之間的溫度。
  4. 如請求項1之形成半導體裝置的方法，更包含執行鑲嵌製程，以在該介電層下之另一介電層中形成該圖案化膜，該圖案化膜形成銅互連引線。
  5. 如請求項4之形成半導體裝置的方法，更包含： 在沉積該石墨烯層之前，將鄰近該圖案化膜的該另一介電層之一部分蝕刻掉，以暴露該圖案化膜之側壁。
  6. 如請求項5之形成半導體裝置的方法，更包含將阻障層從該圖案化膜之該側壁移除。
  7. 如請求項5之形成半導體裝置的方法，其中該暴露的表面為該圖案化膜之頂面及側壁表面。
  8. 如請求項1之形成半導體裝置的方法，更包含執行雙鑲嵌製程，以在該介電層下之另一介電層中形成該圖案化膜，該圖案化膜形成銅互連引線。
  9. 如請求項1之形成半導體裝置的方法，其中該圖案化膜包含以錳摻雜的銅合金。
  10. 如請求項1之形成半導體裝置的方法，其中該圖案化膜更包含釕、鈷、鎢、鎳、或銥。
  11. 一種形成半導體裝置的方法，該方法包含： 提供含有敷金屬層及第一介電層之基板，該第一介電層含有矽與氧； 將阻障層沉積於該敷金屬層及該第一介電層上； 將含錳之導電膜沉積於該阻障層上； 對該基板進行熱處理第一次，以在該阻障層與該第一介電層之間形成第一含錳擴散阻障區域； 圖案化及蝕刻該導電膜，以在該第一含錳擴散阻障區域上形成圖案化導電膜； 將石墨烯層沉積於該導電膜之一側壁表面上及一頂面上； 將含矽與氧之第二介電膜沉積於該石墨烯層上；及 對該基板進行熱處理第二次，以形成第二含錳擴散阻障區域。
  12. 如請求項11之形成半導體裝置的方法，其中該第一含錳擴散阻障區域及該第二含錳擴散阻障區域包含錳、矽、及氧。
  13. 如請求項11之形成半導體裝置的方法，其中該第一次及該第二次之該熱處理包含將該基板加熱至200°C與500°C之間的溫度。
  14. 如請求項11之形成半導體裝置的方法，其中該第一次之該熱處理溶解該敷金屬層與該導電膜之間的該阻障層。
  15. 如請求項11之形成半導體裝置的方法，其中該導電膜包含銅，且該阻障層包含錳。
  16. 一種半導體裝置，包含： 基板，其包括含錳之圖案化銅膜； 石墨烯層，配置於該圖案化銅膜之暴露表面上； 第一含錳擴散阻障層，配置於該石墨烯層的多個部分上；及 含矽與氧之第一介電層，配置於該第一含錳擴散阻障層上及該石墨烯層上。
  17. 如請求項16之半導體裝置，更包含： 含矽與氧之第二介電層； 阻障層，介於該圖案化銅膜與該第二介電層之間；及 第二含錳擴散阻障層，介於該第二介電層與該阻障層之間。
  18. 如請求項17之半導體裝置，其中該第一含錳擴散阻障層及該第二含錳擴散阻障層包含錳、矽、及氧。
  19. 如請求項17之半導體裝置，其中該阻障層包含錳。
  20. 如請求項16之半導體裝置，其中該石墨烯層約為一單層厚度。
TW111128721A 2021-08-05 2022-08-01 使用錳及石墨烯之用於敷金屬的阻障方案 TW202324735A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163229925P 2021-08-05 2021-08-05
US63/229,925 2021-08-05

Publications (1)

Publication Number Publication Date
TW202324735A true TW202324735A (zh) 2023-06-16

Family

ID=85152167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111128721A TW202324735A (zh) 2021-08-05 2022-08-01 使用錳及石墨烯之用於敷金屬的阻障方案

Country Status (4)

Country Link
US (1) US20230045140A1 (zh)
KR (1) KR20240042464A (zh)
TW (1) TW202324735A (zh)
WO (1) WO2023014486A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472450B2 (en) * 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
KR101335714B1 (ko) * 2012-06-15 2013-12-05 연세대학교 산학협력단 그래핀 확산 방지막 및 이를 이용한 전자소자
KR20160120891A (ko) * 2015-04-09 2016-10-19 삼성전자주식회사 반도체 장치
US9412654B1 (en) * 2015-04-27 2016-08-09 International Business Machines Corporation Graphene sacrificial deposition layer on beol copper liner-seed for mitigating queue-time issues between liner and plating step
JP7304721B2 (ja) * 2019-03-18 2023-07-07 東京エレクトロン株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2023014486A1 (en) 2023-02-09
US20230045140A1 (en) 2023-02-09
KR20240042464A (ko) 2024-04-02

Similar Documents

Publication Publication Date Title
US7335590B2 (en) Method of fabricating semiconductor device by forming diffusion barrier layer selectively and semiconductor device fabricated thereby
JP5692297B2 (ja) 半導体装置及びその製造方法
US6255217B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
KR101606178B1 (ko) 반도체 구조물 형성 방법
US20170256488A1 (en) Two step metallization formation
US11315830B2 (en) Metallic interconnect structures with wrap around capping layers
US10373910B2 (en) Metal alloy capping layers for metallic interconnect structures
US8119519B2 (en) Semiconductor device manufacturing method
KR20030040169A (ko) 반도체 장치 및 그 제조 방법
US10741397B2 (en) Liner planarization-free process flow for fabricating metallic interconnect structures
JPWO2004061931A1 (ja) 多層配線構造を有する半導体装置およびその製造方法
US9985089B2 (en) Vertical MIM capacitor
US6348410B1 (en) Low temperature hillock suppression method in integrated circuit interconnects
US20180151420A1 (en) Interconnect structure
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2005038999A (ja) 半導体装置の製造方法
US20230045140A1 (en) Barrier Schemes for Metallization Using Manganese and Graphene
JP2005340460A (ja) 半導体装置の形成方法
JP2004342977A (ja) 半導体装置の製造方法
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20090036848A (ko) 반도체 소자의 금속 배선 형성 방법
US20040155348A1 (en) Barrier structure for copper metallization and method for the manufacture thereof