JP2011077110A - シリサイドの形成方法及び半導体装置 - Google Patents
シリサイドの形成方法及び半導体装置 Download PDFInfo
- Publication number
- JP2011077110A JP2011077110A JP2009224358A JP2009224358A JP2011077110A JP 2011077110 A JP2011077110 A JP 2011077110A JP 2009224358 A JP2009224358 A JP 2009224358A JP 2009224358 A JP2009224358 A JP 2009224358A JP 2011077110 A JP2011077110 A JP 2011077110A
- Authority
- JP
- Japan
- Prior art keywords
- manganese
- silicide
- silicon
- substrate
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Silicon Compounds (AREA)
Abstract
【解決手段】 表面にシリコンとシリコン酸化物とが露出している基板101上にシリサイドを形成するシリサイドの形成方法であって、基板101の温度を400℃以上として、シリコンとシリコン酸化物とが露出している基板101の表面上にマンガン有機化合物ガスを供給し、基板101の表面に露出したシリコンを選択的にマンガンシリサイド化する。
【選択図】図2
Description
第1の実施形態は、表面にシリコンとシリコン酸化物とが露出している基板上にシリサイドを形成するシリサイドの形成方法であって、基板の表面に露出したシリコンを選択的、かつ、直接にシリサイド化する例である。
図1は、この発明の第1の実施形態に係るシリサイドの形成方法を実施することが可能な成膜装置の一例を概略的に示す断面図である。本例では、成膜装置の一例として、被処理基板、例えば、半導体ウエハ(以下ウエハという)上に、熱CVD法を用いて膜を成膜する熱CVD装置を例示するが、被処理基板はウエハに限られるものではなく、また、成膜装置も熱CVD装置に限られるものでもない。
次に、上記熱CVD装置10を用いたシリサイドの形成方法を説明する。
本例のように、マンガン有機化合物ガスを用いてシリコンを直接にマンガンシリサイド化する際の処理条件の一例としては、以下の条件を例示することができる。
キャリアガス : H2ガス
(EtCp)2Mn/H2流量比= 7sccm/25sccm
成膜温度 : 400℃以上
成膜圧力 : 133Pa
成膜時間 : 10min
(利点)
上記第1の実施形態に係るシリサイドの形成方法によれば、表面にシリコンとシリコン酸化物とが露出しているシリコン基板101上に、マンガン有機化合物ガスを供給し、シリコン基板101の表面に露出したシリコンを選択的、かつ、直接にシリサイド化する。この際、シリコン基板101の表面に露出したシリコン酸化物には、酸化マンガン膜109が形成される。酸化マンガン膜109は絶縁物である。このため、シリコン酸化物の露出面、本例では、素子分離領域102の露出面、及び側壁絶縁膜107の露出面に、酸化マンガン膜109が形成されてこの酸化マンガン膜109が残ったとしても、ゲート電極105、ソース拡散層104s、及びドレイン拡散層104dが電気的にショートすることはない。しかも、酸化マンガン膜109には、膜厚がある値に達すると、それ以上は膜厚が増加しない、というセルフリミット現象を持つ。例えば、上記処理条件において形成され得る酸化マンガン膜109の膜厚は、約2以上7nmのように極めて薄い。このため、シリコン基板101上に酸化マンガン膜109が残ったとしても、半導体装置の構造自体に与える影響、例えば、素子分離領域102や側壁絶縁膜107の膜厚が局所的に増加するなどの影響も小さい。このため、マンガンシリサイド層108と同時に形成された酸化マンガン膜109は、除去する必要はない。
上記第1の実施形態において、シリコンを選択的にマンガンシリサイド化した後、シリコン基板101の温度を400℃以上としてシリコン基板101を熱処理し、マンガンシリサイド層108を結晶化、又は結晶粒成長させるようにしても良い。
上記第1の実施形態においては、マンガンシリサイド層108と同時に酸化マンガン膜109が形成される。この酸化マンガン膜109の膜厚を、より薄くしたい場合には、シリコン基板101の表面上にマンガン有機化合物ガスを供給する前に、予めシリコン基板101の温度を、シリコン基板101の表面上にマンガン有機化合物ガスを供給する際の温度以上、即ち、成膜温度以上としてシリコン基板101をアニールしておくと良い。このアニールにより、シリコン基板101を脱ガスする、特に、水分(例えばH2OやOH)を蒸発させておくことができる。特に、シリコン酸化物から上記水分を蒸発させておくことで、シリコン酸化物中から、マンガン有機化合物を酸化マンガンとさせる物質を減らしておくことができる。このため、シリコン酸化物の表面に形成される酸化マンガン膜109の膜厚を、より薄くすることができる。
第2の実施形態は、表面にシリコンとシリコン酸化物とが露出している基板上にシリサイドを形成するシリサイドの形成方法であって、基板の表面に露出したシリコン上に選択的に金属マンガンを形成し、この金属マンガンをシリコンと反応させてシリコンをシリサイド化する例である。
図3は、この発明の第2の実施形態に係るシリサイドの形成方法を実施することが可能な成膜システムの一例を概略的に示す平面図である。本例は、成膜システムの一例として、被処理基板、例えば、ウエハ上に、成膜処理を施す成膜システムを例示するが、被処理基板はウエハに限られるものではない。
次に、上記成膜システム30を用いたシリサイドの形成方法を説明する。
マンガン有機化合物ガス : (EtCp)2Mnガス
キャリアガス : H2ガス
(EtCp)2Mn/H2流量比= 7sccm/25sccm
成膜温度 : 400℃以上
成膜圧力 : 133Pa
成膜時間 : 10min
次に、マンガン膜110が形成されたシリコン基板101を、大気暴露することなく、図3に示した成膜システム30の処理チャンバ41aから搬送室42へと搬送機構44を用いて搬出する。さらに、シリコン基板101を、大気暴露することなく、図3に示した成膜システム30の搬送室42から処理チャンバ41bへと搬送機構44を用いて搬入する。図5Bに示す状態のシリコン基板101を、図4に示した熱処理装置70の載置台72上に載置する。次いで、ヒータ72aを用いてシリコン基板101の温度を400℃以上としてマンガン膜110が形成されたシリコン基板101を熱処理する。熱処理条件の一例としては、以下の条件を例示することができる。
処理雰囲気 : Ar
熱処理温度 : 400℃以上
熱処理圧力 : 133Pa
熱処理時間 : 10〜30min
この熱処理により、図5Cに示すように、シリコン基板101の表面に露出したシリコン、本例では、シリコン基板101、ソース拡散層104s、ドレイン拡散層104d、及びゲート電極105の露出面が選択的にマンガンシリサイド化される。これにより、ソース拡散層104s、ドレイン拡散層104d、及びゲート電極105に、マンガンシリサイド化された領域(マンガンシリサイド層)108が形成される。また、シリコン基板101の表面に露出したシリコン酸化物、本例では、素子分離領域102、及び側壁絶縁膜107の露出面には、第1の実施形態と同様に、酸化マンガン膜109が形成される。
上記第2の実施形態に係るシリサイドの形成方法によれば、表面にシリコンとシリコン酸化物とが露出しているシリコン基板101上に、マンガン有機化合物ガスを供給し、シリコン基板101の表面に露出したシリコン上に選択的にマンガン膜110を形成する。この後、マンガン膜110が形成されたシリコン基板101を熱処理し、シリコン基板101の表面に露出したシリコンをマンガンシリサイド化する。
第3の実施形態は、上記第1の実施形態に係るシリサイドの形成方法、又は上記第2の実施形態に係るシリサイドの形成方法を用いて形成された半導体装置の例である。
図6Aに示すように第1例に係る半導体装置は、MOSFETである。
図6Bに示すように、第2例に係るMOSFETが、図6Aに示した第1例に係るMOSFETと異なるところは、ゲート絶縁膜106bが、シリコン酸化物よりも比誘電率が高い高誘電率絶縁膜(high−k)を用いて形成されていることにある。高誘電率絶縁膜の例は、ハフニウムオキサイド(HfOx)、ハフニウムシリコンオキサイド(HfSiOx)、ジルコニウムオキサイド(ZrOx)などである。
図6Cに示すように、第3例に係るMOSFETが、図6Bに示した第2例に係るMOSFETと異なるところは、ゲート電極105bがメタル(Metal)とドープトポリシリコン(poly−Si)との積層構造であり、かつ、ドープトポリシリコン層の表面近傍に、マンガンシリサイド層108が形成されていることにある。
図6Dに示すように、第4例に係るMOSFETが、図6Cに示した第3例に係るMOSFETと異なるところは、ゲート絶縁膜106cが、酸化マンガン膜(MnOx)を用いて形成されていることにある。
図6Eに示すように、第5例に係るMOSFETが、図6Bに示した第2例に係るMOSFETと異なるところは、ゲート電極105cを、全てマンガンシリサイド化したことにある。
図6Fに示すように、第6例に係るMOSFETが、図6Eに示した第5例に係るMOSFETと異なるところは、ゲート電極105dを、全てマンガンシリサイド化し、かつ、ゲート電極105dの上面からゲート絶縁膜106bに向かってマンガンの量を減らしていることにある。即ち、ゲート電極105dの上面においてはマンガンリッチなマンガンシリサイドが形成されている。そして、ゲート電極105dの上面からゲート絶縁膜106bに向かうにしたがってマンガンの含有量が漸減し、ゲート電極105dとゲート絶縁膜106bとが接する領域においては、シリコンリッチなマンガンシリサイドが形成されている。
図6Gに示すように、第7例に係るMOSFETが、図6Eに示した第5例に係るMOSFETと異なるところは、ゲート絶縁膜106cが、酸化マンガン膜(MnOx)を用いて形成されていることにある。
Cp2Mn[=Mn(C5H5)2]
(MeCp)2Mn[=Mn(CH3C5H4)2]
(i−PrCp)2Mn[=Mn(C3H7C5H4)2]
MeCpMn(CO)3[=(CH3C5H4)Mn(CO)3]
(t−BuCp)2Mn[=Mn(C4H9C5H4)2]
Mn(DMPD)(EtCp)[=Mn(C7H11C2H5C5H4)]、及び
((CH3)5Cp)2Mn[=Mn((CH3)5C5H4)2]
また、上記実施形態においては、上記シクロペンタジエニル系のマンガン有機化合物ガスを供給する際のキャリアガスとして、H2ガスを用いたが、Arガス、又はN2ガスなどの不活性ガスのいずれかを用いることも可能である。
Mn(DPM)2[=Mn(C11H19O2)2]
Mn(DPM)3[=Mn(C11H19O2)3]
Mn(acac)2[=Mn(C5H7O2)2]
Mn(acac)3[=Mn(C5H7O2)3]
Mn(hfac)2[=Mn(C5HF6O2)2]
Mn(iPr−AMD)2)[=Mn(C3H7NC(CH3)NC3H7)2]
Mn(tBu−AMD)2)[=Mn(C4H9NC(CH3)NC4H9)2]
その他、この発明は、その趣旨を逸脱しない範囲で様々に変形することができる。
Claims (10)
- 表面にシリコンとシリコン酸化物とが露出している基板上にシリサイドを形成するシリサイドの形成方法であって、
前記基板の温度を400℃以上として、前記シリコンと前記シリコン酸化物とが露出している前記基板の表面上にマンガン有機化合物ガスを供給し、
前記基板の表面に露出した前記シリコンを選択的にマンガンシリサイド化することを特徴とするシリサイドの形成方法。 - 前記シリコンのみを選択的にマンガンシリサイド化した後、
前記基板の温度を400℃以上として前記基板を熱処理し、前記マンガンシリサイドを結晶化、又は結晶粒成長させることを特徴とする請求項1に記載のシリサイドの形成方法。 - 表面にシリコンとシリコン酸化物とが露出している基板上にシリサイドを形成するシリサイドの形成方法であって、
前記基板の温度を400℃以上として、前記シリコンと前記シリコン酸化物とが露出している前記基板の表面上にマンガン有機化合物ガスを供給し、
前記基板の表面に露出した前記シリコン上に選択的にマンガンを形成し、
前記基板の温度を400℃以上として前記基板を熱処理し、前記マンガンと前記基板の表面に露出した前記シリコンとを反応させて、前記シリコンをマンガンシリサイド化することを特徴とするシリサイドの形成方法。 - 前記金属マンガンを形成する工程と、前記シリコンをマンガンシリサイド化する工程とが、大気暴露されることなく連続して行われることを特徴とする請求項3に記載のシリサイドの形成方法。
- 前記基板の表面上にマンガン有機化合物ガスを供給する前に、
前記基板の温度を、前記基板の表面上にマンガン有機化合物ガスを供給する際の温度以上として前記基板をアニールし、前記表面にシリコンとシリコン酸化物とが露出している基板を脱ガスしておくことを特徴とする請求項1から請求項4のいずれか一項に記載のシリサイドの形成方法。 - 前記マンガン有機化合物ガスが、シクロペンタジエニル系のマンガン有機化合物ガスであることを特徴とする請求項1から請求項5のいずれか一項に記載のシリサイドの形成方法。
- 前記シクロペンタジエニル系のマンガン有機化合物ガスを供給する際のキャリアガスが、
H2ガス、Arガス、N2ガスのいずれかから選ばれることを特徴とする請求項6にシリサイドの形成方法。 - 前記シクロペンタジエニル系のマンガン有機化合物ガスが、
(EtCp)2Mn[=Mn(C2H5C5H4)2]
Cp2Mn[=Mn(C5H5)2]
(MeCp)2Mn[=Mn(CH3C5H4)2]
(i−PrCp)2Mn[=Mn(C3H7C5H4)2]
MeCpMn(CO)3[=(CH3C5H4)Mn(CO)3]
(t−BuCp)2Mn[=Mn(C4H9C5H4)2]
Mn(DMPD)(EtCp)[=Mn(C7H11C2H5C5H4)]、及び
((CH3)5Cp)2Mn[=Mn((CH3)5C5H4)2]
CH3Mn(CO)5
Mn(DPM)2[=Mn(C11H19O2)2]
Mn(DPM)3[=Mn(C11H19O2)3]
Mn(acac)2[=Mn(C5H7O2)2]
Mn(acac)3[=Mn(C5H7O2)3]
Mn(hfac)2[=Mn(C5HF6O2)2]
Mn(iPr−AMD)2)[=Mn(C3H7NC(CH3)NC3H7)2]
Mn(tBu−AMD)2)[=Mn(C4H9NC(CH3)NC4H9)2]
の少なくともいずれか一つを含むガスから選ばれることを特徴とする請求項6又は請求項7に記載のシリサイドの形成方法。 - シリコン基板と、
前記シリコン基板内に形成され、前記シリコン基板の表面に素子領域を画定する、シリコン酸化物を含む素子分離領域と、
前記素子領域内に形成されたソース拡散層、及びドレイン拡散層と、
前記ソース拡散層と前記ドレイン拡散層との間の前記素子領域上に、この素子領域と電気的に絶縁されて形成されたゲート電極とを備え、
前記ソース拡散層、及び前記ドレイン拡散層の一部が、マンガンシリサイド化された領域を含むことを特徴とする半導体装置。 - 前記ゲート電極がシリコンを含んで構成され、
前記シリコンを含むゲート電極が、マンガンシリサイド化された領域を含むことを特徴とする請求項9に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009224358A JP5608350B2 (ja) | 2009-09-29 | 2009-09-29 | 選択的なシリサイドの形成方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009224358A JP5608350B2 (ja) | 2009-09-29 | 2009-09-29 | 選択的なシリサイドの形成方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011077110A true JP2011077110A (ja) | 2011-04-14 |
JP5608350B2 JP5608350B2 (ja) | 2014-10-15 |
Family
ID=44020828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009224358A Expired - Fee Related JP5608350B2 (ja) | 2009-09-29 | 2009-09-29 | 選択的なシリサイドの形成方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5608350B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014062312A (ja) * | 2012-09-24 | 2014-04-10 | Tokyo Electron Ltd | マンガンシリケート膜の形成方法、処理システム、半導体デバイスの製造方法および半導体デバイス |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567585A (ja) * | 1991-09-10 | 1993-03-19 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0685083A (ja) * | 1992-08-31 | 1994-03-25 | Sony Corp | 金属材料堆積方法及び半導体装置 |
JPH1197673A (ja) * | 1997-09-17 | 1999-04-09 | Toshiba Corp | 半導体装置 |
JPH11274102A (ja) * | 1998-03-25 | 1999-10-08 | Matsushita Electron Corp | 半導体装置の製造方法及びその製造装置 |
JP2000195821A (ja) * | 1998-12-24 | 2000-07-14 | Nec Corp | 半導体製造方法及び装置 |
JP2000216382A (ja) * | 1999-01-22 | 2000-08-04 | Nec Corp | 半導体装置の製造方法 |
JP2007080995A (ja) * | 2005-09-13 | 2007-03-29 | Toshiba Corp | 半導体装置 |
JP2007308789A (ja) * | 2006-04-19 | 2007-11-29 | Tokyo Electron Ltd | 成膜装置及び成膜方法 |
-
2009
- 2009-09-29 JP JP2009224358A patent/JP5608350B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567585A (ja) * | 1991-09-10 | 1993-03-19 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0685083A (ja) * | 1992-08-31 | 1994-03-25 | Sony Corp | 金属材料堆積方法及び半導体装置 |
JPH1197673A (ja) * | 1997-09-17 | 1999-04-09 | Toshiba Corp | 半導体装置 |
JPH11274102A (ja) * | 1998-03-25 | 1999-10-08 | Matsushita Electron Corp | 半導体装置の製造方法及びその製造装置 |
JP2000195821A (ja) * | 1998-12-24 | 2000-07-14 | Nec Corp | 半導体製造方法及び装置 |
JP2000216382A (ja) * | 1999-01-22 | 2000-08-04 | Nec Corp | 半導体装置の製造方法 |
JP2007080995A (ja) * | 2005-09-13 | 2007-03-29 | Toshiba Corp | 半導体装置 |
JP2007308789A (ja) * | 2006-04-19 | 2007-11-29 | Tokyo Electron Ltd | 成膜装置及び成膜方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014062312A (ja) * | 2012-09-24 | 2014-04-10 | Tokyo Electron Ltd | マンガンシリケート膜の形成方法、処理システム、半導体デバイスの製造方法および半導体デバイス |
Also Published As
Publication number | Publication date |
---|---|
JP5608350B2 (ja) | 2014-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8476714B2 (en) | Semiconductor device | |
TWI663654B (zh) | 低溫熱氧化或電漿氧化之氧化後退火 | |
CN100459148C (zh) | 半导体装置 | |
US20090065816A1 (en) | Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure | |
CN101523593B (zh) | 半导体装置制造方法以及半导体装置 | |
US7335266B2 (en) | Method of forming a controlled and uniform lightly phosphorous doped silicon film | |
US20120171863A1 (en) | Metal silicide film forming method | |
CN103069552A (zh) | 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管 | |
US7674710B2 (en) | Method of integrating metal-containing films into semiconductor devices | |
JPWO2006137287A1 (ja) | 半導体装置の製造方法および基板処理装置 | |
KR101678266B1 (ko) | 반도체 장치의 제조 방법 및 제조 장치 | |
JP2016072454A (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
US20050124121A1 (en) | Anneal of high-k dielectric using NH3 and an oxidizer | |
JP2007048926A (ja) | W系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体 | |
JP2010087167A (ja) | 半導体装置の製造方法 | |
JP5608350B2 (ja) | 選択的なシリサイドの形成方法及び半導体装置 | |
US11062900B2 (en) | Method of reducing effective oxide thickness in a semiconductor structure | |
CN112823408A (zh) | 使用金属基前驱物的原子层沉积(ald)工艺的n型金属氧化物半导体(nmos)金属栅极材料的方法与设备 | |
TWI674625B (zh) | 原位羥化裝置 | |
JP2011166160A (ja) | 積層膜の形成方法 | |
CN101473418A (zh) | TaSiN膜的成膜方法 | |
JP5889821B2 (ja) | 金属シリサイド層の製造方法 | |
JP2006203228A (ja) | 半導体集積回路装置の製造方法 | |
JP2014143252A (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
TWI837191B (zh) | 使用金屬基前驅物之原子層沉積(ald)製程的n型金屬氧化物半導體(nmos)金屬閘極材料之方法與設備 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140812 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5608350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |