JP2011077110A - シリサイドの形成方法及び半導体装置 - Google Patents

シリサイドの形成方法及び半導体装置 Download PDF

Info

Publication number
JP2011077110A
JP2011077110A JP2009224358A JP2009224358A JP2011077110A JP 2011077110 A JP2011077110 A JP 2011077110A JP 2009224358 A JP2009224358 A JP 2009224358A JP 2009224358 A JP2009224358 A JP 2009224358A JP 2011077110 A JP2011077110 A JP 2011077110A
Authority
JP
Japan
Prior art keywords
manganese
silicide
silicon
substrate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009224358A
Other languages
English (en)
Other versions
JP5608350B2 (ja
Inventor
Kenji Matsumoto
賢治 松本
Hitoshi Ito
仁 伊藤
Hiroshi Sato
浩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009224358A priority Critical patent/JP5608350B2/ja
Publication of JP2011077110A publication Critical patent/JP2011077110A/ja
Application granted granted Critical
Publication of JP5608350B2 publication Critical patent/JP5608350B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Silicon Compounds (AREA)

Abstract

【課題】 ウェット洗浄工程を増加させることなく、かつ、より低温でシリサイドを形成することが可能なシリサイドの形成方法を提供すること。
【解決手段】 表面にシリコンとシリコン酸化物とが露出している基板101上にシリサイドを形成するシリサイドの形成方法であって、基板101の温度を400℃以上として、シリコンとシリコン酸化物とが露出している基板101の表面上にマンガン有機化合物ガスを供給し、基板101の表面に露出したシリコンを選択的にマンガンシリサイド化する。
【選択図】図2

Description

この発明は、シリサイドの形成方法及び半導体装置に関する。
動作電圧が低く、かつ、性能の良いトランジスタを得るため、スケーリング則に基いた微細化が行われている。微細化によりトランジスタのゲート長、ゲート幅、及びゲート絶縁膜の厚みが小さくなると、ゲート電極の電気抵抗や拡散層の電気抵抗などの寄生抵抗が増大する。この事情を克服するため、ゲート電極や拡散層の表面にチタン(Ti)やコバルト(Co)といった金属を含んだシリサイドを形成して電気抵抗を下げることが行われている。
また、シリサイドを、ゲート電極や拡散層に対して自己整合的に形成するサリサイド技術も知られている(例えば、特許文献1)。
特開平10−144625号公報
しかし、一般的にシリサイドを形成するためには、600℃〜800℃という高温処理が必要である。
また、サリサイド技術においては、ゲート電極や拡散層に対して自己整合的にシリサイドを形成できるので加工を簡略化できる利点があるものの、シリサイド化されずに、酸化シリコン膜上などに残った未反応の金属膜を薬液で溶解除去する必要があり、ウェット洗浄工程が増える、という事情がある。
この発明は、上記事情に鑑みて為されたもので、ウェット洗浄工程を増加させることなく、かつ、より低温でシリサイドを形成することが可能なシリサイドの形成方法、及びこのシリサイドの形成方法を用いて形成された半導体装置を提供する。
上記課題を解決するため、この発明の第1の態様に係るシリサイドの形成方法は、表面にシリコンとシリコン酸化物とが露出している基板上にシリサイドを形成するシリサイドの形成方法であって、前記基板の温度を400℃以上として、前記シリコンと前記シリコン酸化物とが露出している前記基板の表面上にマンガン有機化合物ガスを供給し、前記基板の表面に露出した前記シリコンを選択的にマンガンシリサイド化する。
この発明の第2の態様に係るシリサイドの形成方法は、表面にシリコンとシリコン酸化物とが露出している基板上にシリサイドを形成するシリサイドの形成方法であって、前記基板の温度を400℃以上として、前記シリコンと前記シリコン酸化物とが露出している前記基板の表面上にマンガン有機化合物ガスを供給し、前記基板の表面に露出した前記シリコン上に選択的にマンガンを形成し、前記基板の温度を400℃以上として前記基板を熱処理し、前記マンガンと前記基板の表面に露出した前記シリコンとを反応させて、前記シリコンをマンガンシリサイド化する。
この発明の第3の態様に係る半導体装置は、第1導電型のシリコン基板と、前記シリコン基板内に形成され、前記シリコン基板の表面に素子領域を画定する、シリコン酸化物を含む素子分離領域と、前記素子領域内に形成された第2導電型のソース拡散層、及びドレイン拡散層と、前記ソース拡散層と前記ドレイン拡散層との間の前記素子領域上に、この素子領域と電気的に絶縁されて形成されたゲート電極とを備え、前記ソース拡散層、及び前記ドレイン拡散層の一部が、マンガンシリサイド化された領域を含む。
この発明によれば、ウェット洗浄工程を増加させることなく、かつ、より低温でシリサイドを形成することが可能なシリサイドの形成方法、及びこのシリサイドの形成方法を用いて形成された半導体装置を提供できる。
この発明の第1の実施形態に係るシリサイドの形成方法を実施することが可能な成膜装置の一例を概略的に示す断面図 この発明の第1の実施形態に係るシリサイドの形成方法の一例を示す断面図 この発明の第2の実施形態に係るシリサイドの形成方法を実施することが可能な成膜システムの一例を概略的に示す平面図 この発明の第2の実施形態に係るシリサイドの形成方法を実施することが可能な熱処理装置の一例を概略的に示す断面図 この発明の第2の実施形態に係るシリサイドの形成方法の一例を示す断面図 この発明の第3の実施形態に係る半導体装置を示す断面図
以下、添付図面を参照してこの発明の実施の形態について説明する。この説明において、参照する図面全てにわたり、同一の部分については同一の参照符号を付す。
(第1の実施形態)
第1の実施形態は、表面にシリコンとシリコン酸化物とが露出している基板上にシリサイドを形成するシリサイドの形成方法であって、基板の表面に露出したシリコンを選択的、かつ、直接にシリサイド化する例である。
(装置構成)
図1は、この発明の第1の実施形態に係るシリサイドの形成方法を実施することが可能な成膜装置の一例を概略的に示す断面図である。本例では、成膜装置の一例として、被処理基板、例えば、半導体ウエハ(以下ウエハという)上に、熱CVD法を用いて膜を成膜する熱CVD装置を例示するが、被処理基板はウエハに限られるものではなく、また、成膜装置も熱CVD装置に限られるものでもない。
図1に示すように、熱CVD装置10は処理チャンバ11を有する。処理チャンバ11内にはウエハWを水平に載置する載置台12が設けられている。載置台12内にはウエハWの温調手段であるヒータ12aが設けられている。ヒータ12aには、温度を制御するための、図示せぬ温度測定手段、例えば、熱電対が取り付けられている。載置台12には昇降機構12bによって昇降自在な3本のリフターピン12c(便宜上2本のみ図示)が設けられている。ウエハWはリフターピン12cを用いて昇降され、図示せぬウエハ搬送手段と載置台12との間でウエハWの受け渡しが行われる。
処理チャンバ11の底部には排気管13の一端が接続され、排気管13の他端には排気装置14が接続されている。処理チャンバ11の側壁には、ゲートバルブGにより開閉される搬送口15が形成されている。
処理チャンバ11の天井部には載置台12に対向するガスシャワーヘッド16が設けられている。ガスシャワーヘッド16はガス室16aを備え、ガス室16aに供給されたガスは複数のガス吐出孔16bから処理チャンバ11内に供給される。
ガスシャワーヘッド16には、原料ガス、例えば、マンガン有機化合物を含むガスを、ガス室16aに導入する原料ガス供給配管系17が接続される。
原料ガス供給配管系17は、原料ガス供給路17aを備えている。原料ガス供給路17aの上流には原料貯留部18が接続されている。原料貯留部18にはマンガン原料、例えば、マンガン有機化合物が貯留されている。本例では、マンガン有機化合物としてシクロペンタジエニル系のマンガン有機化合物、例えば、(EtCp)Mn(ビスエチルシクロペンタジエニルマンガン)18aが液体の状態で貯留されている。(EtCp)Mnは、マンガンプリカーサである。原料貯留部18にはバブリング機構19が接続されている。
バブリング機構19は、例えば、バブリング用ガスが貯留されたバブリング用ガス貯留部19aと、バブリング用ガスを原料貯留部18に導くバブリング用ガス供給管19bと、バブリング用ガス供給管19b中を流れるバブリング用ガスの流量を調節するマスフローコントローラ(MFC)19c及びバルブ19dとを含んで構成される。バブリング用ガスの例は、アルゴン(Ar)ガス、水素(H)ガス、及び窒素(N)ガス等である。バブリング用ガス供給管19bの一端は、原料貯留部18に貯留された原料液体、本例では、(EtCp)Mn中に配置される。バブリング用ガス供給管19bからバブリング用ガスを噴出させることで原料液体がバブリングされて気化される。気化された原料ガス、本例では気化された(EtCp)Mnは、原料ガス供給路17a、及び原料ガス供給路17aを開閉するバルブ17bを介してガス室16aに供給される。なお、バブリング用ガスは、キャリアガスとしても使用される。
なお、原料ガスの供給方法としては、上述のように原料液体をバブリングして気化させるバブリング法に限られることはなく、原料液体をベーパライザに送り、ベーパライザを用いて原料液体を気化させる、いわゆる液送り法を用いることも可能である。
バルブ17bと原料貯留部18との間には、排気装置14に接続されるプリフローライン20が接続されている。プリフローライン20にはバルブ20aが設けられている。原料ガスのバブリング流量が安定するまでは、バルブ17bを閉じ、バルブ20aを開けることで、原料ガスをプリフローライン20に流す。バブリング流量が安定し、かつ、原料ガスの供給タイミングになったときには、バルブ20aを閉じてバルブ17bを開けることで、原料ガスを原料ガス供給路17aへと流す。
バルブ17bとガス室16aとの間には、パージ機構21が接続されている。
パージ機構21は、例えば、パージ用ガスが貯留されたパージ用ガス貯留部21aと、パージ用ガスを原料ガス供給路17aに導くパージ用ガス供給管21bと、パージ用ガス供給管21b中を流れるパージ用ガスの流量を調節するマスフローコントローラ(MFC)21c、バルブ21d及び21eとを含んで構成される。バルブ21dは、パージ用ガス貯留部21aとマスフローコントローラ21cとの間に設けられ、バルブ21eは、原料ガス供給路17aとマスフローコントローラ21cとの間に設けられる。パージ用ガスの例は、アルゴン(Ar)ガス、水素(H)ガス、及び窒素(N)ガス等である。原料ガス供給路17aの内部、ガス室16aの内部、及び処理チャンバ11の内部をパージする際には、バルブ17bを閉じ、バルブ21d、21eを開けることで、パージ用ガスを、原料ガス供給路17aにパージ用ガス供給管21bを介して流す。パージ用ガスは、原料ガスのバブリング用ガスとしても使用することができる。つまり、バブリング用ガス貯留部19aとパージ用ガス貯留部21aは共通の構成としてもよい。
制御部23は、熱CVD装置10を制御する。制御部23は、プロセスコントローラ23a、ユーザーインターフェース23b、及び記憶部23cを含んで構成される。ユーザーインターフェース23bは、工程管理者が、熱CVD装置10を管理するためにコマンドの入力操作等を行うキーボード、熱CVD装置10の稼働状況を可視化して表示するディスプレイ等を含む。記憶部23cには、熱CVD装置10による処理を、プロセスコントローラ23aの制御にて実現するための制御プログラムや駆動条件データ等が記録されたレシピが格納される。レシピは、必要に応じてユーザーインターフェース23bからの指示により記憶部23cから呼び出され、プロセスコントローラ23aに実行させることで熱CVD装置10が制御される。レシピは、例えば、CD−ROM、ハードディスク、フラッシュメモリなどのコンピュータ読み取り可能な記憶媒体に格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させて利用したりすることも可能である。
(シリサイドの形成方法)
次に、上記熱CVD装置10を用いたシリサイドの形成方法を説明する。
図2A及び図2Bは、この発明の第1の実施形態に係るシリサイドの形成方法の一例を示す断面図である。図2Aには、ウエハWとしてのシリコン基板101にMOSFETが形成された時点が示されている。
図2Aに示すように、ウエハWであるp型又はn型のシリコン基板101の表面には、素子分離領域102が形成されている。素子分離領域102は、シリコン酸化物を含む絶縁体として形成され、シリコン基板101の表面に活性領域、例えば、MOSFETのソース拡散層及びドレイン拡散層等が形成される素子領域103を画定する。素子分離領域102に用いられるシリコン酸化物を含む絶縁体の一例は、CVD法を用いて形成された二酸化シリコン(CVD−SiO)である。素子領域103内にはシリコン基板101とは反対導電型のソース拡散層104s、及びドレイン拡散層104dが形成されている。ソース拡散層104sとドレイン拡散層104dとの間の素子領域103はチャネルとして機能する。このチャネル上には、素子領域103と電気的に絶縁されて形成されたシリコンを含むゲート電極105が形成されている。本例では、チャネル上にゲート絶縁膜106を形成し、ゲート絶縁膜106上にゲート電極105を形成している。ゲート絶縁膜106は、本例ではシリコン酸化物を含む絶縁体から構成されている。ゲート絶縁膜106に用いられるシリコン酸化物を含む絶縁体の一例は、熱酸化法を用いてシリコン基板101を酸化することで形成された二酸化シリコン(Thermal−SiO)である。また、シリコンを含むゲート電極105の一例は、n型又はp型にドープされたドープトポリシリコンである。ゲート電極105の側壁には、側壁絶縁膜107が形成されている。本例の側壁絶縁膜107は、シリコン酸化物を含む絶縁体から構成される。側壁絶縁膜107に用いられるシリコン酸化物を含む絶縁体の一例は、CVD法を用いて形成された二酸化シリコン(CVD−SiO)である。
このように、図2Aには、表面にシリコンとシリコン酸化物とが露出しているシリコン基板101が示されている。
次に、図2Aに示す状態のシリコン基板101を、図1に示した熱CVD装置10の処理チャンバ11内に搬入し、シリコン基板101を載置台12上に載置する。次いで、ヒータ12aを用いてシリコン基板101を400℃以上の成膜温度に加熱する。次いで、シリコン基板101の温度が成膜温度に達したら、図2Bに示すように、シリコンとシリコン酸化物とが露出しているシリコン基板101の表面上にマンガン有機化合物ガスを供給する。次いで、所定の成膜時間、シリコン基板101を成膜温度に維持するとともに、マンガン有機化合物ガスの供給を続ける。これにより、シリコン基板101の表面に露出したシリコン、本例では、シリコン基板101、ソース拡散層104s、ドレイン拡散層104d、及びゲート電極105の露出面が、選択的、かつ、直接にマンガンシリサイド化される。これにより、ソース拡散層104s、ドレイン拡散層104d、及びゲート電極105に、マンガンシリサイド化された領域(マンガンシリサイド層)108が形成される。また、シリコン基板101の表面に露出したシリコン酸化物、本例では、素子分離領域102、及び側壁絶縁膜107の露出面には、酸化マンガン膜109が形成される。
(処理条件)
本例のように、マンガン有機化合物ガスを用いてシリコンを直接にマンガンシリサイド化する際の処理条件の一例としては、以下の条件を例示することができる。
マンガン有機化合物ガス : (EtCp)Mnガス
キャリアガス : Hガス
(EtCp)Mn/H流量比= 7sccm/25sccm
成膜温度 : 400℃以上
成膜圧力 : 133Pa
成膜時間 : 10min
(利点)
上記第1の実施形態に係るシリサイドの形成方法によれば、表面にシリコンとシリコン酸化物とが露出しているシリコン基板101上に、マンガン有機化合物ガスを供給し、シリコン基板101の表面に露出したシリコンを選択的、かつ、直接にシリサイド化する。この際、シリコン基板101の表面に露出したシリコン酸化物には、酸化マンガン膜109が形成される。酸化マンガン膜109は絶縁物である。このため、シリコン酸化物の露出面、本例では、素子分離領域102の露出面、及び側壁絶縁膜107の露出面に、酸化マンガン膜109が形成されてこの酸化マンガン膜109が残ったとしても、ゲート電極105、ソース拡散層104s、及びドレイン拡散層104dが電気的にショートすることはない。しかも、酸化マンガン膜109には、膜厚がある値に達すると、それ以上は膜厚が増加しない、というセルフリミット現象を持つ。例えば、上記処理条件において形成され得る酸化マンガン膜109の膜厚は、約2以上7nmのように極めて薄い。このため、シリコン基板101上に酸化マンガン膜109が残ったとしても、半導体装置の構造自体に与える影響、例えば、素子分離領域102や側壁絶縁膜107の膜厚が局所的に増加するなどの影響も小さい。このため、マンガンシリサイド層108と同時に形成された酸化マンガン膜109は、除去する必要はない。
したがって、第1の実施形態によれば、従来のように、シリサイド化されずに、酸化シリコン膜上などに残った未反応の金属膜を薬液で溶解除去する必要がなく、例えば、ウェット洗浄工程を増加させることなく、マンガンシリサイド層108を形成することができる、という利点を得ることができる。
さらに、上記第1の実施形態に係るシリサイドの形成方法によれば、シリコン基板101の表面に露出したシリコンを選択的、かつ、直接にシリサイド化するに際し、成膜温度を400℃以上に低温化することができる。成膜温度を400℃以上に低温化しても、シリコン基板101、ソース拡散層104s、ドレイン拡散層104d、及びゲート電極105に、マンガンシリサイド層108を形成することができる。
このように、第1の実施形態によれば、マンガンシリサイド層108を形成するために600℃〜800℃という高温処理を必要としていた従来に比較して、より低温でマンガンシリサイド層108を形成することができる。
したがって、第1の実施形態によれば、マンガンシリサイド層108を形成するにあたり、昇温のために必要なエネルギを節約でき、例えば、半導体装置の製造コストの低減に有利、という利点を得ることができる。
また、上記第1の実施形態では、ドープトポリシリコンを用いてゲート電極105を形成した。そして、ドープトポリシリコンを用いたゲート電極105をマンガンシリサイド化することで、ゲート電極105の抵抗を低抵抗化した。しかしながら、ゲート電極105の抵抗の更なる低抵抗化のために、ゲート電極105にメタルを利用することが考えられている。ゲート電極105にメタルを利用した場合には、ゲート電極105を形成した後に行われるプロセスにおいては、ゲート電極105に与えられる熱ダメージを軽減するため、より低い温度で為されることが重要である。
この点、上記第1の実施形態では、ゲート電極105を形成した後に行われるソース拡散層104s、及びドレイン拡散層104dのシリサイド化プロセスを低温化できるので、ゲート電極105のメタル電極化にも有利である。
以上、第1の実施形態によれば、ウェット洗浄工程を増加させることなく、かつ、より低温でシリサイドを形成することが可能なシリサイドの形成方法を得ることができる。
(変形例1)
上記第1の実施形態において、シリコンを選択的にマンガンシリサイド化した後、シリコン基板101の温度を400℃以上としてシリコン基板101を熱処理し、マンガンシリサイド層108を結晶化、又は結晶粒成長させるようにしても良い。
このような変形例1によれば、マンガンシリサイド層108を単結晶化、又は結晶粒成長させることで、マンガンシリサイド層108が大きくなることによる抵抗値の低下、あるいは単結晶化、又は結晶粒が大きくなることによるシート抵抗の低下を、さらに図ることができる、という利点を得ることができる。
(変形例2)
上記第1の実施形態においては、マンガンシリサイド層108と同時に酸化マンガン膜109が形成される。この酸化マンガン膜109の膜厚を、より薄くしたい場合には、シリコン基板101の表面上にマンガン有機化合物ガスを供給する前に、予めシリコン基板101の温度を、シリコン基板101の表面上にマンガン有機化合物ガスを供給する際の温度以上、即ち、成膜温度以上としてシリコン基板101をアニールしておくと良い。このアニールにより、シリコン基板101を脱ガスする、特に、水分(例えばHOやOH)を蒸発させておくことができる。特に、シリコン酸化物から上記水分を蒸発させておくことで、シリコン酸化物中から、マンガン有機化合物を酸化マンガンとさせる物質を減らしておくことができる。このため、シリコン酸化物の表面に形成される酸化マンガン膜109の膜厚を、より薄くすることができる。
このような変形例2によれば、酸化マンガン膜109の膜厚を、より薄くできることで、素子分離領域102や側壁絶縁膜107の膜厚が局所的に増加するなどの影響を、さらに小さくすることができる、という利点を得ることができる。
なお、この変形例2は、後述する第2の実施形態においても有効に適用することができる。
(第2の実施形態)
第2の実施形態は、表面にシリコンとシリコン酸化物とが露出している基板上にシリサイドを形成するシリサイドの形成方法であって、基板の表面に露出したシリコン上に選択的に金属マンガンを形成し、この金属マンガンをシリコンと反応させてシリコンをシリサイド化する例である。
(装置構成)
図3は、この発明の第2の実施形態に係るシリサイドの形成方法を実施することが可能な成膜システムの一例を概略的に示す平面図である。本例は、成膜システムの一例として、被処理基板、例えば、ウエハ上に、成膜処理を施す成膜システムを例示するが、被処理基板はウエハに限られるものではない。
図3に示すように、成膜システム30は、ウエハWに処理を施す処理部40と、この処理部40にウエハWを搬入出する搬入出部50と、成膜システム30を制御する制御部60とを備えている。本例に係る成膜システム30は、クラスターツール型(マルチチャンバータイプ)の成膜システムである。
処理部40は、本例では、ウエハWに処理を施す処理チャンバ(PM)を二つ備えている(処理チャンバ41a、41b)。これらの処理チャンバ41a及び41bはそれぞれ、内部を所定の真空度に減圧可能に構成されている。処理チャンバ41aにおいては、ウエハWへの成膜処理としてマンガン膜のCVD成膜処理が行われ、処理チャンバ41bにおいてはマンガン膜が形成されたウエハWに対する熱処理が行われる。処理チャンバ41a及び41bは、ゲートバルブG1、G2を介して、一つの搬送室(TM)42に接続されている。
搬入出部50は、搬入出室(LM)51を備えている。搬入出室51は、内部を大気圧、又はほぼ大気圧、例えば、外部の大気圧に対してわずかに陽圧に調圧可能に構成されている。搬入出室51の平面形状は、本例では、平面から見て長辺、この長辺に直交する短辺を有した矩形である。矩形の長辺は処理部40に隣接する。搬入出室51は、ウエハWが収容されているキャリアCが取り付けられるロードポート(LP)を備えている。本例では、搬入出室51の処理部40に相対した長辺に、三つのロードポート52a、52b、及び52cが備えられている。本例においては、ロードポートの数を三つとしているが、これらに限られるものではなく、数は任意である。ロードポート52a乃至52cには各々、図示せぬシャッターが設けられており、ウエハWを格納した、あるいは空のキャリアCがこれらのロードポート52a乃至52cに取り付けられると、図示せぬシャッターが外れて外気の侵入を防止しつつ、キャリアCの内部と搬入出室51の内部とが連通される。矩形の短辺の位置には、キャリアCから取り出されたウエハWの向きを合わせるオリエンタ(ORT)53が備えられている。
処理部40と搬入出部50との間にはロードロック室(LLM)、本例では二つのロードロック室46a及び46bが設けられている。ロードロック室46a及び46bは各々、内部を所定の真空度、及び大気圧、もしくはほぼ大気圧に切り換え可能に構成されている。ロードロック室46a及び46bは各々、ゲートバルブG3、G4を介して搬入出室51の、ロードポート52a乃至52cが設けられた一辺に対向する一辺に接続され、ゲートバルブG5、G6を介して搬送室42の、処理チャンバ41a及び41bが接続された二辺以外の辺のうちの二辺に接続される。ロードロック室46a及び46bは、対応するゲートバルブG3又はG4を開放することにより搬入出室51と連通され、対応するゲートバルブG3又はG4を閉じることにより搬入出室51から遮断される。また、対応するゲートバルブG5又はG6を開放することにより搬送室42と連通され、対応するゲートバルブG5、又はG6を閉じることにより搬送室42から遮断される。
搬入出室51の内部には搬入出機構55が設けられている。搬入出機構55は、キャリアCに対するウエハWの搬入出、オリエンタ53に対するウエハWの搬入出、ロードロック室46a及び46bに対するウエハWの搬入出を行う。搬入出機構55は、例えば、二つの多関節アーム56a及び56bを有し、搬入出室51の長手方向に沿って延びるレール57上を走行可能に構成されている。多関節アーム56a及び56bの先端には、ハンド58a及び58bが取り付けられている。ウエハWは、ハンド58a又は58bに載せられ、上述したウエハWの搬入出が行われる。
搬送室42は真空保持可能な構成、例えば、真空容器として構成されている。このような搬送室42の内部には、処理チャンバ41a及び41b、並びにロードロック室46a及び46b相互間に対してウエハWの搬送を行う搬送機構44が設けられ、大気とは遮断された状態でウエハWが搬送される。搬送機構44は、搬送室42の略中央に配設されている。搬送機構44は、回転及び伸縮可能なトランスファアームを、例えば、複数本有する。本例では、例えば、二つのトランスファアーム44a及び44bを有する。トランスファアーム44a及び44bの先端には、ホルダ45a及び45bが取り付けられている。ウエハWは、ホルダ45a又は45bに保持され、上述したように、処理チャンバ41a及び41b、並びにロードロック室46a、46b相互間に対するウエハWの搬送が行われる。
制御部60は、成膜システム30を制御する。制御部60は、プロセスコントローラ60a、ユーザーインターフェース60b、及び記憶部60cを含んで構成される。ユーザーインターフェース60bは、工程管理者が、成膜システム30を管理するためにコマンドの入力操作等を行うキーボード、成膜システム30の稼働状況を可視化して表示するディスプレイ等を含む。記憶部60cには、成膜システム30による処理を、プロセスコントローラ60aの制御にて実現するための制御プログラムや駆動条件データ等が記録されたレシピが格納される。レシピは、必要に応じてユーザーインターフェース60bからの指示により記憶部60cから呼び出され、プロセスコントローラ60aに実行させることで成膜システム30が制御される。レシピは、例えば、CD−ROM、ハードディスク、フラッシュメモリなどのコンピュータ読み取り可能な記憶媒体に格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させて利用したりすることも可能である。
上記成膜システム30において、マンガン膜のCVD成膜処理を行う処理チャンバ41aを備える成膜装置は、例えば、上記図1に示した熱CVD装置10を用いることができる。
また、熱処理を行う処理チャンバ41bを備える熱処理装置は、例えば、図4に示す熱処理装置70を用いることができる。
図4に示すように、熱処理装置70は処理チャンバ41bを有する。処理チャンバ41b内にはウエハWを水平に載置する載置台72が設けられている。載置台72内にはウエハWの温調手段となるヒータ72aが設けられている。また、載置台72には図示せぬ昇降機構により昇降自在な3本のリフターピン72c(便宜上2本のみ図示)が設けられており、このリフターピン72cによりウエハWを昇降させ、図示せぬウエハ搬送手段と載置台72との間でウエハWの受け渡しを行う。
処理チャンバ41bの底部には排気管73の一端が接続され、排気管73の他端には排気装置74が接続されている。処理チャンバ41bの側壁には、ゲートバルブG2により開閉される搬送口75が形成されている。
処理チャンバ41bの天井部には載置台72に対向するガス吐出孔76が設けられている。ガス吐出孔には、例えば、処理ガスを処理チャンバ41bに導入する処理ガス供給配管系77が接続される。
処理ガス供給機構77は、例えば、処理ガスが貯留された処理ガス貯留部77aと、処理ガスを処理チャンバ41bに導く供給管77bと、供給管77b中を流れる処理ガスの流量を調節するマスフローコントローラ(MFC)77c、バルブ77d及び77eとを含んで構成される。バルブ77dは、処理ガス貯留部77aとマスフローコントローラ77cとの間に設けられ、バルブ77eは、供給管77bとマスフローコントローラ77cとの間に設けられる。処理ガスの例は、アルゴン(Ar)ガス、水素(H)ガス、及び窒素(N)ガス等である。尚、圧力制御のため、処理チャンバ41bには圧力計を設置すると共に、排気装置74には圧力制御弁が設けられるが、ここでは図示を省略している。
(シリサイドの形成方法)
次に、上記成膜システム30を用いたシリサイドの形成方法を説明する。
図5A〜図5Cは、この発明の第2の実施形態に係るシリサイドの形成方法の一例を示す断面図である。図5Aには、ウエハWとしてのシリコン基板101にMOSFETが形成された時点が示されており、図5Aには、図2Aに示した状態と全く同じ状態が示されている。即ち、図5Aには、表面にシリコンとシリコン酸化物とが露出しているシリコン基板101が示されている。
次に、図5Aに示す状態のシリコン基板101を、図3に示した成膜システム30の処理チャンバ41a内に搬入する。処理チャンバ41aを備える熱CVD装置は、図1を参照して説明した熱CVD装置10と同じ装置である。このため、以下図1を参照して説明すると、図5Aに示す状態のシリコン基板101を、図1に示した熱CVD装置10の処理チャンバ11内に搬入し、シリコン基板101を載置台12上に載置する。次いで、ヒータ12aを用いてシリコン基板101を400℃以上の成膜温度に加熱する。次いで、シリコン基板101の温度が成膜温度に達したら、図5Bに示すように、シリコンとシリコン酸化物とが露出しているシリコン基板101の表面上にマンガン有機化合物ガスを供給する。次いで、所定の成膜時間、シリコン基板101を成膜温度に維持するとともに、マンガン有機化合物ガスの供給を続ける。これにより、シリコン基板101の表面に露出したシリコン、本例では、シリコン基板101、ソース拡散層104s、ドレイン拡散層104d、及びゲート電極105上に選択的にマンガン膜110が形成される。本例のように、マンガン有機化合物ガスを用いてシリコン上に選択的にマンガン膜110を形成する処理条件の一例としては、以下の条件を例示することができる。
(処理条件)
マンガン有機化合物ガス : (EtCp)Mnガス
キャリアガス : Hガス
(EtCp)Mn/H流量比= 7sccm/25sccm
成膜温度 : 400℃以上
成膜圧力 : 133Pa
成膜時間 : 10min
次に、マンガン膜110が形成されたシリコン基板101を、大気暴露することなく、図3に示した成膜システム30の処理チャンバ41aから搬送室42へと搬送機構44を用いて搬出する。さらに、シリコン基板101を、大気暴露することなく、図3に示した成膜システム30の搬送室42から処理チャンバ41bへと搬送機構44を用いて搬入する。図5Bに示す状態のシリコン基板101を、図4に示した熱処理装置70の載置台72上に載置する。次いで、ヒータ72aを用いてシリコン基板101の温度を400℃以上としてマンガン膜110が形成されたシリコン基板101を熱処理する。熱処理条件の一例としては、以下の条件を例示することができる。
(熱処理条件)
処理雰囲気 : Ar
熱処理温度 : 400℃以上
熱処理圧力 : 133Pa
熱処理時間 : 10〜30min
この熱処理により、図5Cに示すように、シリコン基板101の表面に露出したシリコン、本例では、シリコン基板101、ソース拡散層104s、ドレイン拡散層104d、及びゲート電極105の露出面が選択的にマンガンシリサイド化される。これにより、ソース拡散層104s、ドレイン拡散層104d、及びゲート電極105に、マンガンシリサイド化された領域(マンガンシリサイド層)108が形成される。また、シリコン基板101の表面に露出したシリコン酸化物、本例では、素子分離領域102、及び側壁絶縁膜107の露出面には、第1の実施形態と同様に、酸化マンガン膜109が形成される。
(利点)
上記第2の実施形態に係るシリサイドの形成方法によれば、表面にシリコンとシリコン酸化物とが露出しているシリコン基板101上に、マンガン有機化合物ガスを供給し、シリコン基板101の表面に露出したシリコン上に選択的にマンガン膜110を形成する。この後、マンガン膜110が形成されたシリコン基板101を熱処理し、シリコン基板101の表面に露出したシリコンをマンガンシリサイド化する。
このような第2の実施形態においても、上記台1の実施形態と同様の利点を得ることができる。
(第3の実施形態)
第3の実施形態は、上記第1の実施形態に係るシリサイドの形成方法、又は上記第2の実施形態に係るシリサイドの形成方法を用いて形成された半導体装置の例である。
図6A〜図6Gは、この発明の第3の実施形態に係る半導体装置のいくつかの例を概略的に示す断面図である。
(第1例)
図6Aに示すように第1例に係る半導体装置は、MOSFETである。
図6Aに示すように、MOSFETは、n型又はp型のシリコン基板101と、シリコン基板101内に形成され、シリコン基板101の表面に素子領域103を画定する、シリコン酸化物を含む素子分離領域102と、素子領域103内に形成されたシリコン基板101とは反対導電型のソース拡散層104s、及びドレイン拡散層104dと、ソース拡散層104sとドレイン拡散層104dとの間の素子領域103上に、この素子領域103と電気的に絶縁、例えば、ゲート絶縁膜106aを介して形成されたゲート電極105aと、ゲート電極105aの側壁に形成された側壁絶縁膜107と、を備えている。第1例においては、素子分離領域102、及び側壁絶縁膜107が、シリコン酸化物、例えば、CVD法を用いて形成された二酸化シリコン(CVD−SiO)から構成されている。
さらに、第1例においては、ゲート絶縁膜106aが、シリコン酸化物、例えば、シリコン基板101を酸化することで形成された二酸化シリコン(Thermal−SiO)で構成され、ゲート電極105aがシリコン、例えば、n型又はp型にドープされたドープトポリシリコンを含んで構成されている。
そして、ソース拡散層104s、ドレイン拡散層104d、及びゲート電極105aに、上記第1の実施形態、又は上記第2の実施形態にしたがって形成されたマンガンシリサイド化された領域(MnSix:マンガンシリサイド層108)を含んでいる。
また、素子分離領域102、及び側壁絶縁膜107上には、酸化マンガン膜(MnOx)109が形成されている。
上記第1の実施形態、又は上記第2の実施形態に係るシリサイドの形成方法を用いることで、図6Aに示すように、ソース拡散層104s、ドレイン拡散層104d、及びゲート電極105aにマンガンシリサイド層108を含み、ソース拡散層104s、ドレイン拡散層104d、及びゲート電極105aのシート抵抗が低抵抗化されたMOSFETを形成することができる。
(第2例)
図6Bに示すように、第2例に係るMOSFETが、図6Aに示した第1例に係るMOSFETと異なるところは、ゲート絶縁膜106bが、シリコン酸化物よりも比誘電率が高い高誘電率絶縁膜(high−k)を用いて形成されていることにある。高誘電率絶縁膜の例は、ハフニウムオキサイド(HfOx)、ハフニウムシリコンオキサイド(HfSiOx)、ジルコニウムオキサイド(ZrOx)などである。
このように、第1の実施形態、又は上記第2の実施形態に係るシリサイドの形成方法では、ゲート絶縁膜106bに高誘電率絶縁膜を用いたMOSFETに対して、マンガンシリサイド層108を形成することもできる。
(第3例)
図6Cに示すように、第3例に係るMOSFETが、図6Bに示した第2例に係るMOSFETと異なるところは、ゲート電極105bがメタル(Metal)とドープトポリシリコン(poly−Si)との積層構造であり、かつ、ドープトポリシリコン層の表面近傍に、マンガンシリサイド層108が形成されていることにある。
このように、第1の実施形態、又は上記第2の実施形態に係るシリサイドの形成方法では、ゲート電極105bにメタルとドープトポリシリコンとが積層された構造を用いたMOSFETに対して、マンガンシリサイド層108を形成することもできる。
(第4例)
図6Dに示すように、第4例に係るMOSFETが、図6Cに示した第3例に係るMOSFETと異なるところは、ゲート絶縁膜106cが、酸化マンガン膜(MnOx)を用いて形成されていることにある。
このように、第1の実施形態、又は上記第2の実施形態に係るシリサイドの形成方法では、ゲート絶縁膜106cに酸化マンガン膜を用いたMOSFETに対して、マンガンシリサイド層108を形成することもできる。
(第5例)
図6Eに示すように、第5例に係るMOSFETが、図6Bに示した第2例に係るMOSFETと異なるところは、ゲート電極105cを、全てマンガンシリサイド化したことにある。
このように、第1の実施形態、又は上記第2の実施形態に係るシリサイドの形成方法では、ゲート電極105cを、全てマンガンシリサイド化することもできる。
(第6例)
図6Fに示すように、第6例に係るMOSFETが、図6Eに示した第5例に係るMOSFETと異なるところは、ゲート電極105dを、全てマンガンシリサイド化し、かつ、ゲート電極105dの上面からゲート絶縁膜106bに向かってマンガンの量を減らしていることにある。即ち、ゲート電極105dの上面においてはマンガンリッチなマンガンシリサイドが形成されている。そして、ゲート電極105dの上面からゲート絶縁膜106bに向かうにしたがってマンガンの含有量が漸減し、ゲート電極105dとゲート絶縁膜106bとが接する領域においては、シリコンリッチなマンガンシリサイドが形成されている。
このように、第1の実施形態、又は上記第2の実施形態に係るシリサイドの形成方法では、ゲート電極105dを全てマンガンシリサイド化し、かつ、ゲート電極105dの上面からゲート絶縁膜106bに向かうにしたがってマンガンの含有量が漸減するようなMOSFETを形成することもできる。
(第7例)
図6Gに示すように、第7例に係るMOSFETが、図6Eに示した第5例に係るMOSFETと異なるところは、ゲート絶縁膜106cが、酸化マンガン膜(MnOx)を用いて形成されていることにある。
このように、第1の実施形態、又は上記第2の実施形態に係るシリサイドの形成方法では、ゲート絶縁膜106cに酸化マンガン膜を用いたMOSFETに対して、ゲート電極105cを、全てマンガンシリサイド化することもできる。
以上、この発明をいくつかの実施形態に従って説明したが、この発明は上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変形することが可能である。
例えば、上記実施形態においては、マンガン有機化合物ガスとして、シクロペンタジエニル系のマンガン有機化合物、例えば、(EtCp)Mn[=Mn(C]のガスを用いた。しかしながら、シクロペンタジエニル系のマンガン有機化合物は、(EtCp)Mnに限られるものではなく、下記するシクロペンタジエニル系のマンガン有機化合物の少なくともいずれか一つから選ばれてガス化することも可能である。
(EtCp)Mn[=Mn(C
CpMn[=Mn(C
(MeCp)Mn[=Mn(CH
(i−PrCp)Mn[=Mn(C
MeCpMn(CO)[=(CH)Mn(CO)
(t−BuCp)Mn[=Mn(C
Mn(DMPD)(EtCp)[=Mn(C11)]、及び
((CHCp)Mn[=Mn((CH
また、上記実施形態においては、上記シクロペンタジエニル系のマンガン有機化合物ガスを供給する際のキャリアガスとして、Hガスを用いたが、Arガス、又はNガスなどの不活性ガスのいずれかを用いることも可能である。
また、マンガン有機化合物は、シクロペンタジエニル系のマンガン有機化合物以外にも、さらに、下記の有機化合物を使用することができる。
CHMn(CO)
Mn(DPM)[=Mn(C1119
Mn(DPM)[=Mn(C1119
Mn(acac)[=Mn(C
Mn(acac)[=Mn(C
Mn(hfac)[=Mn(CHF
Mn(iPr−AMD))[=Mn(CNC(CH)NC
Mn(tBu−AMD))[=Mn(CNC(CH)NC
その他、この発明は、その趣旨を逸脱しない範囲で様々に変形することができる。
101…シリコン基板、102…素子分離領域、103…素子領域、104s…ソース拡散層、104d…ドレイン拡散層、105…ゲート電極、106…ゲート絶縁膜、107…側壁絶縁膜、108…マンガンシリサイド層、109…酸化マンガン膜、110…マンガン膜。

Claims (10)

  1. 表面にシリコンとシリコン酸化物とが露出している基板上にシリサイドを形成するシリサイドの形成方法であって、
    前記基板の温度を400℃以上として、前記シリコンと前記シリコン酸化物とが露出している前記基板の表面上にマンガン有機化合物ガスを供給し、
    前記基板の表面に露出した前記シリコンを選択的にマンガンシリサイド化することを特徴とするシリサイドの形成方法。
  2. 前記シリコンのみを選択的にマンガンシリサイド化した後、
    前記基板の温度を400℃以上として前記基板を熱処理し、前記マンガンシリサイドを結晶化、又は結晶粒成長させることを特徴とする請求項1に記載のシリサイドの形成方法。
  3. 表面にシリコンとシリコン酸化物とが露出している基板上にシリサイドを形成するシリサイドの形成方法であって、
    前記基板の温度を400℃以上として、前記シリコンと前記シリコン酸化物とが露出している前記基板の表面上にマンガン有機化合物ガスを供給し、
    前記基板の表面に露出した前記シリコン上に選択的にマンガンを形成し、
    前記基板の温度を400℃以上として前記基板を熱処理し、前記マンガンと前記基板の表面に露出した前記シリコンとを反応させて、前記シリコンをマンガンシリサイド化することを特徴とするシリサイドの形成方法。
  4. 前記金属マンガンを形成する工程と、前記シリコンをマンガンシリサイド化する工程とが、大気暴露されることなく連続して行われることを特徴とする請求項3に記載のシリサイドの形成方法。
  5. 前記基板の表面上にマンガン有機化合物ガスを供給する前に、
    前記基板の温度を、前記基板の表面上にマンガン有機化合物ガスを供給する際の温度以上として前記基板をアニールし、前記表面にシリコンとシリコン酸化物とが露出している基板を脱ガスしておくことを特徴とする請求項1から請求項4のいずれか一項に記載のシリサイドの形成方法。
  6. 前記マンガン有機化合物ガスが、シクロペンタジエニル系のマンガン有機化合物ガスであることを特徴とする請求項1から請求項5のいずれか一項に記載のシリサイドの形成方法。
  7. 前記シクロペンタジエニル系のマンガン有機化合物ガスを供給する際のキャリアガスが、
    ガス、Arガス、Nガスのいずれかから選ばれることを特徴とする請求項6にシリサイドの形成方法。
  8. 前記シクロペンタジエニル系のマンガン有機化合物ガスが、
    (EtCp)Mn[=Mn(C
    CpMn[=Mn(C
    (MeCp)Mn[=Mn(CH
    (i−PrCp)Mn[=Mn(C
    MeCpMn(CO)[=(CH)Mn(CO)
    (t−BuCp)Mn[=Mn(C
    Mn(DMPD)(EtCp)[=Mn(C11)]、及び
    ((CHCp)Mn[=Mn((CH
    CHMn(CO)
    Mn(DPM)[=Mn(C1119
    Mn(DPM)[=Mn(C1119
    Mn(acac)[=Mn(C
    Mn(acac)[=Mn(C
    Mn(hfac)[=Mn(CHF
    Mn(iPr−AMD))[=Mn(CNC(CH)NC
    Mn(tBu−AMD))[=Mn(CNC(CH)NC
    の少なくともいずれか一つを含むガスから選ばれることを特徴とする請求項6又は請求項7に記載のシリサイドの形成方法。
  9. シリコン基板と、
    前記シリコン基板内に形成され、前記シリコン基板の表面に素子領域を画定する、シリコン酸化物を含む素子分離領域と、
    前記素子領域内に形成されたソース拡散層、及びドレイン拡散層と、
    前記ソース拡散層と前記ドレイン拡散層との間の前記素子領域上に、この素子領域と電気的に絶縁されて形成されたゲート電極とを備え、
    前記ソース拡散層、及び前記ドレイン拡散層の一部が、マンガンシリサイド化された領域を含むことを特徴とする半導体装置。
  10. 前記ゲート電極がシリコンを含んで構成され、
    前記シリコンを含むゲート電極が、マンガンシリサイド化された領域を含むことを特徴とする請求項9に記載の半導体装置。
JP2009224358A 2009-09-29 2009-09-29 選択的なシリサイドの形成方法及び半導体装置 Expired - Fee Related JP5608350B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009224358A JP5608350B2 (ja) 2009-09-29 2009-09-29 選択的なシリサイドの形成方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009224358A JP5608350B2 (ja) 2009-09-29 2009-09-29 選択的なシリサイドの形成方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2011077110A true JP2011077110A (ja) 2011-04-14
JP5608350B2 JP5608350B2 (ja) 2014-10-15

Family

ID=44020828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009224358A Expired - Fee Related JP5608350B2 (ja) 2009-09-29 2009-09-29 選択的なシリサイドの形成方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP5608350B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014062312A (ja) * 2012-09-24 2014-04-10 Tokyo Electron Ltd マンガンシリケート膜の形成方法、処理システム、半導体デバイスの製造方法および半導体デバイス

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567585A (ja) * 1991-09-10 1993-03-19 Fujitsu Ltd 半導体装置の製造方法
JPH0685083A (ja) * 1992-08-31 1994-03-25 Sony Corp 金属材料堆積方法及び半導体装置
JPH1197673A (ja) * 1997-09-17 1999-04-09 Toshiba Corp 半導体装置
JPH11274102A (ja) * 1998-03-25 1999-10-08 Matsushita Electron Corp 半導体装置の製造方法及びその製造装置
JP2000195821A (ja) * 1998-12-24 2000-07-14 Nec Corp 半導体製造方法及び装置
JP2000216382A (ja) * 1999-01-22 2000-08-04 Nec Corp 半導体装置の製造方法
JP2007080995A (ja) * 2005-09-13 2007-03-29 Toshiba Corp 半導体装置
JP2007308789A (ja) * 2006-04-19 2007-11-29 Tokyo Electron Ltd 成膜装置及び成膜方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567585A (ja) * 1991-09-10 1993-03-19 Fujitsu Ltd 半導体装置の製造方法
JPH0685083A (ja) * 1992-08-31 1994-03-25 Sony Corp 金属材料堆積方法及び半導体装置
JPH1197673A (ja) * 1997-09-17 1999-04-09 Toshiba Corp 半導体装置
JPH11274102A (ja) * 1998-03-25 1999-10-08 Matsushita Electron Corp 半導体装置の製造方法及びその製造装置
JP2000195821A (ja) * 1998-12-24 2000-07-14 Nec Corp 半導体製造方法及び装置
JP2000216382A (ja) * 1999-01-22 2000-08-04 Nec Corp 半導体装置の製造方法
JP2007080995A (ja) * 2005-09-13 2007-03-29 Toshiba Corp 半導体装置
JP2007308789A (ja) * 2006-04-19 2007-11-29 Tokyo Electron Ltd 成膜装置及び成膜方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014062312A (ja) * 2012-09-24 2014-04-10 Tokyo Electron Ltd マンガンシリケート膜の形成方法、処理システム、半導体デバイスの製造方法および半導体デバイス

Also Published As

Publication number Publication date
JP5608350B2 (ja) 2014-10-15

Similar Documents

Publication Publication Date Title
US8476714B2 (en) Semiconductor device
TWI663654B (zh) 低溫熱氧化或電漿氧化之氧化後退火
CN100459148C (zh) 半导体装置
US20090065816A1 (en) Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
CN101523593B (zh) 半导体装置制造方法以及半导体装置
US7335266B2 (en) Method of forming a controlled and uniform lightly phosphorous doped silicon film
US20120171863A1 (en) Metal silicide film forming method
CN103069552A (zh) 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
US7674710B2 (en) Method of integrating metal-containing films into semiconductor devices
JPWO2006137287A1 (ja) 半導体装置の製造方法および基板処理装置
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP2016072454A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20050124121A1 (en) Anneal of high-k dielectric using NH3 and an oxidizer
JP2007048926A (ja) W系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体
JP2010087167A (ja) 半導体装置の製造方法
JP5608350B2 (ja) 選択的なシリサイドの形成方法及び半導体装置
US11062900B2 (en) Method of reducing effective oxide thickness in a semiconductor structure
CN112823408A (zh) 使用金属基前驱物的原子层沉积(ald)工艺的n型金属氧化物半导体(nmos)金属栅极材料的方法与设备
TWI674625B (zh) 原位羥化裝置
JP2011166160A (ja) 積層膜の形成方法
CN101473418A (zh) TaSiN膜的成膜方法
JP5889821B2 (ja) 金属シリサイド層の製造方法
JP2006203228A (ja) 半導体集積回路装置の製造方法
JP2014143252A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI837191B (zh) 使用金屬基前驅物之原子層沉積(ald)製程的n型金屬氧化物半導體(nmos)金屬閘極材料之方法與設備

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

R150 Certificate of patent or registration of utility model

Ref document number: 5608350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees