CN101473418A - TaSiN膜的成膜方法 - Google Patents

TaSiN膜的成膜方法 Download PDF

Info

Publication number
CN101473418A
CN101473418A CNA200780022995XA CN200780022995A CN101473418A CN 101473418 A CN101473418 A CN 101473418A CN A200780022995X A CNA200780022995X A CN A200780022995XA CN 200780022995 A CN200780022995 A CN 200780022995A CN 101473418 A CN101473418 A CN 101473418A
Authority
CN
China
Prior art keywords
film
gas
concentration
tasin
sih
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200780022995XA
Other languages
English (en)
Inventor
中村和仁
山崎英亮
河野有美子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101473418A publication Critical patent/CN101473418A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在将基板配置在处理容器内，向上述处理容器导入具有Ta＝N键的有机Ta化合物气体、含Si气体和含N气体，通过CVD形成TaSiN膜时，通过控制处理容器内含Si气体的分压、处理容器内的总压、成膜温度和含N气体分压中的至少一个，控制膜中Si的浓度。特别是使用SiH4气体作为含Si气体时，在规定的工艺条件下，利用所希望的膜中Si浓度能够表现为SiH4气体分压对数的一次函数，决定SiH4气体的分压。

Description

TaSiN膜的成膜方法
技术领域
本发明涉及适合作为栅极电极的通过CVD形成的TaSiN膜的成膜方法。
背景技术
一直以来，TaSiN膜用于栅极电极与其上层多晶硅膜的反应阻隔层、触点的阻隔膜、配线部的Al、Cu等的阻隔膜、基底密合膜等，通过热CVD成膜(例如参照特开2003-332426号公报、特开2005-244178号公报等)。
最近，正在研讨使用TaSiN膜作为MOS型半导体的栅极电极中的金属电极材料。在这种情况下，推测膜中Si的浓度会对功函数有所影响，考虑通过控制Si的浓度来调节所希望的功函数。但是，现在用于阻隔膜时，从未考虑过膜中Si的浓度，在上述现有技术文献中也没有Si浓度的记述。并且，在现有技术中，没有掌握在CVD中能够将Si控制到高浓度的参数，没有得到20原子％以上的高Si浓度的TaSiN膜。
发明内容
本发明是鉴于这种情况完成的，其目的在于提供一种能够以高精度在广范围内控制Si浓度的通过CVD形成TaSiN膜的成膜方法。
本发明的目的还在于提供一种能够通过CVD形成高Si浓度TaSiN膜的TaSiN膜的成膜方法。
此外，本发明的目的还在于提供一种用于实施上述TaSiN膜的成膜方法的计算机能够读取的存储介质。
为了解决上述课题，在本发明的第一观点中，提供一种TaSiN膜的成膜方法，其特征在于：将基板配置在处理容器内，向上述处理容器导入具有Ta＝N键的有机Ta化合物气体、含Si气体和含N气体，通过CVD形成TaSiN膜。通过控制处理容器内含Si气体的分压、处理容器内的总压、成膜温度和含N气体的分压中的至少一个，控制膜中Si的浓度。
在上述第一观点中，可以适当地使用SiH4气体作为含Si气体，NH3气体作为含N气体。在这种情况下，成膜温度为350～700℃，处理容器内的总压为1.33～1333Pa(0.01～10Torr)，SiH4气体分压为0.4～66.5Pa(0.003～0.5Torr)、或总压的1％以上总压的80％以下，NH3气体分压为0.1～39.9Pa(0.001～0.3Torr)、或总压的0.3％以上总压的30％以下。此外，优选SiH4气体的流量为10～1000mL/min(sccm)，NH3气体的流量为1000mL/min(sccm)以下，用于由有机Ta化合物产生有机Ta化合物气体的载气Ar气体的流量为10～200mL/min(sccm)，作为稀释气体的Ar气体的流量为10～1000mL/min(sccm)。并且，在成膜温度为600℃、处理容器内的总压为40Pa(0.3Torr)的情况下，以SiH4分压为xTorr、膜中Si/Ta原子数比为y时，基于y＝0.64×logx+1.69的关系，控制膜中Si的浓度。而在成膜温度为600℃、处理容器内的总压为6.7Pa(0.05Torr)的情况下，以SiH4分压为xTorr、膜中Si/Ta原子数比为y时，基于y＝0.46×logx+1.58的关系，控制膜中Si的浓度。
在本发明的第二观点中，提供一种TaSiN膜的成膜方法，其特征在于：将基板配置在处理容器内，向上述处理容器导入具有Ta＝N键的有机Ta化合物气体、SiH4气体和NH3气体，通过CVD形成TaSiN膜，成膜温度为600℃以上，成膜压力为20Pa(0.15Torr)以上，SiH4分压为6.7Pa(0.05Torr)以上或总压的5％以上。
在上述第二观点中，并且，NH3气体的分压为13.3Pa(0.1Torr)以下或总压的30％以下。
在本发明的第三观点中，提供一种存储介质，其为在计算机上运行、并存储有用于控制成膜装置的控制程序的计算机能够读取的存储介质，其特征在于：上述控制程序在执行时，由计算机控制上述成膜装置，使得实施上述第一或第二观点的成膜方法。
按照本发明，在通过CVD的TaSiN膜的成膜中，明确了对Si浓度造成影响的条件，所以能够以高精度在广范围内控制TaSiN膜的Si浓度。此外，通过适当地选择这些影响Si浓度的条件，能够形成20原子％以上的高Si浓度的TaSiN膜。
附图说明
图1是示意性地表示用于实施本发明一个实施方式的TaSiN膜成膜方法的成膜装置的截面图。
图2是表示TaSiN膜的Ta/Si比与Si浓度的关系的曲线图。
图3是表示对于标准条件、低压条件、低温条件和低NH3气体分压条件的SiH4气体分压(Torr)与Si/Ta的关系的曲线图。
图4是表示SiH4气体分压与膜中Si浓度的关系的曲线图。
图5是表示NH3气体分压与膜中Si浓度的关系的曲线图。
图6是表示SiH4气体分压/SiH4气体分压与膜中Si浓度的关系的曲线图。
图7是表示成膜温度与膜中Si浓度的关系的曲线图。
图8是表示由本发明成膜的TaSiN膜适用例的截面图。
图9是表示由本发明成膜的TaSiN膜适用例的截面图。
图10表示膜中C浓度和Si浓度与功函数的关系的曲线图。
具体实施方式
下面，参照附图具体说明本发明的实施方式。
首先，说明第一实施方式。图1是示意性地表示用于实施本发明一个实施方式的TaSiN膜成膜方法的成膜装置的截面图。
该成膜装置100具有气密地构成的大致呈圆筒状的腔室21。在腔室21底壁21b的中央部形成有圆形的开口部42，在底壁21上设置有与该开口部42连通且向下方突出的排气室43。在腔室21内设置有基座22，其用于水平地支持作为半导体基板的晶片W，由AlN等陶瓷构成。该基座22由从排气室43底部中央向上方延伸的圆筒状支持部件23所支持。在基座22的外缘部设置有用于引导晶片W的导向环24。并且，在基座22中埋入有电阻加热型的加热器25，该加热器25通过来自加热器电源26的供电对基座22进行加热，利用该热量加热晶片W。如下所述，通过该热量使导入腔室21内的Ta原料气体发生热分解。在加热器电源26上连接有控制器(未图示)，由此根据未图示的温度传感器的信号控制加热器25的输出。并且，在腔室21的壁上也埋入有加热器(未图示)，将腔室21的壁加热到40～200℃左右。
在基座22上设置有能够相对于基座22的表面伸出或没入的3根(在图上仅显示两根)用于支持晶片W并使其升降的晶片支持销46，这些晶片支持销46固定在支持板47上。并且，晶片支持销46通过气缸等驱动机构48经由支持板74进行升降。
在腔室21的顶壁21a上设置有喷淋头30，在该喷淋头30的下部配置有喷淋板30a，该喷淋板30a上形成有多个用于向基座22喷出气体的气体喷出孔30b。在喷淋头30的上壁设置有向喷淋头30内导入气体的气体导入口30c，该气体导入口30c上连接有供给Ta原料气体的配管32，和供给含Si气体例如SiH4气体、含N气体例如NH3气体的配管81。并且，在喷淋头30的内部形成有扩散室30d。在喷淋板30a上设置有例如同心圆状的致冷剂流路30e，用来防止Ta原料气体在喷淋头30内分解，从致冷剂供给源30f向该致冷剂流路30e中供给冷却水或Galden(注册商标)等致冷剂，能够控制在20～200℃。
配管32的另一端插入收容有由有机Ta化合物构成的Ta原料S的Ta原料容器33中。在Ta原料容器33的周围设置有加热器33a作为加热单元。在Ta原料容器33中插入有载气配管34，通过从载气供给源35经由配管34向Ta原料容器33中吹入例如Ar气体作为载气，利用加热器33a加热Ta原料容器33内的由有机Ta化合物构成的Ta原料S并使之气化，被载气携带经由配管32向腔室21内的扩散室30d供给。除此之外，作为载气，也可以使用N2气体、H2气体、He气体等。其中，在配管34上设置有质量流量控制器36及其前后的阀37a、37b。并且，在配管32上设置有阀37c。在配管32、34的周围设置有加热器(未图示)，将Ta原料气体控制在不发生液化的温度，例如控制在40～200℃。
从原料的化学稳定性的观点出发，使用具有Ta＝N键(双键)的化合物，例如Ta(Nt-Am)(NMe2)3作为Ta原料S。其详细的化学结构如下所示。
Figure A200780022995D00081
并且，在配管32的中途连接有稀释气体配管38，该稀释气体配管38的另一端与稀释气体供给源39连接。稀释气体供给源39供给作为稀释气体的例如Ar气体。除此之外，作为稀释气体，也可以使用He气体、N2气体等不活泼性气体或H2气体。利用该稀释气体进行Ta原料气体的稀释。此外，该稀释气体也可以用作用于排出配管32中残留的成膜气体或对腔室21内进行吹扫的吹扫气体。并且，在稀释气体配管38上设置有质量流量控制器40及其前后的阀41a、41b。
另一方面，配管81的另一端与供给含Si气体例如SiH4气体的含Si气体供给源82连接。在配管81上设置有质量流量控制器88及其前后的阀91。
此外，在配管81的中途连接有含N气体配管81a和稀释气体配管97，这些含N气体配管81a和稀释气体配管97的另一端分别与含N气体供给源84和稀释气体供给源96连接。含N气体供给源84供给含N气体，例如NH3气体。而稀释气体供给源96供给作为稀释气体的例如Ar气体。除此之外，作为稀释气体，也可以使用He气体、N2气体等不活泼性气体或H2气体等。利用该稀释气体进行含Si气体和含N气体的稀释。此外，该稀释气体也可以用作用于排出配管81中残留的成膜气体或对腔室21内进行吹扫的吹扫气体。此外，在含N气体配管81a上设置有质量流量控制器89及其前后的阀92。并且，在稀释气体配管97上设置有质量流量控制器98及其前后的阀99。
上述稀释气体用于调节Ta原料气体或含Si气体以及含N气体的分压，同时用于提高喷淋头30内部的压力使原料气体均匀喷出，使成膜的面内均匀性良好，可以根据需要使用。
各质量流量控制器、各阀由控制器60控制，由此控制载气、Ta原料气体、含Si气体(SiH4气体)、含N气体(NH3气体)和吹扫气体的供给、停止以及将这些气体的流量控制在规定的流量。向腔室21内的气体扩散室30d供给的Ta原料气体的流量，通过质量流量控制器36控制载气的流量来进行控制。
在上述排气室43的侧面连接有排气管44，在该排气管44上连接有包括高速真空泵的排气装置45。并且，通过使该排气装置45动作，将腔室21内的气体均匀地向排气室43的空间43a内排出，能够经由排气管44高速减压到规定的真空度。在腔室21内设置有用于测定腔室21内压力的压力表51，在排气管44上设置有压力控制阀(APC)52。并且，基于压力表51的测定值，控制压力控制阀(APC)52，将腔室21内控制在规定的压力。
在腔室21的侧壁设置有用于在与成膜装置100邻接的搬送室(未图示)之间搬入搬出晶片W的搬入搬出口49、和使该搬入搬出口49开闭的闸阀50。
成膜装置100的各构成部与具备微处理机(计算机)的过程控制器110连接，并受其控制。并且，阀等的控制由过程控制器110通过控制器60进行。在过程控制器110上，连接有用户界面111，该用户界面111由工序管理者用于管理成膜装置100而进行指令输入操作等的键盘、或可视化显示成膜装置100的运行状况的显示器等构成。
并且，在过程控制器110上连接有储存部112，该储存部112存储有用于通过过程控制器110的控制实现在成膜装置100中执行的各种处理的控制程序、或用于根据处理条件在成膜装置的各构成部中执行处理的程序，即方案。该方案可以存储在硬盘或半导体存储器中，也可以以收容在CD-ROM、DVD等移动存储介质中的状态设置在存储部112的规定位置。还可以从其他装置例如经由专用线路适当传输方案。
然后，根据需要，根据来自用户界面111的指令等从储存部112调出任意的方案，由过程控制器110执行，由此在过程控制器110的控制下，进行成膜装置100中的希望的处理。
下面，说明使用这种成膜装置的本实施方式的成膜方法。首先，打开闸阀50，从搬入搬出口49向腔室21内搬入形成有栅极绝缘膜的晶片W，并载置在基座22上。基座22预先被加热器25加热，利用该热量加热晶片W，由排气装置45的真空泵对腔室21内进行排气，将腔室21内的压力真空排气至6.7Pa以下。
然后，打开阀92，从含N气体供给源84经由配管81和喷淋头30向腔室21内导入作为含N气体的例如NH3气体。此时，根据需要从稀释气体供给源96经由配管81和喷淋头30向腔室21内导入作为稀释气体的例如Ar气体。
然后，打开阀91，从含Si气体供给源82经由配管81和喷淋头30向腔室21内导入作为含Si气体的例如SiH4气体。
并且，在供给含Si气体的同时，打开阀37a、37b，从载气供给源35向收容有作为Ta原料S的具有Ta＝N键(双键)的例如上述Ta(Nt-Am)(NMe2)3的Ta原料容器33中吹入载气，例如Ar气体，并且利用加热器33a加热Ta原料S使之气化，然后打开阀37c，由载气携带生成的Ta原料气体。随后将Ta原料气体经由配管32和喷淋头30导入腔室21内。此时，同时从稀释气体供给源39供给作为稀释气体的例如Ar气体。
由此，Ta原料气体与含Si气体(SiH4气体)以及含N气体(NH3气体)在晶片W上反应，在晶片W的表面形成TaSiN。然后，通过将这些气体供给规定时间，形成规定厚度的TaSiN膜。在这种情况下，从得到组成的均匀性和稳定性方面考虑，优选如上所述首先通入含N气体。但也可以同时通入Ta原料气体、含Si气体和含N气体。
其中，作为Ta原料，使用例如上述Ta(Nt-Am)(NMe2)3或Ta(Nt-Bu)(NEt2)3这种含C有机Ta化合物，并且还存在环境气氛中氧的影响，所以膜中会含有少量O和C，但优选极力减少O和C。
在成膜后，停止载气、含Si气体和含N气体，用稀释气体对配管和腔室21内进行吹扫。然后从腔室21内搬出基座22上的晶片W。
在使用TaSiN膜作为栅极电极的情况下，推测膜中Si的浓度会对功函数产生影响，所以能够使膜中Si浓度从5原子％左右的低浓度变化到25原子％左右的高浓度是极为重要的。一直以来，TaSiN膜大多用于阻隔层，所以只要能够得到所需的阻隔性即可，膜中Si浓度本身不用考虑。因此，在使用化学稳定性高、工业上有利的具有Ta＝N键(双键)的有机Ta化合物形成TaSiN膜的情况下，膜中Si浓度必须低至20原子％以下，当然控制Si浓度的参数就完全不用考虑。
在本发明中，使用具有Ta＝N键(双键)的有机Ta化合物作为Ta原料形成TaSiN膜时，为了也能够用于MOS型半导体的栅极电极，规定能够控制膜中Si浓度的条件和将膜中Si浓度提高到25原子％左右的条件。并且，如果Si浓度提高，片材的电阻就会增高，所以使用这种高Si浓度的TaSiN作为阻隔层不是有效的。
具体而言，通过控制含Si气体(SiH4气体)分压、成膜压力(腔室总压)、成膜温度(基座温度)、含N气体(NH3气体)分压中的任一个以上，能够将膜中Si的浓度控制在11～25原子％左右的范围内。特别是通过提高含Si气体(SiH4气体)分压、提高成膜温度、降低含N气体(NH3气体)分压，能够提高膜中Si的浓度。此外，对于成膜压力(腔室总压)，在含Si气体(SiH4气体)分压高的区域内，存在该值越高、膜中Si的浓度就越会增高的可能性。
作为前提的优选成膜条件如下。
成膜温度(基座温度)：350～700℃，更优选500～700℃
成膜压力：1.33～1333Pa(0.01～10Torr)，更优选6.65～66.5Pa(0.05～0.5Torr)
载气流量(Ar气体的情况下)：10～200mL/min(sccm)，优选50～150mL/min(sccm)
稀释气体流量(合计量，Ar气体的情况下)：10～1000mL/min(sccm)，优选50～300mL/min(sccm)
含Si气体流量(SiH4气体的情况下)：10～1000mL/min(sccm)，优选300～700mL/min(sccm)
含N气体流量(NH3气体的情况下)：1000mL/min(sccm)以下，优选200mL/min(sccm)以下
含Si气体分压(SiH4气体的情况下)：0.4～66.5Pa(0.003～0.5Torr)，优选6.7～66.5Pa(0.05～0.5Torr)，或总压的1％以上、总压的80％以下，优选总压的5％以上、总压的80％以下
含N气体分压(NH3气体的情况下)：0.1～39.9Pa(0.001～0.3Torr)，优选0.1～13.3Pa(0.001～0.1Torr)，或总压的0.3％以上、总压的30％以下，优选总压的0.3％以上、总压的10％以下。
此外，在使用具有Ta＝N键的有机Ta化合物作为Ta原料、使用SiH4气体作为含Si气体、使用NH3气体作为含N气体的情况下，为了得到20原子％以上的膜中Si浓度，优选使成膜温度(基座温度)为600℃以上、成膜压力为20Pa(0.15Torr)以上、SiH4分压为6.7Pa(0.05Torr)以上或总压的5％以上。并且，除此之外，优选还使NH3气体分压为13.3Pa(0.1Torr)以下，或总压的30％以下。
Si浓度可以通过X射线电子分光分析(XPS)求得。如图2所示，由于Si浓度与Si/Ta原子数比之间存在比例关系，所以可以从Si/Ta原子数比求出Si浓度。但是，在用XPS进行深度方向分析的情况下，存在溅射速率的影响，所以通过卢瑟福背散射分光分析(RBS)的测定结果进行修正。
下面，举例说明实际上得到高Si浓度的TaSiN膜的条件。
首先，将NH3气体与稀释Ar气体一起经由喷淋头30供给到腔室21内，然后将作为Ta原料的具有Ta＝N键的有机Ta化合物Ta(Nt-Am)(NMe2)3导入Ta原料容器33中，并加热到47℃，以Ar作为载气输送Ta(Nt-Am)(NMe2)3气体，与稀释Ar气体、SiH4气体一起经由喷淋头30供给到腔室21内的晶片W上，由此形成TaSiN膜。
此时的条件如下。
成膜温度(基座温度)：600℃
处理压力：40Pa(0.3Torr)
气体流量：
载气Ar气体：100mL/min(sccm)
稀释Ar气体：280mL/min(sccm)
SiH4气体：400mL/min(sccm)
NH3气体：20mL/min(sccm)
在以上的条件下成膜300秒，使膜厚为50nm。如上所述测定膜中Si为24.7原子％，Si/Ta比(原子数比)为1.37。
下面，说明改变成膜条件形成TaSiN膜，控制膜中Si浓度的例子。
在图1的装置中，预先将基座22设定加热为600℃，由搬送装置将300mm的晶片载置在基座22上。在这种状态下，如上所述以40mL/min(sccm)的流量供给作为载气的Ar气体，以40mL/min(sccm)的流量供给作为稀释气体的Ar气体，以500mL/min(sccm)的流量供给SiH4气体，以200mL/min(sccm)的流量供给NH3气体，在成膜压力(腔室总压)为40Pa、成膜时间为300秒的条件下进行TaSiN膜的成膜。由电子射线扫描型显微镜(SEM)测定的膜厚是42nm。此外，通过XPS分析组成，O∶N∶C∶Si∶Ta＝5.8∶38.9∶4.6∶18.2∶32.5(原子％)。通过用RBS测定同一试样，修正XPS在深度方向分析中的溅射速率的影响，得到Si/Ta比(原子数比)为1.22。其中，此时SiH4气体分压相当于27Pa(0.2Torr)。
在以上的条件下，以成膜温度：600℃、成膜压力(腔室总压)：40Pa(0.3Torr)为标准条件，改变SiH4气体流量(分压)，同样求出Si/Ta比(原子数比，下同)。此外，对于成膜温度保持600℃不变而将成膜压力降低到6.7Pa(0.05Torr)的条件(低压条件)，改变SiH4气体流量(分压)，同样求出Si/Ta比。再以成膜压力保持40Pa(0.3Torr)不变而将成膜温度降低到400℃的条件(低温条件)，以及保持成膜温度：600℃、成膜压力(腔室总压)：40Pa(0.3Torr)不变而将NH3气体分压从10.2Pa(0.077Torr)降低到2.5Pa(0.019Torr)和1.1Pa(0.008Torr)的条件(低NH3气体分压工序)，同样求出Si/Ta比。结果显示在图3中。图3中横轴表示SiH4气体分压(Torr)(对数表示)、纵轴表示Si/Ta比，为表示它们关系的曲线图。对上述标准条件和低压条件的点，如果分别以x表示SiH4气体分压、以y表示Si/Ta比，求出回归式，则在标准条件的情况下y＝0.64×log x+1.69，在低压条件的情况下y＝0.46×logx+1.58。无论在哪一种情况下，随着SiH4气体分压(流量)的增高，Si/Ta比、即膜中Si浓度都会增高。并且，在SiH4分压低于0.15Torr(20Pa)的情况下，以同样的SiH4分压，成膜压力(腔室总压)低的情况膜的Si/Ta比高；在SiH4分压高于0.15Torr(20Pa)的情况下，以同样的SiH4分压，成膜压力(腔室总压)高的情况膜的Si/Ta比高。可以确认，如果利用上述关系决定SiH4气体的分压，就能够以高精度控制TaSiN膜的膜中Si浓度。
并且可知，关于成膜温度，在400℃的低温条件下，以同样的SiH4气体分压，膜的Si/Ta比低于600℃的标准条件。这就是说，可以确认以同样的SiH4气体分压，成膜温度高的情况膜的Si/Ta比、即膜中Si浓度增高。还可以确认NH3气体分压(流量)越低，以同样的SiH4气体分压，Si/Ta比、即膜中Si浓度越会增高。
基于图3的关系和图2的关系求出的各成膜条件和膜中Si浓度的关系如图4～图7所示。图4表示SiH4气体分压与膜中Si浓度的关系，可知存在SiH4气体分压越上升，膜中Si浓度越会上升的趋势。如果SiH4气体分压超过0.15Torr(19.9Pa)，就会存在膜中Si浓度饱和的趋势，可以推测直到SiH4气体分压到达0.5Torr(66.5Pa)，都能够形成高Si浓度的膜。图5表示NH3气体分压与膜中Si浓度的关系，可知存在NH3气体分压越上升，膜中Si浓度越会下降的趋势。由该图可知，在NH3气体分压为0.001Torr(0.1Pa)时，得到25原子％左右的高Si浓度；在0.075Torr(10.0Pa)时，Si浓度为22原子％左右。并且，可以推测NH3气体分压为0.3Torr(39.9Pa)时，Si浓度为15原子％左右。图6表示SiH4气体分压/NH3气体分压比与膜中Si浓度的关系，可知存在SiH4气体分压/NH3气体分压比越上升，膜中Si浓度就越会上升的趋势。但是，直到SiH4气体分压/NH3气体分压比的值到达2.5，Si浓度急剧上升，但是如果超过2.5，Si浓度的上升相对于SiH4气体分压/NH3气体分压比的上升减小。图7表示成膜温度与膜中Si浓度的关系，可知存在成膜温度越高，膜中Si浓度越会升高的趋势。在这种情况下，如果成膜温度的范围为350～700℃，就可以进行能够控制Si浓度的适当的成膜。
如上所述，按照本实施方式，通过掌握控制TaSiN膜Si浓度的参数，能够以高精度控制TaSiN膜的Si浓度，并且能够得到高Si浓度的TaSiN膜。
下面，说明通过本发明的成膜方法得到的TaSiN膜在栅极电极中的适用例。
在图8的例子中，在Si基板200上形成高k(高介电常数)材料HfSiOn构成的栅极绝缘膜201，在其上依次形成由本发明得到的TaSiN膜202和W膜203，由此形成栅极电极210。在Si基板200主面的栅极电极210的两侧，形成源极区域204和漏极区域205。TaSiN膜202的厚度优选为10～20nm左右。其中，作为构成栅极绝缘膜的高k(高介电常数)材料，并不限于HfSiON，也可以使用HfO2、ZrO2、ZrSiO、LaO2、ReO2、RuO2等其它材料。
在图9的例子中，在Si基板300上形成高k(高介电常数)材料HfO2构成的栅极绝缘膜301，在其上依次形成由本发明得到的TaSiN膜302、W膜303、WN阻隔膜304和polySi膜305，由此形成栅极电极310。在Si基板300主面的栅极电极310的两侧，形成源极区域306和漏极区域307。在这种情况下，TaSiN膜302的膜厚也优选为10～20nm左右。在该例子的情况下，作为构成栅极绝缘膜的高k(高介电常数)材料，也不限于HfO2，可以使用HfSiON、ZrO2、ZrSiO、LaO2、ReO2、RuO2等其它材料。
其中，在上述实施方式中，使用Ta(Nt-Am)(NMe2)3作为Ta原料，但也可以使用具有Ta＝N键(双键)的其它有机Ta化合物，例如Ta(Nt-Bu)(NEt2)3。此外，含Si气体不限于SiH4气体，可以使用Si2H6等其他气体。并且，含N气体不限于NH3气体，可以使用肼[NH2NH2]、单甲基肼[(CH2)HNNH2]等其它含N气体。
本发明的TaSiN膜具有适当的功函数，且Si浓度能够控制，所以能够控制功函数，因此作为MOS半导体的栅极电极是有效的。并且，不限于此，可以适用于作为现有阻隔膜的用途。
制造包括基于本发明方法成膜的TaSiN膜的MOS器件，进行评价该TaSiN膜功函数的实验。下面说明实验方法和结果。在Si基板上形成作为中间层(Inter Layer)的厚度0.4nm的SiO2膜。在该SiO2膜上作为栅极氧化膜，通过CVD(Chemical Vapor Deposition：化学蒸汽沉积)处理形成含有60原子％Si、15原子％N的厚度为3nm的HfSiON膜，然后在700℃进行PNA(Post Nitridation Anneal：氮化后退火)处理。用如下方法在该HfSiON膜上形成厚度20nm的TaSiN膜作为电极。即，使用图1的装置，预先将基座22加热到600℃，通过搬送装置将30mm的晶片载置在基座22上。在该状态下，如下面表1所示，改变作为有机Ta化合物载气的Ar气体的流量(C-Ar)、作为稀释气体的Ar气体的流量(D-Ar)、SiH4气体的流量(SiH4)和分压(SiH4pp)、NH3气体的流量(NH3)和分压(NH3pp)、以及成膜时间(Time)，制成4种TaSiN膜A～D。其中，成膜温度600℃和成膜压力(腔室总压)40Pa，各TaSiN膜A～D相同。通过XPS分析的各TaSiN膜A～D的组成(Conc.)(原子％)如表1所示。TaSiN膜成膜后在1000℃的N2气氛中进行10秒的RTA(Rapid Thermal Anneal：快速热退火)处理。对包括通过上述方法得到的TaSiN膜(A～D)的MOS结构进行CV测定，由此得到的平带电压(Vfb)和基于平带电压算出的功函数(W/F)表示在表1中。此外，图10是表示C浓度(at％)和Si浓度(at％)与功函数的关系的曲线图。在各点旁边标注的数字表示功函数的值(单位eV)。由该曲线图可知，在Si浓度为30at％以下的范围内，通过使C浓度为5at％以上，能够得到4.6eV以下的适当的功函数值。
[表1]
Figure A200780022995D00161

Claims (10)

1.一种TaSiN膜的成膜方法，其特征在于：
将基板配置在处理容器内，向所述处理容器导入具有Ta＝N键的有机Ta化合物气体、含Si气体和含N气体，通过CVD形成TaSiN膜，
通过控制处理容器内含Si气体的分压、处理容器内的总压、成膜温度和含N气体的分压中的至少一个，控制膜中Si的浓度。
2.如权利要求1所述的TaSiN膜的成膜方法，其特征在于：
含Si气体是SiH4气体，含N气体是NH3气体。
3.如权利要求2所述的TaSiN膜的成膜方法，其特征在于：
成膜温度为350～700℃，处理容器内的总压为1.33～1333Pa(0.01～10Torr)，SiH4气体分压为0.4～66.5Pa(0.003～0.5Torr)、或总压的1％以上总压的80％以下，NH3气体分压为0.1～39.9Pa(0.001～0.3Torr)、或总压的0.3％以上总压的30％以下。
4.如权利要求3所述的TaSiN膜的成膜方法，其特征在于：
SiH4气体的流量为10～1000mL/min(sccm)，NH3气体的流量为1000mL/min(sccm)以下，用于由有机Ta化合物产生有机Ta化合物气体的载气Ar气体的流量为10～200mL/min(sccm)，作为稀释气体的Ar气体的流量为10～1000mL/min(sccm)。
5.如权利要求2～4中任一项所述的TaSiN膜的成膜方法，其特征在于：
在成膜温度为600℃、处理容器内的总压为40Pa(0.3Torr)的情况下，以SiH4分压为xTorr、膜中Si/Ta原子数比为y时，基于y＝0.64×logx+1.69的关系，控制膜中Si的浓度。
6.如权利要求2～4中任一项所述的TaSiN膜的成膜方法，其特征在于：
在成膜温度为600℃、处理容器内的总压为6.7Pa(0.05Torr)的情况下，以SiH4分压为xTorr、膜中Si/Ta原子数比为y时，基于y＝0.46×logx+1.58的关系，控制膜中Si的浓度。
7.一种TaSiN膜的成膜方法，其特征在于：
将基板配置在处理容器内，向所述处理容器导入具有Ta＝N键的有机Ta化合物气体、SiH4气体和NH3气体，通过CVD形成TaSiN膜，
成膜温度为600℃以上，成膜压力为20Pa(0.15Torr)以上，SiH4分压为6.7Pa(0.05Torr)以上或总压的5％以上。
8.如权利要求7所述的TaSiN膜的成膜方法，其特征在于：
并且，NH3气体的分压为13.3Pa(0.1Torr)以下或总压的30％以下。
9.如权利要求1～8中任一项所述的TaSiN膜的成膜方法，其特征在于：
将所述TaSiN膜中Si的浓度控制在30原子％以下的范围内，将C浓度控制在5％以上的范围内。
10.一种存储介质，其为存储有在计算机上运行、并用于控制成膜装置的控制程序的计算机能够读取的存储介质，其特征在于：
所述控制程序在执行时，由计算机控制所述成膜装置，使得实施权利要求1～9中任一项所述的成膜方法。
CNA200780022995XA 2006-06-21 2007-06-21 TaSiN膜的成膜方法 Pending CN101473418A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP171862/2006 2006-06-21
JP2006171862 2006-06-21

Publications (1)

Publication Number Publication Date
CN101473418A true CN101473418A (zh) 2009-07-01

Family

ID=38833498

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200780022995XA Pending CN101473418A (zh) 2006-06-21 2007-06-21 TaSiN膜的成膜方法

Country Status (6)

Country Link
US (1) US20090197410A1 (zh)
EP (1) EP2037491A1 (zh)
KR (1) KR101011867B1 (zh)
CN (1) CN101473418A (zh)
TW (1) TW200818271A (zh)
WO (1) WO2007148760A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633093A (zh) * 2012-08-27 2014-03-12 三星电子株式会社 包括金属-硅-氮化物图案的半导体器件及其形成方法
CN105164810A (zh) * 2013-05-03 2015-12-16 德克萨斯仪器股份有限公司 氮化镓场效应晶体管

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426767B (zh) * 2012-05-24 2016-01-06 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
US9653300B2 (en) * 2013-04-16 2017-05-16 United Microelectronics Corp. Structure of metal gate structure and manufacturing method of the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11217672A (ja) * 1998-01-30 1999-08-10 Sony Corp 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法
US6518106B2 (en) * 2001-05-26 2003-02-11 Motorola, Inc. Semiconductor device and a method therefor
US7081271B2 (en) * 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
JP2003332426A (ja) 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2004263265A (ja) * 2003-03-03 2004-09-24 Tokyo Electron Ltd 処理装置
US7071086B2 (en) * 2003-04-23 2006-07-04 Advanced Micro Devices, Inc. Method of forming a metal gate structure with tuning of work function by silicon incorporation
US20050104142A1 (en) * 2003-11-13 2005-05-19 Vijav Narayanan CVD tantalum compounds for FET get electrodes
JP2005244178A (ja) 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
US20060182885A1 (en) * 2005-02-14 2006-08-17 Xinjian Lei Preparation of metal silicon nitride films via cyclic deposition

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633093A (zh) * 2012-08-27 2014-03-12 三星电子株式会社 包括金属-硅-氮化物图案的半导体器件及其形成方法
CN105164810A (zh) * 2013-05-03 2015-12-16 德克萨斯仪器股份有限公司 氮化镓场效应晶体管

Also Published As

Publication number Publication date
KR101011867B1 (ko) 2011-01-31
WO2007148760A1 (ja) 2007-12-27
TW200818271A (en) 2008-04-16
US20090197410A1 (en) 2009-08-06
KR20090057944A (ko) 2009-06-08
EP2037491A1 (en) 2009-03-18

Similar Documents

Publication Publication Date Title
US8304021B2 (en) Vapor phase deposition apparatus, method for depositing thin film and method for manufacturing semiconductor device
TWI462298B (zh) A semiconductor device, a semiconductor device manufacturing method, and a substrate processing system
US8871655B2 (en) Method of forming silicon oxycarbonitride film
US7926445B2 (en) Oxidizing method and oxidizing unit for object to be processed
KR20100002128A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP2007194582A (ja) 高誘電体薄膜の改質方法及び半導体装置
JP2018107174A (ja) 成膜装置および成膜方法
JP2016058676A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20140161706A1 (en) Method and apparatus of forming metal compound film, and electronic product
KR20190035507A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN101473418A (zh) TaSiN膜的成膜方法
CN106952894B (zh) Dram电容器的下部电极及其制造方法
JP2007048926A (ja) Ｗ系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体
KR20110126048A (ko) 성막 방법 및 성막 장치
US20090104352A1 (en) Method of film formation and computer-readable storage medium
US7960278B2 (en) Method of film deposition
US8735304B2 (en) Film forming method, film forming apparatus, and storage medium
US9552981B2 (en) Method and apparatus for forming metal oxide film
JPH11323560A (ja) 成膜処理方法及び成膜処理装置
US7615251B2 (en) Processing device using shower head structure and processing method
JP6061385B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20130115367A1 (en) Method for forming ruthenium oxide film
JP5608350B2 (ja) 選択的なシリサイドの形成方法及び半導体装置
WO2012096293A1 (ja) ＴｉＳｉＮ膜の成膜方法および記憶媒体
JP2008028382A (ja) ＴａＳｉＮ膜の成膜方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090701