KR20110126048A - 성막 방법 및 성막 장치 - Google Patents

성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20110126048A
KR20110126048A KR1020110044340A KR20110044340A KR20110126048A KR 20110126048 A KR20110126048 A KR 20110126048A KR 1020110044340 A KR1020110044340 A KR 1020110044340A KR 20110044340 A KR20110044340 A KR 20110044340A KR 20110126048 A KR20110126048 A KR 20110126048A
Authority
KR
South Korea
Prior art keywords
gas
oxidizing gas
film
oxidizing
processing container
Prior art date
Application number
KR1020110044340A
Other languages
English (en)
Inventor
파오화 초우
코타 우메자와
요스케 와타나베
마사유키 하세가와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110126048A publication Critical patent/KR20110126048A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Abstract

(과제) 350℃ 이하의 저온 성막에 있어서, 종래보다도 내(耐)웨트 에칭성이 높은 산화 실리콘막을 성막할 수 있는 성막 방법 및 성막 장치를 제공하는 것이다.
(해결 수단) 처리 용기 내에 피처리체(반도체 웨이퍼)를 반입하고, 피처리체의 온도를 350℃ 이하로 하여 Si 소스 가스로서의 아미노실란 가스와 산화 가스를 상기 처리 용기 내에 공급하여, 피처리체의 표면에 산화 실리콘막을 형성함에 있어서, 산화 가스로서 산소 원자만을 포함하는 산화 가스, 예를 들면, O2 가스 및 O3 가스의 적어도 한쪽으로 이루어지는 제1 산화 가스와, 산소와 수소를 포함하는 산화 가스, 예를 들면, H2O 가스 및 H2O2 가스의 적어도 한쪽으로 이루어지는 제2 산화 가스로 구성되는 것을 이용한다.

Description

성막 방법 및 성막 장치{FILM FORMATION METHOD AND FILM FORMATION APPARATUS}
본 발명은, 반도체 웨이퍼 등의 피처리체에 산화 실리콘막(SiO2막)을 성막하는 성막 방법 및 성막 장치에 관한 것이다.
반도체 디바이스에 있어서는, 예를 들면, 게이트 전극 측벽부의 사이드 월 스페이서(sidewall spacer)나, LDD 이온 주입의 오프셋 스페이서(offset spacer) 등에 산화 실리콘막(SiO2막)이 많이 이용되고 있다. SiO2막을 성막할 때에는, 종형의(vertical) 배치식(batch type) 열처리 장치에서 복수의 반도체 웨이퍼에 대하여 일괄하여 화학 증착법(CVD)에 의해 성막하는 기술이 이용되고 있다.
　최근, 반도체 디바이스의 미세화·집적화의 진전에 수반하여, 게이트 길이의 단축도 요구되고 있고, 불순물 확산을 보다 엄격하게 막을 필요성 등으로부터, 저온에서의 성막이 지향되고 있다.
　저온에서 SiO2막을 성막하는 기술로서 Si 소스(source)로서 BTBAS(비스터셔리부틸아미노실란)를 이용하고, 산화제로서 O2, O3, 산소 라디칼 등을 이용하여 CVD 성막을 행하는 것이 알려져 있다(예를 들면 특허문헌 1, 2, 3, 4). 이들 기술에서는, 종래 650∼700℃였던 성막 온도를 600℃ 이하로 할 수 있다고 되어 있다.
일본공개특허공보 2001－156063호 일본공개특허공보 2004－153066호 일본공개특허공보 2000－77403호 일본공개특허공보 2008－109903호
최근에는 한층 더한 게이트 길이 단축의 요청으로부터, 더욱 더 저온 성막이 요구되고 있어, 350℃ 이하라는 지극히 낮은 온도에서의 성막이 검토되고 있지만, 전술한 바와 같은 BTBAS(비스터셔리부틸아미노실란)와 O2 등을 이용하여 이러한 저온에서 CVD 성막하여 얻어진 SiO2막은, 웨트 에칭 레이트가 지극히 큰 것이 되어 버린다.
　본 발명은, 350℃ 이하의 저온 성막에 있어서, 종래보다 내(耐)웨트 에칭성이 높은 산화 실리콘막을 성막할 수 있는 성막 방법 및 성막 장치를 제공하는 것을 과제로 한다.
　본 발명자들은, 상기 과제를 해결하기 위해 예의 검토를 거듭한 결과, 종래의 수법으로 형성한 산화 실리콘막이 350℃ 이하의 저온 성막에 있어서 내웨트 에칭성이 저하되는 것은, 막 중에 아미노기가 취입되기 때문이며, 산화 가스로서 종래 이용하고 있는 O2 가스 외에 H2O 가스를 이용함으로써, 막 중에 취입되는 아미노기를 감소시켜 내웨트 에칭성을 향상시킬 수 있는 것을 발견했다.
　본 발명은, 이러한 인식에 기초하여 이루어진 것이며, 처리 용기 내에 피처리체를 반입하고, 피처리체의 온도를 350℃ 이하로 하여, Si 소스 가스로서의 아미노실란 가스와 산화 가스를 상기 처리 용기 내에 공급하여, 피처리체의 표면에 산화 실리콘막을 형성하는 성막 방법으로서, 상기 산화 가스는, 산소 원자만을 포함하는 산화 가스, 예를 들면, O2 가스 및 O3 가스의 적어도 한쪽으로 이루어지는 제1 산화 가스와, 산소와 수소를 포함하는 산화 가스, 예를 들면, H2O 가스 및 H2O2 가스의 적어도 한쪽으로 이루어지는 제2 산화 가스로 구성되는 것을 특징으로 하는 성막 방법을 제공한다.
또한, 본 발명은, 진공 보지(保持) 가능한 종형으로 통체 형상을 이루는 처리 용기와, 상기 피처리체를 복수단으로 보지한 상태에서 상기 처리 용기 내에 수용되는 보지 부재와, 상기 처리 용기에 대하여 상기 보지 부재를 반입출하는 반입출 기구와, Si 소스 가스로서 아미노실란 가스를 상기 처리 용기 내에 공급하는 Si 소스 가스 공급 기구와, 산소 원자만을 포함하는 산화 가스, 예를 들면, O2 가스 및 O3 가스의 적어도 한쪽으로 이루어지는 제1 산화 가스와, 산소와 수소를 포함하는 산화 가스, 예를 들면, H2O 가스 및 H2O2 가스의 적어도 한쪽으로 이루어지는 제2 산화 가스로 구성되는 산화 가스를 상기 처리 용기 내로 공급하는 산화 가스 공급 기구와, 피처리체의 온도를 350℃ 이하로 제어하는 온도 제어 기구를 구비하고, 상기 처리 용기 내에, 상기 Si 소스 가스 공급 기구로부터 상기 아미노실란 가스가 공급되고, 상기 산화 가스 공급 기구로부터 상기 제1 산화 가스와, 상기 제2 산화 가스가 공급되어 피처리체의 표면에 CVD에 의해 산화 실리콘막이 형성되는 것을 특징으로 하는 성막 장치를 제공한다.
　본 발명에 의하면, Si 소스 가스로서 아미노실란 가스를 이용하고, 산화 가스로서, 산소 원자만을 포함하는 산화 가스, 예를 들면, O2 가스 및 O3 가스의 적어도 한쪽으로 이루어지는 제1 산화 가스와, 산소와 수소를 포함하는 산화 가스, 예를 들면, H2O 가스 및 H2O2 가스의 적어도 한쪽으로 이루어지는 제2 산화 가스로 구성되는 것을 이용하기 때문에, 제2 산화 가스에 의해 아미노기를 산화시켜 아미노기의, 막 중으로의 취입량을 감소시킬 수 있어, 산화 가스로서 제1 산화 가스만을 이용하는 경우보다도 내웨트 에칭성을 높일 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 성막 방법을 실시하기 위한 성막 장치의 일 예를 나타내는 종단면도이다.
도 2는 본 발명의 일 실시 형태에 따른 성막 방법을 실시하기 위한 성막 장치의 일 예를 나타내는 횡단면도이다.
도 3은 산화 가스로서, O2 가스만을 이용한 경우와, O2 가스와 H2O 가스를 이용한 경우에 대해서, 온도를 바꾸어 성막한 SiO2막의 내웨트 에칭성을 확인한 결과를 나타내는 도면이다.
도 4는 산화 가스로서, O2 가스만을 이용한 경우와, O2 가스와 H2O 가스를 이용한 경우에 대해서, 온도를 바꾸어 성막한 SiO2막의 밀도를 나타내는 도면이다.
도 5는 산화 가스로서, O2 가스만을 이용한 경우와, O2 가스와 H2O 가스를 이용한 경우에 대해서, 온도를 바꾸어 성막한 SiO2막의 H, N, C의 농도를 나타내는 도면이다.
(발명을 실시하기 위한 형태)
　이하, 첨부 도면을 참조하면서 본 발명의 실시 형태에 대해서 상세하게 설명한다.
　도 1은 본 발명의 일 실시 형태에 따른 성막 방법을 실시하기 위한 성막 장치의 일 예를 나타내는 종단면도이고, 도 2는 도 1의 성막 장치를 나타내는 횡단면도이다. 또한, 도 2에 있어서는 가열 장치를 생략하고 있다.
　성막 장치(100)는, 하단이 개구되고, 상부가 폐색된 원통체 형상의 처리 용기(1)를 갖고 있다. 이 처리 용기(1)의 전체는, 예를 들면 석영에 의해 형성되어 있으며, 이 처리 용기(1) 내의 상단부에는, 석영제의 천정판(2)이 형성되어 봉지(seal)되어 있다. 또한, 이 처리 용기(1)의 하단 개구부에는, 예를 들면 스테인리스 스틸에 의해 원통체 형상으로 성형된 매니폴드(3)가 O링 등의 시일 부재(4)를 개재하여 연결되어 있다.
　상기 매니폴드(3)는 처리 용기(1)의 하단을 지지하고 있으며, 이 매니폴드(3)의 하방으로부터 피처리체로서 다수매, 예를 들면 50∼100매의 반도체 웨이퍼(W)를 다단으로 재치 가능한 석영제의 웨이퍼 보트(5)가 처리 용기(1) 내에 삽입 가능하게 되어 있다. 이 웨이퍼 보트(5)는 3개의 지주(pillar; 6)를 갖고(도 2 참조), 지주(6)에 형성된 홈에 의해 다수매의 반도체 웨이퍼(W)가 지지되도록 되어 있다.
　이 웨이퍼 보트(5)는, 석영제의 보온통(7)을 개재하여 테이블(8) 상에 재치되어 있으며, 이 테이블(8)은, 매니폴드(3)의 하단 개구부를 개폐하는, 예를 들면 스테인리스 스틸제의 덮개부(9)를 관통하는 회전축(10) 상에 지지된다.
　그리고, 이 회전축(10)의 관통부에는, 예를 들면 자성 유체 시일(11)이 형성되어 있어, 회전축(10)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 또한, 덮개부(9)의 주변부와 매니폴드(3)의 하단부와의 사이에는, 예를 들면 O링으로 이루어지는 시일 부재(12)가 개설(介設)되어 있어, 이에 따라 처리 용기(1) 내의 시일성을 보지하고 있다.
　상기의 회전축(10)은, 예를 들면 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(13)의 선단에 부착되어 있으며, 웨이퍼 보트(5) 및 덮개부(9) 등을 일체적으로 승강하여 처리 용기(1) 내에 대하여 삽입 및 이탈되도록 되어 있다. 또한, 상기 테이블(8)을 상기 덮개부(9) 측에 고정하여 설치해, 웨이퍼 보트(5)를 회전시키는 일 없이 반도체 웨이퍼(W)의 처리를 행하도록 해도 좋다.
　또한, 성막 장치(100)는, 처리 용기(1) 내로 산화 가스를 공급하는 산화 가스 공급 기구(14)와, 처리 용기(1) 내로 Si 소스 가스로서 아미노실란 가스, 예를 들면 BTBAS(비스터셔리부틸아미노실란)를 공급하는 Si 소스 가스 공급 기구(15)와, 처리 용기(1) 내로 퍼지 가스로서 불활성 가스, 예를 들면 N2 가스를 공급하는 퍼지 가스 공급 기구(16)를 갖고 있다.
　산화 가스 공급 기구(14)는, 제1 산화 가스(예를 들면 O2 가스)를 공급하는 제1 산화 가스 공급원(17)과, 제2 산화 가스(예를 들면 H2O 가스)를 공급하는 제2 산화 가스 공급원(18)을 갖고 있다. 제1 산화 가스 공급원(17)에는 제1 산화 가스를 유도하는 제1 산화 가스 배관(19)이 접속되고, 이 제1 산화 가스 배관(19)에는 매니폴드(3)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장되는 석영관으로 이루어지는 제1 산화 가스 분산 노즐(20)이 접속되어 있다. 또한, 제2 산화 가스 공급원(18)에는 제2 산화 가스를 유도하는 제2 산화 가스 배관(21)이 접속되고, 이 제2 산화 가스 배관(21)에는 매니폴드(3)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장되는 석영관으로 이루어지는 제2 산화 가스 분산 노즐(22)이 접속되어 있다. 제1 산화 가스 분산 노즐(20)의 수직 부분 및 제2 산화 가스 분산 노즐(22)의 수직 부분은, 처리 용기(1)의 내부에 수직으로 형성된 오목부(31) 내에 수용되어 있다. 그리고, 이들 제1 산화 가스 분산 노즐(20) 및 제2 산화 가스 분산 노즐(22)의 수직 부분에는, 각각 복수의 가스 토출공(20a, 22a)이 소정의 간격을 두고 형성되어 있고, 각 가스 토출공(20a)으로부터 수평 방향으로 반도체 웨이퍼(W)를 향하여 대략 균일하게 제1 산화 가스, 예를 들면 O2 가스가 토출되고, 각 가스 토출공(22a)으로부터 수평 방향으로 반도체 웨이퍼(W)를 향하여 대략 균일하게 제2 산화 가스, 예를 들면 H2O 가스가 토출되도록 되어 있다. 또한, 제1 산화 가스와 제2 산화 가스는, 처리 용기(1) 내에서 1개의 분산 인젝터(injector) 내에 합류시켜도 좋다.
또한, Si 소스 가스 공급 기구(15)는, Si 소스 가스 공급원(23)과, 이 Si 소스 가스 공급원(23)으로부터 Si 소스 가스를 유도하는 Si 소스 가스 배관(24)과, 이 Si 소스 가스 배관(24)에 접속되고, 매니폴드(3)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장되는 석영관으로 이루어지는 Si 소스 가스 분산 노즐(25)을 갖고 있다. 여기에서는 Si 소스 가스 분산 노즐(25)은 상기 오목부(31)를 사이에 두도록 2개 설치되어 있고(도 2 참조), 각 Si 소스 가스 분산 노즐(25)에는, 그의 길이 방향을 따라서 복수의 가스 토출공(25a)이 소정의 간격을 두고 형성되어 있으며, 각 가스 토출공(25a)으로부터 수평 방향으로 반도체 웨이퍼(W)를 향하여 대략 균일하게 Si 소스 가스로서의 아미노실란 가스, 예를 들면 BTBAS 가스를 토출할 수 있도록 되어 있다. 또한, 이 Si 소스 가스 분산 노즐(25)은 1개뿐이라도 좋다.
　또한, 퍼지 가스 공급 기구(16)는, 퍼지 가스 공급원(26)과, 퍼지 가스 공급원(26)으로부터 퍼지 가스를 유도하는 퍼지 가스 배관(27)과, 이 퍼지 가스 배관(27)에 접속되고, 매니폴드(3)의 측벽을 관통하여 설치된 퍼지 가스 노즐(28)을 갖고 있다. 퍼지 가스로서는 불활성 가스, 예를 들면 N2 가스를 적합하게 이용할 수 있다.
　제1 산화 가스 배관(19), 제2 산화 가스 배관(21), Si 소스 가스 배관(24), 퍼지 가스 배관(27)에는, 각각 개폐 밸브(19a, 21a, 24a, 27a) 및 매스 플로우 컨트롤러와 같은 유량 제어기(19b, 21b, 24b, 27b)가 설치되어 있으며, 제1 산화 가스, 제2 산화 가스, Si 소스 가스 및 퍼지 가스를 각각 유량 제어하면서 공급할 수 있도록 되어 있다.
　한편, 처리 용기(1)의 오목부(31)의 반대측의 부분에는, 처리 용기(1) 내를 진공 배기하기 위한 배기구(37)가 설치되어 있다. 이 배기구(37)는 처리 용기(1)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리 용기(1)의 이 배기구(37)에 대응하는 부분에는, 배기구(37)를 덮도록 단면 ㄷ자 형상으로 성형된 배기구 커버 부재(38)가 접합에 의해 부착되어 있다. 이 배기구 커버 부재(38)는, 처리 용기(1)의 측벽을 따라서 상방으로 연장되어 있어, 처리 용기(1)의 상방으로 가스 출구(39)를 규정하고 있다. 그리고, 이 가스 출구(39)로부터 도시하지 않은 진공 펌프 등을 포함하는 진공 배기 기구에 의해 진공 흡인된다. 그리고, 이 처리 용기(1)의 외주를 둘러싸도록 하여 이 처리 용기(1) 및 그의 내부의 반도체 웨이퍼(W)를 가열하는 통체 형상의 가열 장치(40)가 설치되어 있다. 또한, 웨이퍼 보트(5) 근방의 소정 위치에는 열전대 등의 온도 센서(도시하지 않음)가 설치되어 있어, 반도체 웨이퍼(W)의 온도가 제어되도록 되어 있다.
　성막 장치(100)의 각 구성부의 제어, 예를 들면 개폐 밸브(19a, 21a, 24a, 27a)의 개폐에 의한 각 가스의 공급·정지, 매스 플로우 컨트롤러(19b, 21b, 24b, 27b)에 의한 가스 유량의 제어, 진공 배기 기구에 의한 배기 제어 및, 가열 장치(40)의 제어에 의한 반도체 웨이퍼(W)의 온도 제어 등은, 예를 들면 마이크로 프로세서(컴퓨터)로 이루어지는 컨트롤러(50)에 의해 행해진다. 즉, 컨트롤러(50)는, 가스 공급 제어 기구, 온도 제어 기구 등으로서 기능한다. 컨트롤러(50)에는, 오퍼레이터가 성막 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(51)가 접속되어 있다.
　또한, 컨트롤러(50)에는, 성막 장치(100)에서 실행되는 각종 처리를 컨트롤러(50)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피가 격납된 기억부(52)가 접속되어 있다. 레시피는 기억부(52) 안의 기억 매체에 기억되어 있다. 기억 매체는, 하드 디스크나 반도체 메모리라도 좋고, CDROM, DVD, 플래시 메모리 등의 가반성(portable type)의 것이라도 좋다. 또한, 다른 장치로부터, 예를 들면 전용 회선을 개재하여 레시피를 적절히 전송시키도록 해도 좋다.
　그리고, 필요에 따라서, 유저 인터페이스(51)로부터의 지시 등으로 임의의 레시피를 기억부(52)로부터 호출하여 컨트롤러(50)에 실행시킴으로써, 컨트롤러(50)의 제어하에서, 성막 장치(100)에서의 원하는 처리가 행해진다.
　다음으로, 이상과 같이 구성된 성막 장치를 이용하여 행해지는 본 실시 형태에 따른 SiO2막의 성막 방법에 대해서 설명한다.
　우선, 상온에 있어서, 예를 들면 50∼100매의 피처리체인 반도체 웨이퍼(W)가 탑재된 상태의 웨이퍼 보트(5)를 미리 소정의 온도로 제어된 처리 용기(1) 내에 그의 하방으로부터 상승시킴으로써 로드(load)하고, 덮개부(9)로 매니폴드(3)의 하단 개구부를 닫음으로써 처리 용기(1) 내를 밀폐 공간으로 한다. 반도체 웨이퍼(W)로서는, 직경 300mm의 것이 예시되지만, 이것에 한정되지 않는다.
　그리고 처리 용기(1) 내를 진공 흡인하여 소정의 감압 분위기로 보지함과 함께, 가열 장치(40)로의 공급 전력을 제어하고, 웨이퍼 온도를 상승시켜 프로세스 온도로 보지해, 웨이퍼 보트(5)를 회전시킨 상태에서 성막 처리를 개시한다.
　성막 처리시에 있어서는, 처리 용기(1) 내에, Si 소스 가스 공급 기구(15)의 Si 소스 가스 공급원(23)으로부터 Si 소스 가스 배관(24) 및 Si 소스 가스 분산 노즐(25)을 개재하여 Si 소스 가스인 아미노실란 가스, 예를 들면 BTBAS를 공급함과 함께, 산화 가스 공급 기구(14)의 제1 산화 가스 공급원(17)으로부터 제1 산화 가스 배관(19) 및 제1 산화 가스 분산 노즐(20)을 개재하여 제1 산화 가스, 예를 들면 O2 가스를 공급하고, 제2 산화 가스 공급원(18)으로부터 제2 산화 가스 배관(21) 및 제2 산화 가스 분산 노즐(22)을 개재하여 제2 산화 가스, 예를 들면 H2O 가스를 공급하여, CVD에 의해 산화 실리콘막(SiO2막)을 성막한다. 성막 온도로서는 350℃ 이하의 저온을 이용한다.
　종래는, Si 소스 가스로서 아미노실란 가스인 BTBAS를 이용하고, 산화 가스로서 O2 가스만을 이용한 CVD에 의해 산화 실리콘막(SiO2막)의 성막이 행해지고 있었지만, 이들을 이용하여 350℃ 이하의 저온에서 성막을 행하면, 내웨트 에칭성이 저하되는 것이 판명되었다. 이는, 아미노실란 가스를 이용하여 성막함으로써, 아미노기가 막 중에 취입되기 때문이라고 생각된다.
　산화 가스로서는 산화력이 큰 것이 요구되며, 그러한 산화력이 큰 가스로서 종래 O2 가스가 이용되고 있었지만, O2 가스는 아미노실란 가스 중의 Si를 산화시키는 능력은 높지만, 아미노기를 산화시켜 분해시키는 능력이 낮은 것으로 판명되었다. 그 때문에, 산화 가스로서 O2 가스만을 이용한 경우에는, 아미노기가 막 중에 취입되는 것이다.
　아미노기를 산화시켜 분해시키기 위해서는, H2O와 같은 H를 포함하는 산화 가스를 이용하는 것이 유효하다. 그러나, H2O만으로는 Si를 산화시키는 기능이 작다.
　그래서, 본 실시 형태에서는, 산화 가스로서 전형적으로는, 제1 산화 가스인 O2 가스와, 제2 산화 가스인 H2O 가스를 이용한다. 제1 산화 가스로서는 O3 가스를 이용할 수도 있다. 또한, 제2 산화 가스로서는, 다른 H를 포함하는 산화 가스인 H2O2 가스를 이용할 수도 있다. 따라서, 제1 산화 가스로서는 O2 가스 및 O3 가스 중 적어도 한쪽으로 이루어지는 것을 들 수 있고, 제2 산화 가스로서는 H2O 가스 및 H2O2 가스 중 적어도 한쪽으로 이루어지는 것을 들 수 있다. 그러나, 이에 한정되지 않고, 제1 산화 가스는 산소 원자만을 포함하는 산화 가스를 이용할 수도 있고, 또한 제2 산화 가스는 산소와 수소를 포함하는 산화 가스를 이용할 수도 있다.
　Si 소스 가스로서의 아미노실란 가스로서는, BTBAS에 한하지 않고, 다른 아미노실란 가스, 예를 들면 트리-디메틸아미노실란(3DMAS), 테트라-디메틸아미노실란(4DMAS), 디이소프로필아미노실란(DIPAS), 비스디에틸아미노실란(BDEAS), 비스디메틸아미노실란(BDMAS) 등을 이용할 수 있다.
　성막시의 유량은, Si 소스 가스의 유량 0.05∼1l/min(slm), 제1 산화 가스의 유량 0.05∼10l/min(slm), 제2 산화 가스의 유량 0.05∼10l/min(slm)이 예시된다. 또한, 처리 용기 내의 압력은 27∼1333Pa(0.2∼10Torr)가 바람직하다. Si 소스 가스와 산화 가스(제1 산화 가스＋제2 산화 가스)의 유량비(Si 소스 가스의 유량/산화 가스의 유량)는 0.01∼10인 것이 바람직하다. 또한, 제1 산화 가스와 제2 산화 가스의 유량비(제1 산화 가스의 유량/제2 산화 가스의 유량)는 0.01∼10인 것이 바람직하다.
　성막 온도는, 전술한 바와 같이 350℃ 이하이며, 실온에서도 성막이 가능하다. 보다 바람직한 성막 온도는 250∼350℃이다.
　성막이 종료된 후, 처리 용기(1) 내를 진공 흡인하여, 퍼지 가스 공급원(26)으로부터 퍼지 가스 배관(27) 및 퍼지 가스 노즐(28)을 개재하여 퍼지 가스, 예를 들면 N2 가스를 처리 용기(1) 내에 공급하여, 처리 용기(1) 내를 퍼지하고, 그 후, 처리 용기(1) 내를 상압(normal pressure)으로 되돌려 웨이퍼 보트(5)의 교체를 행한다.
　이와 같이 하여 성막된 산화 실리콘막(SiO2막)은, 종래의 아미노실란 가스와 O2 가스를 이용한 성막에 비하여, 막 중으로의 아미노기의 취입량이 감소해, 막의 밀도가 상승하기 때문에, 내웨트 에칭성을 상승시킬 수 있다.
　이 점을 확인한 실험 결과에 대해서 도 3∼5를 참조하여 설명한다.
　우선, Si 소스를 BTBAS로 고정하고, 산화 가스로서 O2 가스만을 이용한 경우(A)와, O2 가스와 H2O 가스를 이용한 경우(B)에 대해서, 온도를 바꾸어 성막을 행하여, 성막된 SiO2막의 내웨트 에칭성을 확인했다.
　그의 결과를 도 3에 나타낸다. 도 3은, 횡축에 성막 온도를 취하고, 종축에 웨트 에칭에 이용하는 약액(藥液)인 희불화수소산(100：1DHF)에 의한 규격화된 웨트 에칭 레이트를 취하고, 상기 A의 경우와 B의 경우에 대해서 온도에 대한 내웨트 에칭성의 변화를 나타내는 도면이다. 또한, 규격화한 웨트 에칭 레이트는, 열산화막의, 희불화수소산(100：1DHF)에 의한 에칭 레이트를 1로서 나타낸 값이다. 또한, B의 경우의 O2 가스와 H2O 가스의 유량비는 0.6으로 했다.
　도 3에 나타내는 바와 같이, A의 산화 가스로서 O2 가스만을 이용한 경우에는, 성막 온도가 350℃ 이하가 되면 에칭 레이트가 급격하게 상승하지만, B의 산화 가스로서 O2 가스와 H2O 가스를 이용한 경우에는, 성막 온도가 저하되도 에칭 레이트가 별로 저하되지 않고, 희불화수소산에 의한 에칭 레이트는, 성막 온도 300℃에서는, 산화 가스로서 O2 가스만을 이용한 경우가 열산화막의 38.6배였던 것이 26.2배까지 개선되고, 성막 온도 250℃에서는, 산화 가스로서 O2 가스만을 이용한 경우가 열산화막의 107.8배였던 것이 28.1배로 크게 개선되었다. 이 점에서, 산화 가스로서 O2 가스와 H2O 가스의 양쪽을 이용한 경우의 내웨트 에칭성 향상 효과가 확인되었다.
　다음으로, 전술한 A 및 B의 산화 가스를 이용하고, 온도를 바꾸어 성막한 SiO2막에 대해서, 막의 밀도를 파악했다. 그의 결과를 도 4에 나타낸다. 도 4는, 횡축에 성막 온도를 취하고, 종축에 막의 밀도를 취하여, 상기 A의 경우와 B의 경우에 대해서 온도에 대한 밀도의 변화를 나타내는 도면이다.
　도 4에 나타내는 바와 같이, A의 산화 가스로서 O2 가스만을 이용한 경우에는, 성막 온도가 저하됨에 따라 막의 밀도가 저하되고 있지만, B의 산화 가스로서 O2 가스와 H2O 가스를 이용한 경우에는, 성막 온도가 저하되도 막의 밀도는 저하되지 않고 오히려 상승하고 있어, 400℃에서는 A의 경우, B의 경우 모두 동일한 막 밀도였던 것이, 350℃ 이하에 있어서, 막의 밀도는 A의 O2 가스만의 경우보다도 B의 O2 가스와 H2O 가스를 이용한 경우 쪽이 높아지고, 그 차이는 성막 온도가 저하됨에 따라 커지는 것이 확인되었다. 이 점에서, 산화 가스로서 O2 가스와 H2O 가스를 이용함으로써, 350℃ 이하에 있어서 내웨트 에칭성이 향상되는 것은, 막의 밀도가 상승하는 것에 의한 것이란 것이 이해된다.
　다음으로, 상기 A 및 B의 산화 가스를 이용하고 온도를 바꾸어 성막한 SiO2막에 대해서, 막 중의 아미노기의 취입량을 파악하기 위해, 2차 이온 질량 분석계(SIMS)에 의해, 아미노기를 구성하는 H, N, C의 막 중 농도를 분석했다. 그 결과를 도 5에 나타낸다. 도 5의 (a)는 성막 온도에 대한 막 중의 H농도의 변화를 나타내고, (b)는 성막 온도에 대한 막 중의 N농도의 변화를 나타내며, (c)는 성막 온도에 대한 막 중의 C농도의 변화를 나타낸다.
　도 5에 나타내는 바와 같이, A의 산화 가스로서 O2 가스만을 이용한 경우, B의 산화 가스로서 O2 가스와 H2O 가스를 이용한 경우 모두, 성막 온도가 저하됨에 따라 아미노기를 구성하는 H, N, C의 양이 증가하고 있지만, 성막 온도가 저하함에 따라서 A의 산화 가스로서 O2 가스만을 이용한 경우보다도, B의 산화 가스로서 O2 가스와 H2O 가스를 이용한 경우 쪽이 아미노기를 구성하는 H, N, C의 증가 비율이 낮아져 있는 것이 확인되었다. 이 점으로부터, 산화 가스로서 O2 가스와 H2O 가스를 이용함으로써, 350℃ 이하의 저온 성막에 있어서, 막 중에 취입되는 아미노기의 양이 저하되는 것이 확인되었다.
　이상의 실험 결과로부터, 산화 가스로서 O2 가스와 H2O 가스를 이용함으로써, 저온 성막에 있어서 막 중으로의, 아미노기의 취입량이 감소하는 결과, 막 밀도의 저하가 억제되어, 내웨트 에칭성이 향상되는 것이 강하게 지지된다.
또한, 본 발명은 상기 실시 형태로 한정되는 일 없이, 여러 가지 변형이 가능하다. 예를 들면, 상기 실시 형태에서는 본 발명을 복수의 반도체 웨이퍼를 탑재해 일괄하여 성막을 행하는 배치식의 성막 장치에 적용한 예를 나타냈지만, 이에 한하지 않고, 1매의 웨이퍼마다 성막을 행하는 매엽식(single wafer type)의 성막 장치에 적용할 수도 있다.
　또한, 상기 실시 형태에 있어서는, 열 CVD에 의해 SiO2막을 성막한 경우에 대해서 나타냈지만, 성막시에 적절한 방법으로 플라즈마를 생성하는 플라즈마 CVD라도 좋다.
　또한, 상기 실시 형태에 있어서는, Si 소스 가스와 산화 가스를 동시에 공급하는 통상의 CVD의 예를 나타냈지만, Si 소스 가스와 산화 가스를 간헐적으로 공급하면서 원자층 레벨 또는 분자층 레벨에서 교대로 반복해 성막하는 ALD(Atomic　Layer　Deposition)를 이용하여 SiO2막을 성막해도 좋다. 이 경우에, 제1 산화 가스와 제2 산화 가스는 동시에 공급해도, 별개로 공급해도 좋다. 또한, 산화 가스를 공급할 때에 플라즈마화해도 좋다.
　그리고 또한, 상기 실시 형태에서는, 피처리체로서 반도체 웨이퍼를 이용한 경우에 대해서 설명했지만, 반도체 웨이퍼에 한정되지 않고, LCD 유리 기판 등의 다른 기판을 이용할 수 있는 것은 말할 필요도 없다.
1 : 처리 용기
5 : 웨이퍼 보트
14 : 산화 가스 공급 기구
15 : Si 소스 가스 공급 기구
16 : 퍼지 가스 공급 기구
17 : 제1 산화 가스 공급원
18 : 제2 산화 가스 공급원
23 : Si 소스 가스 공급원
40 : 가열 장치
100 : 성막 장치
W : 반도체 웨이퍼(피처리체)

Claims (11)

  1. 처리 용기 내에 피처리체를 반입하고, 상기 피처리체의 온도를 350℃ 이하로 하여, Si 소스 가스로서의 아미노실란 가스와, 산화 가스를 상기 처리 용기 내에 공급하여, 상기 피처리체의 표면에 산화 실리콘막을 형성하는 성막 방법으로서,
    상기 산화 가스는, 산소 원자만을 포함하는 제1 산화 가스와, 산소와 수소를 포함하는 제2 산화 가스로 구성되는 것을 특징으로 하는 성막 방법.
  2. 제1항에 있어서,
    상기 제1 산화 가스는 O2 가스 및 O3 가스의 적어도 한쪽으로 이루어지고, 상기 제2 산화 가스는 H2O 가스 및 H2O2 가스의 적어도 한쪽으로 이루어지는 것을 특징으로 하는 성막 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 산화 가스와 제2 산화 가스의 유량비(제1 산화 가스의 유량/제2 산화 가스의 유량)는 0.01∼10인 것을 특징으로 하는 성막 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 피처리체의 온도는 실온 이상 350℃ 이하인 것을 특징으로 하는 성막 방법.
  5. 제4항에 있어서,
    상기 피처리체의 온도는 250∼350℃인 것을 특징으로 하는 성막 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    복수의 피처리체를 일괄하여 상기 처리 용기 내에 삽입하고, 이들 복수의 피처리체에 대하여 일괄하여 산화 실리콘막을 형성하는 것을 특징으로 하는 성막 방법.
  7. 진공 보지(保持) 가능한 종형으로 통체 형상을 이루는 처리 용기와,
    피처리체를 복수단으로 보지한 상태에서 상기 처리 용기 내에 수용되는 보지 부재와,
    상기 처리 용기에 대하여 상기 보지 부재를 반입출하는 반입출 기구와,
    Si 소스 가스로서 아미노실란 가스를 상기 처리 용기 내에 공급하는 Si 소스 가스 공급 기구와,
    산소 원자만을 포함하는 제1 산화 가스와, 산소와 수소를 포함하는 제2 산화 가스를 상기 처리 용기 내로 공급하는 산화 가스 공급 기구와,
    상기 피처리체의 온도를 350℃ 이하로 제어하는 온도 제어 기구를 구비하고,
    상기 처리 용기 내에, 상기 Si 소스 가스 공급 기구로부터 상기 아미노실란 가스가 공급되고, 상기 산화 가스 공급 기구로부터 상기 제1 산화 가스와 상기 제2 산화 가스가 공급되어 상기 피처리체의 표면에 CVD에 의해 산화 실리콘막이 형성되는 것을 특징으로 하는 성막 장치.
  8. 제7항에 있어서,
    상기 제1 산화 가스는 O2 가스 및 O3 가스의 적어도 한쪽으로 이루어지고, 상기 제2 산화 가스는 H2O 가스 및 H2O2 가스의 적어도 한쪽으로 이루어지는 것을 특징으로 하는 성막 장치.
  9. 제7항 또는 제8항에 있어서,
    상기 산화 가스 공급 기구는, 상기 제1 산화 가스와 제2 산화 가스의 유량비(제1 산화 가스의 유량/제2 산화 가스의 유량)가 0.01∼10이 되도록 이들을 공급하는 것을 특징으로 하는 성막 장치.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 온도 제어 기구는, 상기 피처리체의 온도가 실온 이상 350℃ 이하가 되도록 제어하는 것을 특징으로 하는 성막 장치.
  11. 제10항에 있어서,
    상기 온도 제어 기구는, 상기 피처리체의 온도가 250∼350℃가 되도록 제어하는 것을 특징으로 하는 성막 장치.
KR1020110044340A 2010-05-14 2011-05-12 성막 방법 및 성막 장치 KR20110126048A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010111986A JP2011243620A (ja) 2010-05-14 2010-05-14 成膜方法および成膜装置
JPJP-P-2010-111986 2010-05-14

Publications (1)

Publication Number Publication Date
KR20110126048A true KR20110126048A (ko) 2011-11-22

Family

ID=44912152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110044340A KR20110126048A (ko) 2010-05-14 2011-05-12 성막 방법 및 성막 장치

Country Status (5)

Country Link
US (1) US20110281443A1 (ko)
JP (1) JP2011243620A (ko)
KR (1) KR20110126048A (ko)
CN (1) CN102242350B (ko)
TW (1) TW201209919A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409352B2 (en) * 2010-03-01 2013-04-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of manufacturing substrate and substrate processing apparatus
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
EP2823082B1 (en) * 2012-03-09 2024-05-15 Versum Materials US, LLC Barrier materials for display devices
US9460912B2 (en) * 2012-04-12 2016-10-04 Air Products And Chemicals, Inc. High temperature atomic layer deposition of silicon oxide thin films
CN106467980B (zh) * 2015-08-21 2019-01-29 东莞市中镓半导体科技有限公司 一种大型垂直式hvpe反应室的装配辅助装置
JP6912913B2 (ja) * 2017-03-29 2021-08-04 株式会社Adeka 原子層堆積法による酸化イットリウム含有薄膜の製造方法
KR102018318B1 (ko) * 2018-09-11 2019-09-04 주식회사 유진테크 박막 형성 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
JP3164019B2 (ja) * 1997-05-21 2001-05-08 日本電気株式会社 酸化シリコン膜およびその形成方法と成膜装置
US7005392B2 (en) * 2001-03-30 2006-02-28 Advanced Technology Materials, Inc. Source reagent compositions for CVD formation of gate dielectric thin films using amide precursors and method of using same
US6596653B2 (en) * 2001-05-11 2003-07-22 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
US20060240677A1 (en) * 2002-09-20 2006-10-26 Hitachi Kokusai Electric Inc., Method for manufacturing semiconductor device and substrate processing apparatus
US7098150B2 (en) * 2004-03-05 2006-08-29 Air Liquide America L.P. Method for novel deposition of high-k MSiON dielectric films
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
JP2006261434A (ja) * 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
JP2006269621A (ja) * 2005-03-23 2006-10-05 Mitsui Eng & Shipbuild Co Ltd Ａｌｄによる薄膜形成方法および装置
US7648927B2 (en) * 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
TWI462179B (zh) * 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置
JP4589984B2 (ja) * 2007-06-08 2010-12-01 東京エレクトロン株式会社 微細パターンの形成方法
JP2011511881A (ja) * 2007-06-28 2011-04-14 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 二酸化ケイ素ギャップ充填材のための前駆体
US7846793B2 (en) * 2007-10-03 2010-12-07 Applied Materials, Inc. Plasma surface treatment for SI and metal nanocrystal nucleation
JP4959733B2 (ja) * 2008-02-01 2012-06-27 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム

Also Published As

Publication number Publication date
JP2011243620A (ja) 2011-12-01
CN102242350A (zh) 2011-11-16
CN102242350B (zh) 2014-12-31
US20110281443A1 (en) 2011-11-17
TW201209919A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
KR101521466B1 (ko) 가스 공급 장치, 열처리 장치, 가스 공급 방법 및 열처리 방법
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
TWI648791B (zh) Etching method
KR101853522B1 (ko) 에칭 방법 및 기억 매체
JP5661262B2 (ja) 成膜方法および成膜装置
KR102182995B1 (ko) 성막 장치 및 성막 방법
TWI536453B (zh) 電容器的製造方法、電容器及用於該電容器之介電膜的形成方法
KR20110126048A (ko) 성막 방법 및 성막 장치
US20110312188A1 (en) Processing apparatus and film forming method
JP2012216631A (ja) プラズマ窒化処理方法
KR20130033336A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR20110131096A (ko) 성막 방법 및 성막 장치
KR101836591B1 (ko) 에칭 방법
JP6073172B2 (ja) エッチング方法
JP2018107182A (ja) 基板処理装置および基板処理方法、ならびに基板処理システム
US10199451B2 (en) Lower electrode of DRAM capacitor and manufacturing method thereof
KR101715460B1 (ko) 가스 처리 방법
US9552981B2 (en) Method and apparatus for forming metal oxide film
JP2009132961A (ja) 成膜方法、成膜装置及び記憶媒体
TWI544105B (zh) 氧化矽薄膜與氮化矽薄膜的沉積方法、薄膜形成設備及半導體元件的製造方法
JP2014064039A (ja) 成膜方法および成膜装置
JP6211973B2 (ja) 成膜装置
JP2011009752A (ja) 基板処理装置、半導体デバイスの製造方法及び半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal