KR20090057944A - ＴａＳｉＮ막의 성막 방법 - Google Patents

ＴａＳｉＮ막의 성막 방법 Download PDF

Info

Publication number
KR20090057944A
KR20090057944A KR1020087030958A KR20087030958A KR20090057944A KR 20090057944 A KR20090057944 A KR 20090057944A KR 1020087030958 A KR1020087030958 A KR 1020087030958A KR 20087030958 A KR20087030958 A KR 20087030958A KR 20090057944 A KR20090057944 A KR 20090057944A
Authority
KR
South Korea
Prior art keywords
gas
film
concentration
partial pressure
sih
Prior art date
Application number
KR1020087030958A
Other languages
English (en)
Other versions
KR101011867B1 (ko
Inventor
가즈히토 나카무라
히데아키 야마사키
유미코 가와노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090057944A publication Critical patent/KR20090057944A/ko
Application granted granted Critical
Publication of KR101011867B1 publication Critical patent/KR101011867B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

처리용기내에 기판을 배치하고, 상기 처리용기에 Ta=N 결합을 갖는 유기Ta화합물 가스와, Si함유 가스와, N함유 가스를 도입해서 CVD에 의해 TaSiN막을 성막할 때에, 처리용기내의 Si함유 가스의 분압, 처리용기내의 전체압력, 성막온도 및 N함유 가스의 분압의 적어도 1개를 제어하는 것에 의해 막중 Si농도를 제어한다. 특히, Si함유 가스로서 SiH4 가스를 이용할 때, 소정의 프로세스 조건하에 있어서 원하는 막중 Si농도가 SiH4 가스의 분압의 대수의 일차함수로서 표현할 수 있는 것을 이용하여, SiH4 가스의 분압을 결정한다.

Description

ＴａＳｉＮ막의 성막 방법{METHOD OF FORMING TaSiN FILM}
본 발명은 게이트 전극으로서 바람직한 CVD에 의한 TaSiN막의 성막 방법에 관한 것이다．
종래부터, TaSiN막은 게이트 전극과 그 상층의 폴리 실리콘막의 반응 배리어층, 콘택트의 배리어막, 배선부의 Al, Cu 등의 배리어막, 하지 밀착막 등에 이용되어 오고 있으며, 열CVD로 성막된다(예를 들면 일본국 특허공개공보 제2003-332426호, 일본국 특허공개공보 제2005-244178호 참조).
최근에는 TaSiN막을 MOS형 반도체의 게이트 전극에 있어서의 메탈 전극 재료로서 이용하는 것이 검토되고 있다. 이 경우에는 막중의 Si농도가 일함수에 영향을 주는 것이 예상되고, Si 농도를 제어함으로써 원하는 일함수로 조정하는 것이 고려된다. 그러나, 종래의 배리어막의 적용시에는 막중 Si농도에 대해서는 고려되어 있지 않고, 상기 선행기술문헌에도 Si농도의 기술은 없다. 또한, 종래, CVD에 있어서 Si를 고농도까지 제어할 수 있는 파라미터는 파악되고 있지 않으며, 20원자% 이상의 고Si농도의 TaSiN막은 얻어지고 있지 않다.
본 발명은 이러한 사정을 감안해서 이루어진 것으로서, 광범위에 걸쳐 Si농도를 고정밀도로 제어할 수 있는 CVD에 의한 TaSiN막의 성막 방법을 제공 하는 것을 목적으로 한다.
또한, 본 발명은 고Si농도의 TaSiN막을 CVD에 의해 성막할 수 있는 TaSiN막의 성막 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 TaSiN막의 성막 방법을 실행하기 위한 컴퓨터 판독 가능한 기억 매체를 제공하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해, 본 발명의 제 1 관점에서는 처리용기내에 기판을 배치하고, 상기 처리용기에 Ta=N 결합을 갖는 유기 Ta 화합물 가스와, Si함유 가스, N함유 가스를 도입해서 CVD에 의해 TaSiN막을 성막하는 TaSiN막의 성막 방법으로서, 처리용기내의 Si함유 가스의 분압, 처리용기내의 전체압력, 성막온도 및 N함유 가스의 분압의 적어도 하나를 제어하는 것에 의해 막중 Si농도를 제어하는 것을 특징으로 하는 TaSiN막의 성막 방법을 제공한다.
상기 제 1 관점에 있어서, Si함유 가스로서 SiH4 가스, N함유 가스로서 NH3 가스를 바람직하게 이용할 수 있다. 이 경우에, 성막온도를 350∼700℃, 처리용기내의 전체압력을 1.33∼1333Pa(0.01∼10Torr), SiH4가스 분압을 0.4∼66.5Pa(0.003∼0.5Torr) 또는 전체압력의 1% 이상 전체압력의 80% 이하, NH3 가스 분압을 0.1∼39.9Pa(0.001∼0.3Torr) 또는 전체압력의 0.3% 이상 전체압력의 30% 이하로 하는 것이 바람직하다. 또, SiH4가스의 유량을 10~1000mL/min(sccm), NH3가스의 유량을 1000mL/min(sccm) 이하로 하고, 유기 Ta화합물로부터 유기 Ta화합물 가스를 발생시키기 위한 캐리어 가스인 Ar 가스 유량을 10∼200mL/min(sccm), 희석 가스로서의 Ar 가스 유량을 10∼1000mL/min(sccm)으로 하는 것이 바람직하다. 또한, 성막온도를 600℃, 처리용기내의 전체압력을 40Pa(0.3Torr)로 한 경우에 있어서, SiH4 분압을 xTorr, 막중 Si/Ta 원자수 비를 y로 했을 때에, y=0.64 × logx + 1.69의 관계에 의거하여 막중 Si농도를 제어할 수 있고, 또한 성막온도를 600℃, 처리용기내의 전체압력을 6.7Pa(0.05Torr)로 한 경우에 있어서, SiH4 분압을 xTorr, 막중 Si/Ta 원자수 비를 y로 했을 때에, y=0.46 × logx + 1.58의 관계에 의거하여 막중 Si농도를 제어할 수 있다.
본 발명의 제 2 관점에서는 처리용기내에 기판을 배치하고, 상기 처리용기에 Ta=N 결합을 갖는 유기 Ta화합물 가스와, SiH4 가스, NH3 가스를 도입하여 CVD에 의해 TaSiN막을 성막하는 TaSiN막의 성막 방법으로서, 성막 온도를 600℃ 이상, 성막 압력을 20Pa(0.15Torr) 이상, SiH4 분압을 6.7Pa(0.05Torr) 이상 또는 전체압력의 5% 이상으로 하는 것을 특징으로 하는 TaSiN막의 성막 방법을 제공한다.
상기 제 2 관점에 있어서, 또한 NH3 가스 분압을 13.3Pa(0.1Torr) 이하 또는 전체압력의 30% 이하로 하는 것이 바람직하다.
본 발명의 제 3 관점에서는 컴퓨터상에서 동작하고, 성막 장치를 제어하기 위한 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서, 상기 제어 프로그램은 실행시에, 상기 제 1 또는 제 2 관점의 성막 방법이 실시되도록 컴퓨터에 상기 성막 장치를 제어시키는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체를 제공한다.
본 발명에 의하면, CVD에 의한 TaSiN막의 성막에 있어서, Si농도에 영향을 주는 조건을 명확하게 했으므로, TaSiN막의 Si농도를 광범위에 걸쳐 고정밀도로 제어할 수 있다. 또한, 이들 Si농도에 영향을 미치는 조건을 적절하게 선택하는 것에 의해, 20원자% 이상의 고Si농도의 TaSiN막을 성막할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 TaSiN막의 성막 방법을 실시하기 위한 성막 장치를 모식적으로 나타내는 단면도.
도 2는 TaSiN막의 Ta/Si비와 Si농도의 관계를 나타내는 그래프.
도 3은 표준 조건, 저압 조건, 저온 조건, 저NH3 가스 분압 조건에 대해 SiH4 가스 분압(Torr)과 Si/Ta의 관계를 나타내는 그래프.
도 4는 SiH4 가스 분압과 막중 Si농도의 관계를 나타내는 그래프.
도 5는 NH3 가스 분압과 막중 Si농도의 관계를 나타내는 그래프.
도 6은 SiH4 가스 분압/SiH4 가스 분압과 막중 Si농도의 관계를 나타내는 그래프.
도 7은 성막온도와 막중 Si농도의 관계를 나타내는 그래프.
도 8은 본 발명에 의해 성막된 TaSiN막의 적용예를 나타내는 단면도.
도 9는 본 발명에 의해 성막된 TaSiN막의 적용예를 나타내는 단면도.
도 10은 막중 C농도 및 Si농도와 일함수의 관계를 나타내는 그래프.
이하, 첨부 도면을 참조해서 본 발명의 실시형태에 대해 구체적으로 설명한다.
우선, 제 1 실시형태에 대해 설명한다. 도 1은 본 발명의 일 실시형태에 따른 TaSiN막의 성막 방법을 실시하기 위한 성막 장치를 모식적으로 나타내는 단면도이다.
이 성막 장치(100)는 기밀하게 구성된 대략 원통형상의 챔버(21)를 갖고 있다.
챔버(21)의 저벽(21b)의 중앙부에는 원형의 개구부(42)가 형성되어 있고, 저벽(21b)에는 이 개구부(42)와 연통하고, 아래쪽을 향해 돌출된 배기실(43)이 마련되어 있다. 챔버(21)내에는 반도체 기판인 웨이퍼(W)를 수평으로 지지하기 위한 AlN 등의 세라믹으로 이루어지는 서셉터(22)가 마련되어 있다. 이 서셉터(22)는 배 기실(43)의 바닥부 중앙에서 위쪽으로 연장하는 원통형상의 지지부재(23)에 의해 지지되어 있다. 서셉터(22)의 외연부에는 웨이퍼(W)를 가이드하기 위한 가이드링(24)이 마련되어 있다. 또한, 서셉터(22)에는 저항 가열형의 히터(25)가 매립되어 있고, 이 히터(25)는 히터 전원(26)으로부터 급전(給電)되는 것에 의해 서셉터(22)를 가열하고, 그 열로 웨이퍼(W)를 가열한다. 이 열에 의해, 후술하는 바와 같이, 챔버(21)내에 도입된 Ta 원료 가스가 열분해된다. 히터 전원(26)에는 컨트롤러(도시하지 않음)가 접속되어 있고, 이것에 의해 도시하지 않은 온도 센서의 신호에 따라 히터(25)의 출력이 제어된다. 또한, 챔버(21)의 벽에도 히터(도시하지 않음)가 매립되어 있고, 챔버(21)의 벽을 40∼200℃ 정도로 가열하도록 되어 있다.
서셉터(22)에는 웨이퍼(W)를 지지해서 승강시키기 위한 3개(2개만 도시)의 웨이퍼 지지핀(46)이 서셉터(22)의 표면에 대해 돌출 함몰 가능하게 마련되고, 이들 웨이퍼 지지 핀(46)은 지지판(47)에 고정되어 있다. 그리고, 웨이퍼 지지 핀(46)은 에어 실린더 등의 구동 기구(48)에 의해 지지판(47)을 거쳐서 승강된다.
챔버(21)의 천정벽(21a)에는 샤워헤드(30)가 마련되고, 이 샤워헤드(30)의 하부에는 서셉터(22)를 향해서 가스를 토출하기 위한 다수의 가스 토출 구멍(30b)이 형성된 샤워 플레이트(30a)가 배치되어 있다. 샤워헤드(30)의 상부벽에는 샤워헤드(30)내에 가스를 도입하는 가스 도입구(30c)가 마련되어 있고, 이 가스 도입구(30c)에 Ta 원료 가스를 공급하는 배관(32)과 Si 함유 가스, 예를 들면 SiH4 가스와, N함유 가스, 예를 들면 NH3 가스를 공급하는 배관(81)이 접속되어 있다. 또한, 샤워헤드(30)의 내부에는 확산실(30d)이 형성되어 있다. 샤워 플레이트(30a)에는 샤워헤드(30)내에서의 Ta 원료 가스의 분해를 방지하기 위해, 예를 들면 동심원형상의 냉매유로(30e)가 마련되어 있고, 냉매 공급원(30f)으로부터 이 냉매유로(30e)에 냉각수 또는 가르덴(등록상표) 등의 냉매가 공급되고, 20∼200℃로 제어할 수 있도록 되어 있다.
배관(32)의 타단은 유기 Ta화합물로 이루어지는 Ta원료 S가 수용된 Ta 원료용기(33)에 삽입되어 있다. Ta 원료용기(33)의 주위에는 가열 수단으로서 히터(33a)가 마련되어 있다. Ta 원료용기(33)에는 캐리어 가스 배관(34)이 삽입되고, 캐리어 가스 공급원(35)으로부터 배관(34)을 거쳐서 캐리어 가스로서 예를 들면 Ar 가스를 Ta 원료용기(33)에 불어넣는 것에 의해, Ta 원료용기(33)내의 유기 Ta 화합물로 이루어지는 Ta 원료 S가 히터(33a)에 의해 가열되어 기화되고, 캐리어 가스에 캐리어되어 배관(32)을 거쳐서 챔버(21)내의 확산실(30d)에 공급된다. 캐리어 가스로서는 그 밖에, N2 가스, H2 가스, He 가스 등을 이용할 수도 있다. 또, 배관(34)에는 매스플로 컨트롤러(36)와 그 전후의 밸브(37a, 37b)가 마련되어 있다. 또한, 배관(32)에는 밸브(37c)가 마련되어 있다. 배관(32, 34)의 주위에는 히터(도시하지 않음)가 마련되어 있고, Ta 원료 가스가 액화하지 않는 온도, 예를 들면 40∼200℃로 제어된다.
Ta 원료 S로서는 원료의 화학적 안정성의 관점에서 Ta=N 결합(이중 결합)을 갖는 것, 예를 들면 Ta(Nt-Am)(NMe2)3을 이용한다. 이 상세한 화학 구조를 이하의 화학식 (1)에 나타낸다.
[화학식 1]
Figure 112008087393248-PCT00001
또한, 배관(32)의 도중에는 희석 가스 배관(38)이 접속되고, 이 희석 가스 배관(38)의 타단은 희석 가스 공급원(39)에 접속되어 있다. 희석 가스 공급원(39)은 희석 가스로서, 예를 들면 Ar 가스를 공급한다. 희석 가스로서는 그 밖에 He 가스, N2 가스 등의 불활성 가스 또는 H2 가스를 이용할 수도 있다. 이 희석 가스에 의해 Ta 원료 가스의 희석을 실행한다. 또한, 이 희석 가스는 배관(32)의 잔류 성막 가스의 배기나 챔버(21)내의 퍼지를 실행하기 위한 퍼지 가스로서도 사용한다. 또, 희석 가스 배관(38)에는 매스플로 컨트롤러(40) 및 그 전후의 밸브(41a, 41b)가 마련되어 있다.
한편, 배관(81)의 타단은 Si함유 가스, 예를 들면 SiH4 가스를 공급하는 Si함유 가스 공급원(82)에 접속되어 있다. 배관(81)에는 매스플로 컨트롤러(88) 및 그 전후의 밸브(91)가 마련되어 있다.
또한, 배관(81)의 도중에는 N함유 가스 배관(81a) 및 희석 가스 배관(97)이 접속되고, 이들 N함유 가스 배관(81a) 및 희석 가스 배관(97)의 타단은 각각 N함유 가스 공급원(84) 및 희석 가스 공급원(96)에 접속되어 있다. N 함유 가스 공급원(84)은 N함유 가스, 예를 들면 NH3 가스를 공급하도록 되어 있다. 또한, 희석 가스 공급원(96)은 희석 가스로서, 예를 들면 Ar 가스를 공급한다. 희석 가스로서는 그 밖에 He 가스, N2 가스 등의 불활성 가스나 H2 가스 등을 이용할 수도 있다. 이 희석 가스에 의해 Si함유 가스 및 N함유 가스의 희석을 실행한다. 또, 희석 가스는 배관(81)의 잔류 성막 가스의 배기나 챔버(21)내의 퍼지를 실행하는 퍼지 가스로서도 사용한다. 또, N함유 가스 배관(81a)에는 매스플로 컨트롤러(89) 및 그 전후의 밸브(92)가 마련되어 있다. 또한, 희석 가스 배관(97)에는 매스플로 컨트롤러(98) 및 그 전후의 밸브(99)가 마련되어 있다.
상기 희석 가스는 Ta원료 가스랑 Si 함유 가스 및 N 함유 가스의 분압을 조정하는 동시에, 샤워헤드(30) 내부의 압력을 올려 원료 가스를 균일하게 토출시켜 성막의 면내 균일성을 양호하게 하기 위해 이용하는 것이며, 필요에 따라 이용된다.
각 매스플로 컨트롤러, 각 밸브는 컨트롤러(60)에 의해서 제어되며, 이것에 의해 캐리어 가스, Ta 원료 가스, Si 함유 가스(SiH4 가스), N 함유 가스(NH3 가스) 및 퍼지 가스의 공급·정지 및 이들 가스의 유량을 소정의 유량으로 제어하도록 되어 있다. 챔버(21)내의 가스 확산실(30d)에 공급되는 Ta원료 가스의 유량은 캐리어 가스의 유량을 매스플로 컨트롤러(36)에 의해 제어하는 것에 의해 제어된다.
상기 배기실(43)의 측면에는 배기관(44)이 접속되어 있고, 이 배기관(44)에 는 고속진공 펌프를 포함하는 배기 장치(45)가 접속되어 있다. 그리고, 이 배기 장치(45)를 작동시키는 것에 의해 챔버(21)내의 가스가 배기실(43)의 공간(43a)내에 균일하게 배출되고, 배기관(44)을 거쳐서 소정의 진공도까지 고속으로 감압하는 것이 가능하게 되어 있다. 챔버(21)에는 챔버(21)내의 압력을 측정하기 위한 압력 게이지(51)가 마련되어 있고, 배기관(44)에는 압력 제어 밸브(APC)(52)가 마련되어 있다. 그리고, 압력 게이지(51)의 측정값에 의거하여, 압력 제어 밸브(APC)(52)가 제어되고 챔버(21)내가 소정의 압력으로 제어된다.
챔버(21)의 측벽에는 성막 장치(100)에 인접하는 반송실(도시하지 않음)과의 사이에서 웨이퍼(W)의 반입 반출을 실행하기 위한 반입출구(49)와, 이 반입출구(49)를 개폐하는 게이트밸브(50)가 마련되어 있다.
성막 장치(100)의 각 구성부는 마이크로 프로세서(컴퓨터)를 구비한 프로세스 컨트롤러(110)에 접속되어 제어되는 구성으로 되어 있다. 또한, 밸브 등의 제어는 프로세스 컨트롤러(110)로부터 컨트롤러(60)를 거쳐서 실행되도록 되어 있다. 프로세스 컨트롤러(110)에는 공정 관리자가 성막 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 실행하는 키보드나, 성막 장치(100)의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(111)가 접속되어 있다.
또한, 프로세스 컨트롤러(110)에는 성막 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(110)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 성막 장치의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 레시피가 저장된 기억부(112)가 접속되어 있다. 레시피는 하드 디스크나 반도체 메모리에 기억되어 있어도 좋고, CD-ROM, DVD 등의 가반성(可搬性)의 기억 매체에 수용된 상태에서 기억부(112)의 소정 위치에 세트하도록 되어 있어도 좋다. 또한, 다른 장치로부터 예를 들면 전용 회선을 거쳐서 레시피를 적절히 전송시키도록 해도 좋다.
그리고, 필요에 따라, 사용자 인터페이스(111)로부터의 지시 등으로 임의의 레시피를 기억부(112)로부터 호출해서 프로세스 컨트롤러(110)에 실행시킴으로써, 프로세스 컨트롤러(110)의 제어 하에, 성막 장치(100)에서의 원하는 처리가 실행된다.
다음에, 이러한 성막 장치를 이용한 본 실시형태의 성막 방법에 대해 설명한다. 우선, 게이트 밸브(50)를 열림으로 해서 반입출구(49)로부터, 게이트 절연막이 형성된 웨이퍼(W)를 챔버(21)내에 반입하고, 서셉터(22)상에 탑재한다. 서셉터(22)는 미리 히터(25)에 의해 가열되어 있고, 그 열에 의해 웨이퍼(W)를 가열하며, 배기 장치(45)의 진공 펌프에 의해 챔버(21)내를 배기해서, 챔버(21)내의 압력을 6.7Pa 이하로 진공 배기한다.
다음에, 밸브(92)를 열고 N함유 가스 공급원(84)으로부터 N함유 가스로서 예를 들면 NH3 가스를 배관(81) 및 샤워헤드(30)를 거쳐서 챔버(21)내에 도입한다. 이 때, 필요에 따라 희석 가스 공급원(96)으로부터 희석 가스로서 예를 들면 Ar 가스를 배관(81) 및 샤워 헤드(30)를 거쳐서 챔버(21)내에 도입한다.
그 후, 밸브(91)를 열고 Si 함유 가스 공급원(82)으로부터 Si함유 가스로서 예를 들면 SiH4 가스를 배관(81) 및 샤워 헤드(30)를 거쳐서 챔버(21)내에 도입한다.
또한, Si함유 가스의 공급과 동시에, 밸브(37a, 37b)를 열림으로 해서 Ta원료 S로서 Ta=N 결합(이중 결합)을 갖는 예를 들면 상기 Ta(Nt-Am)(NM2)3이 수용된 Ta 원료용기(33)에 캐리어 가스 공급원(35)으로부터 캐리어 가스, 예를 들면 Ar 가스를 불어 넣는 동시에, Ta원료 S를 히터(33a)에 의해 가열해서 기화시키고, 다음에 밸브(37c)를 열림으로 해서, 생성한 Ta원료 가스를 캐리어 가스에 의해 캐리어시킨다. 그리고, Ta원료 가스를 배관(32) 및 샤워헤드(30)를 거쳐서 챔버(21)내에 도입한다. 이 때에, 희석 가스 공급원(39)으로부터 희석 가스로서 예를 들면 Ar 가스도 동시에 공급한다.
이것에 의해, 웨이퍼(W)상에서 Ta원료 가스와 Si함유 가스(SiH4 가스)와, N함유 가스(NH3 가스)가 반응해서 웨이퍼(W) 표면에 TaSiN이 형성된다. 그리고, 이들 가스를 소정 시간 공급하는 것에 의해, 소정 두께의 TaSiN막이 형성된다. 이 경우에, 상술한 바와 같이 N함유 가스를 먼저 넣는 것이 조성의 균일성 및 안정성을 얻는 것에 있어서 바람직하지만, Ta원료 가스, Si함유 가스 및 N함유 가스를 동시에 넣어도 좋다.
또, Ta원료로서 예를 들면 상기 Ta(Nt-Am)(NMe2)3 또는 Ta(Nt-Bu)(NEt2)3과 같은 C를 포함하는 유기 Ta 화합물을 이용하고, 또 분위기중의 산소의 영향도 있기 때문에, 막중에는 약간 O 및 C가 포함되지만, O와 C는 극력 적게 하는 것이 바람직하다.
성막 후에는 캐리어 가스, Si함유 가스, N함유 가스를 정지시키고, 희석 가스에 의해 배관 및 챔버(21)내를 퍼지한다. 그리고, 서셉터(22)상의 웨이퍼(W)를 챔버(21)로부터 반출한다.
TaSiN막을 게이트 전극으로서 이용하려고 하는 경우에는 막중의 Si농도가 일함수에 영향을 주는 것이 예상되기 때문에, 막중의 Si농도를 5원자%정도의 저농도에서 25원자%정도의 고농도까지 변화시킬 수 있는 것이 극히 중요하다. 종래에는 TaSiN막은 배리어층으로서의 적용이 많았기 때문에, 원하는 배리어성이 얻어지면 좋고, 막중의 Si농도 자체는 고려되고 있지 않았다. 그 때문에, 화학적 안정성이 높고, 공업적으로 유리한 Ta=N 결합(이중 결합)을 갖는 유기 Ta 화합물을 이용하여 TaSiN막을 형성하는 경우에, 막중의 Si농도는 20원자% 이하로 낮아질 수밖에 없고, 또한 당연히 Si농도를 제어하는 파라미터에 대해서도 전혀 고려되고 있지 않았다.
본 발명에서는 Ta원료로서 Ta=N결합(이중 결합)을 갖는 유기 Ta화합물을 이용해서 TaSiN막을 성막함에 있어서，MOS형 반도체의 게이트 전극에도 적용 가능하도록, 막중의 Si농도를 제어할 수 있는 조건 및 막중의 Si농도를 25원자%정도까지 높일 수 있는 조건을 규정한다. 또, Si농도가 높아지면 시트 저항이 높아지므로, 이러한 높은 Si농도의 TaSiN을 배리어층으로서 이용하는 것은 유효하지는 않다.
구체적으로는 Si함유 가스(SiH4 가스)의 분압, 성막압력(챔버의 전체압력), 성막온도(서셉터 온도), N함유 가스(NH3 가스)의 분압중의 어느 1개 이상을 제어하는 것에 의해, 막중의 Si농도를 11∼25원자%정도의 범위에서 제어할 수 있다. 특히, Si함유 가스(SiH4 가스)의 분압을 높게 하는 것, 성막 온도를 높게 하는 것, N함유 가스(NH3 가스)의 분압을 낮게 하는 것에 의해, 막중의 Si농도를 높게 할 수 있다. 또한, 성막 압력(챔버 전체압력)에 대해서는 Si함유 가스(SiH4 가스)의 분압이 높은 영역에서는 그 값이 높을수록 막중 Si농도를 높게 할 수 있는 가능성이 있다.
전제로 되는 바람직한 성막 조건은 다음과 같다.
성막온도(서셉터 온도): 350∼700℃, 더욱 바람직하게는 500∼700℃
성막압력: 1.33∼1333Pa(0.01∼10Torr), 더욱 바람직하게는 6.65∼66.5Pa(0.05∼0.5Torr)
캐리어 가스 유량(Ar 가스의 경우): 10∼200mL/min(sccm), 바람직하게는 50∼150mL/min(sccm)
희석 가스 유량(합계량; Ar가스의 경우): 10∼1000mL/min(sccm), 바람직하게는 50∼300mL/min(sccm)
Si 함유 가스 유량(SiH4 가스의 경우): 10∼1000mL/min(sccm), 바람직하게는 300∼700mL/min(sccm)
N함유 가스 유량(NH3 가스의 경우): 1000mL/min(sccm) 이하, 바람직하게는 200mL/min(sccm) 이하
Si함유 가스 분압(SiH4 가스의 경우): 0.4∼66.5Pa(0.003∼0.5Torr), 바람직하게는 6.7∼66.5Pa(0.05∼0.5Torr), 또는 전체압력의 1% 이상 전체압력의 80% 이하, 바람직하게는 전체압력의 5% 이상 전체압력의 80% 이하
N함유 가스 분압(NH3 가스의 경우): 0.1∼39.9Pa(0.00l∼0.3Torr), 바람직하게는 0.1∼13.3Pa(0.001∼0.1Torr) 또는 전체압력의 0.3% 이상 전체압력의 30% 이하, 바람직하게는 전체압력의 0.3% 이상 전체압력의 10% 이하
또한, Ta원료로서 Ta=N 결합을 갖는 유기 Ta 화합물을 이용하고, Si 함유 가스로서 SiH4 가스를 이용하고, N 함유 가스로서 NH3 가스를 이용한 경우에, 20원자% 이상의 막중 Si농도를 얻기 위해서는 성막온도(서셉터 온도)를 600℃ 이상, 성막압력을 20Pa(0.15Torr) 이상 SiH4 분압을 6.7Pa(0.05Torr) 이상 또는 전체압력의 5% 이상으로 하는 것이 바람직하다. 또한, 이것에 가해서, 또한 NH3 가스 분압을 13.3Pa(0.1Torr) 이하 또는 전체압력의 30% 이하로 하는 것이 바람직하다.
Si 농도는 X선 광전자 분광 분석(XPS: X-ray photoelectron spectroscopy)으로 구할 수 있다. 도 2에 나타내는 바와 같이, Si 농도는 Si/Ta 원자수 비와 비례 관계에 있기 때문에, Si/Ta 원자수 비로부터 Si농도를 구할 수 있다. 단, XPS로 깊이 방향의 분석을 하는 경우에 스퍼터 레이트의 영향이 있기 때문에, 러더퍼드 후방 산란 분광 분석(RBS: Rutherford backscattering spectroscopy)의 측정 결과에 의해 보정한다.
다음에, 실제로 높은 Si농도의 TaSiN막이 얻어진 조건을 예시한다.
최초에 희석 Ar가스와 함께 NH3 가스를 샤워헤드(30)를 경유해서 챔버(21)내에 공급하고, 다음에 Ta원료로서, Ta=N 결합을 갖는 유기 Ta화합물인 Ta(Nt-Am)(NMe2)3을 Ta 원료용기(33)에 넣고 47℃로 가열하고, Ar을 캐리어 가스로서 Ta(Nt―Am)(NMe2)3 가스를 송급하고, 희석 Ar 가스, SiH4 가스와 함께 샤워헤드(30)를 경유해서 챔버(21)내의 웨이퍼(W)상에 공급하는 것에 의해, TaSiN막을 성막하였다.
이 때의 조건은 다음과 같았다.
성막온도(서셉터 온도): 600℃
성막압력: 40Pa(0.3Torr)
가스 유량:
캐리어 Ar 가스: 100mL/min(sccm)
희석 Ar 가스: 280mL/min(sccm)
SiH4 가스: 400mL/min(sccm)
NH3 가스: 20mL/min(sccm)
이상의 조건으로 300초 성막하고, 막두께를 50㎚로 하였다. 막중 Si를 상술한 바와 같이 측정한 결과, 24.7원자%이고, Si/Ta비(원자수 비)는 1.37이었다.
다음에, 성막 조건을 변화시켜 TaSiN막을 성막해서 막중 Si농도를 제어한 예에 대해 설명한다.
도 1의 장치에 있어서, 서셉터(22)를 미리 600℃로 설정해서 가열해 두고, 반송 장치에 의해 서셉터(22)상에 300㎜ 웨이퍼를 탑재하였다. 이 상태에서, 상술한 바와 같이 캐리어 가스로서의 Ar 가스를 40mL/min(sccm), 희석 가스로서의 Ar 가스를 40mL/min(sccm), SiH4 가스를 500mL/min(sccm), NH3 가스를 200mL/min(sccm)의 유량으로 공급하고, 성막압력(챔버 전체압력)을 40Pa, 성막시간을 300초로 해서 TaSiN막을 성막하였다. 전자선 주사형 현미경(SEM)에 의해 측정한 막두께는 42㎚이었다. 또한, XPS에 의해 조성을 분석한 결과, O : N : C : Si : Ta=5.8 : 38.9 : 4.6 : 18.2 : 32.5(원자%)이었다. 동일한 샘플을 RBS로도 측정하는 것에 의해, XPS의 깊이 방향 분석에 있어서의 스퍼터 레이트의 영향을 보정해서 Si/Ta비(원자수 비)를 얻으면, 1.22로 되었다. 또, 이 때의 SiH4 가스 분압은 27Pa(0.2Torr)에 상당한다.
이상의 조건에 있어서, 성막온도: 600℃, 성막압력(챔버 전체압력): 40Pa(0.3Torr)를 표준 조건으로 해서 SiH4 가스 유량(분압)을 변화시키고, 마찬가지로 Si/Ta비(원자수 비. 이하 동일함)를 구하였다. 또한, 성막온도를 600℃로 한 상태에서 성막압력을 6.7Pa(0.05Torr)로 저하시킨 조건(저압 조건)에 대해서도 SiH4 가스 유량(분압)을 변화시키고, 마찬가지로 Si/Ta비를 구하였다. 또한, 성막압력을 40Pa(0.3Torr)로 한 상태에서 성막온도를 400℃로 저하시킨 조건(저온 조건), 및 성막온도: 600℃, 성막압력(챔버 전체압력): 40Pa(0.3Torr)로 한 상태에서, NH3 가스 분압을 10.2Pa(0.077Torr)에서 2.5Pa(0.019Torr) 및 1.1Pa(0.008Torr)로 저하시킨 조건(저 NH3 가스 분압 조건)에 대해서도 마찬가지로 Si/Ta비를 구하였다. 그 결과를 도 3에 나타낸다. 도 3은 횡축에 SiH4 가스 분압(Torr)을 취하고(대수 표시), 종축에 Si/Ta비를 취하여, 이들의 관계를 나타내는 도면이다. 상기 표준 조건과 저압 조건의 플롯에 대해, 각각 SiH4 가스 분압을 x, Si/Ta비를 y로 해서 회귀식을 구하면, 표준 조건의 경우에는 y=0.64 × logx + 1.69로 되고, 저압 조건의 경우에는 y=0.46 × logx + 1.58로 된다. 어느 경우에도, SiH4 가스 분압(유량)이 높아짐에 따라, Si/Ta비, 즉 막중 Si농도가 높게 되어 있다. 또한, SiH4 분압이 0.15Torr(20Pa)보다 낮은 경우에는 동일한 SiH4 분압에서는 성막압력(챔버 전체압력)이 낮은 쪽이 막의 Si/Ta비는 높고, SiH4 가스 분압이 0.15Torr(20Pa)보다 높은 경우에는 동일한 SiH4 가스 분압에서는 성막압력(챔버 전체압력)이 높은 쪽이 막의 Si/Ta비가 높다. 상기의 관계를 이용해서 SiH4 가스 분압을 결정하면, TaSiN막의 막중 Si농도를 고정밀도로 제어할 수 있는 것이 확인되었다.
또한, 성막온도에 관해서는 400℃의 저온 조건에서는 동일한 SiH4 가스 분압에서는 600℃의 표준 조건보다 막의 Si/Ta비가 낮게 되는 것을 알 수 있다. 즉, 동 일한 SiH4 가스 분압에서는 성막온도가 높은 쪽이 막의 Si/Ta비, 즉 막중 Si농도가 높아지는 것이 확인되었다. NH3 가스 분압(유량)이 낮을수록 동일한 SiH4 가스 분압에서 Si/Ta비 즉 막중 Si농도가 높아지는 것이 확인되었다.
도 3의 관계 및 도 2의 관계에 의거하여 구한 개개의 성막 조건과 막중 Si농도의 관계를 도 4∼도 7에 나타낸다. 도 4는 SiH4 가스 분압과 막중 Si농도의 관계를 나타내는 것이며, SiH4 가스 분압이 상승할수록 막중 Si농도가 상승하는 경향에 있는 것을 알 수 있다. SiH4 가스 분압이 0.15Torr(19.9Pa)를 넘으면 막중 Si농도는 포화하는 경향에 있지만, SiH4 가스 분압이 0.5Torr(66.5Pa)까지는 높은 Si농도의 막을 형성할 수 있는 것으로 예상된다. 도 5는 NH3 가스 분압과 막중 Si농도의 관계를 나타내는 것이고, NH3 가스 분압이 상승할수록 막중 Si농도가 저하하는 경향에 있는 것을 알 수 있다. 이 도면으로부터, NH3 가스 분압 0.001Torr(0.1Pa)에 있어서 25원자% 정도의 높은 Si농도가 얻어지고, 0.075Torr(10.0Pa)에서는 Si농도가 22원자% 정도인 것을 알 수 있다. 또한, NH3 가스 분압이 0.3Torr(39.9Pa)에서는 Si농도가 15원자% 정도로 되는 것이 예상된다. 도 6은 SiH4 가스 분압/NH3 가스 분압비와 막중 Si농도의 관계를 나타내는 것이고, SiH4 가스 분압/NH3 가스 분압비가 상승할수록 막중 Si농도가 상승하는 경향에 있는 것을 알 수 있다. 단, SiH4 가스 분압 /NH3 가스 분압비의 값이 2.5까지는 급격하게 Si농도가 상승하지만, 2.5를 넘으면 SiH4 가스 분압/NH3 가스 분압비의 상승에 대한 Si농도의 상승이 작아진다. 도 7은 성막온도와 막중 Si농도의 관계를 나타내는 것이며, 성막온도가 높을수록 막중 Si농도가 높아지는 경향에 있는 것을 알 수 있다. 이 경우에, 성막온도의 범위가 350∼700℃이면 Si농도를 제어할 수 있는 바람직한 성막을 실행할 수 있다.
이상과 같이, 본 실시형태에 의하면，TaSiN막의 Si농도를 제어하는 파라미터가 파악된 것에 의해, TaSiN막의 Si농도를 고정밀도로 제어할 수 있는 동시에, 높은 Si농도의 TaSiN막을 얻을 수 있다.
다음에, 본 발명의 성막 방법에 의해서 얻어진 TaSiN막의 게이트 전극으로의 적용예에 대해 설명한다.
도 8의 예에서는 Si 기판(200)의 위에 high-k(고유전율) 재료인 HfSiOn으로 이루어지는 게이트 절연막(201)이 형성되고, 그 위에 본 발명에 의해서 얻어진 TaSiN막(202) 및 W막(203)을 순차 형성하는 것에 의해 게이트 전극(210)이 형성된다. Si 기판(200) 주면의 게이트 전극(210)의 양측에는 소스 영역(204) 및 드레인 영역(205)이 형성된다. TaSiN막(202)의 막두께는 10∼20㎚ 정도인 것이 바람직하다. 또, 게이트 절연막을 구성하는 high-k(고유전율) 재료로서는 HfSiON에 한정되지 않으며, HfO2, ZrO2, Zr, SiO, LaO2, ReO2, RuO2 등 다른 것을 이용할 수 있다.
도 9의 예에서는 Si 기판(300)의 위에 high-k(고유전율) 재료인 HfO2로 이루어지는 게이트 절연막(301)이 형성되고, 그 위에 본 발명에 의해서 얻어진 TaSiN 막(302), W막(303), WN 배리어막(304), 및 poIySi막(305)을 순차 형성하는 것에 의해 게이트 전극(310)이 형성된다. Si 기판(300) 주면의 게이트 전극(310)의 양측에는 소스 영역(306) 및 드레인 영역(307)이 형성된다. 이 경우에도, TaSiN막(302)의 막두께는 10∼20㎚정도인 것이 바람직하다. 이 예의 경우에도, 게이트 절연막을 구성하는 high-k(고유전율) 재료로서는 HfO2에 한정되지 않으며, HfSiON, ZrO2, ZrSiO, LaO2, ReO2, RuO2 등 다른 것을 이용할 수 있다.
또, 상기 실시형태에서는 Ta원료로서 Ta(Nt-Am)(NMe2)3을 이용하고 있지만, Ta=N 결합(이중 결합)을 갖는 다른 유기 Ta화합물, 예를 들면 Ta(Nt-Bu)(NEt2)3을 이용할 수 있다. 또한, Si함유 가스는 SiH4 가스에 한정되는 것은 아니며, Si2H6 등의 다른 가스를 이용할 수 있다. 또한, N함유 가스는 NH3 가스에 한정되지 않고, 히드라진[NH2NH2], 모노메틸히드라진[(CH2)HNNH2] 등의 다른 N 함유 가스를 이용할 수도 있다.
본 발명의 TaSiN막은 적당한 일함수를 갖고, Si 농도가 제어 가능하기 때문에 일함수를 제어하는 것이 가능하므로 MOS 반도체의 게이트 전극으로서 유효하다. 또한, 이것에 한정되지 않고, 종래의 배리어막으로서의 용도에도 적용 가능하다.
본 발명 방법에 의거하여 성막된 TaSiN막을 포함하는 MOS 디바이스를 작성하여, 해당 TaSiN막의 일함수를 평가하는 실험을 하였다. 이하에 실험 방법 및 결과에 대해 설명한다. Si 기판상에 인터 레이어(Inter Layer)로서 두께 0.4㎚의 SiO2막 을 형성하였다. 이 SiO2막의 위에 게이트 산화막으로서 Si를 60원자%, N을 15원자% 포함하는 두께 3㎚의 HfSiON막을 CVD(Chemical Vapor Deposition) 처리에 의해 성막해서, 그 후 700℃에서 PNA(Post Nitridation Anneal) 처리를 실행하였다. 이 HfSiON막의 위에, 전극으로서의 두께 20㎚의 TaSiN막을 다음의 방법으로 형성하였다. 즉, 도 1의 장치를 이용하고, 서셉터(22)를 미리 600℃로 가열해 두고, 반송 장치에 의해 서셉터(22)상에 300㎜ 웨이퍼를 탑재하였다. 이 상태에서, 유기 Ta화합물의 캐리어 가스로서의 Ar 가스의 유량(C-Ar)과, 희석 가스로서의 Ar 가스의 유량(D-Ar)과, SiH4 가스의 유량(SiH4) 및 분압(SiH4pp)과, NH3 가스의 유량(NH3) 및 분압(NH3pp)과, 성막시간(Time)을 하기의 표 1에 나타내는 바와 같이 변화시켜서 4종류의 TaSiN막 A∼D를 작성하였다. 또, 성막온도 600℃ 및 성막압력(챔버 전체압력) 40Pa는 각 TaSiN막 A∼D에 대해 동일하게 하였다. XPS에 의해 분석한 각 TaSiN막 A∼D의 조성(Conc.)(원자%)을 표 1에 나타낸다. TaSiN막의 성막후에 RTA(Rapid Thermal Anneal) 처리를 온도 1000℃의 N2 분위기하에서 10초 실행하였다. 상기 방법에 의해 얻어진 TaSiN막(A∼D)을 포함하는 MOS 구조에 대해 CV측정을 실행하는 것에 의해 얻어진 플랫 밴드 전압(Vfb) 및 플랫 밴드 전압에 의거하여 산출된 일함수(W/F)를 표 1에 나타낸다. 또한, 도 10은 C농도(at%) 및 Si농도(at%)와 일함수의 관계를 나타내는 그래프이다. 각 플롯의 옆에 첨부한 숫자가 일함수의 값(단위 eV)을 나타내고 있다. 이 그래프로부터, Si농도가 30at% 이하의 범위에서 C농도를 5at% 이상으로 하는 것에 의해 4.6eV 이하의 바람직한 일함수값이 얻어지는 것을 알 수 있다.
[표 1]
Figure 112008087393248-PCT00002

Claims (10)

  1. 처리용기내에 기판을 배치하고, 상기 처리용기에 Ta=N 결합을 갖는 유기 Ta 화합물 가스와, Si함유 가스와, N함유 가스를 도입해서 CVD에 의해 TaSiN막을 성막하는 TaSiN막의 성막 방법으로서,
    처리용기내의 Si함유 가스의 분압, 처리용기내의 전체압력, 성막온도 및 N함유 가스의 분압의 적어도 하나를 제어하는 것에 의해 막중 Si농도를 제어하는 것을 특징으로 하는 TaSiN막의 성막 방법.
  2. 제 1 항에 있어서,
    Si 함유 가스는 SiH4 가스이고, N함유 가스는 NH3 가스인 것을 특징으로 하는 TaSiN막의 성막 방법.
  3. 제 2 항에 있어서,
    성막온도를 350∼700℃, 처리용기내의 전체압력을 1.33∼1333Pa(0.01∼10Torr), SiH4 가스 분압을 0.4∼66.5Pa(0.003∼0.5Torr) 또는 전체압력의 1% 이상 전체압력의 80% 이하, NH3 가스 분압을 0.1∼39.9Pa(0.001∼0.3Torr) 또는 전체압력 의 0.3% 이상 전체압력의 30% 이하로 하는 것을 특징으로 하는 TaSiN막의 성막 방법.
  4. 제 3 항에 있어서,
    SiH4 가스의 유량을 10∼1000mL/min(sccm), NH3 가스의 유량을1000mL/min(sccm) 이하로 하고, 유기 Ta화합물로부터 유기 Ta화합물 가스를 발생시키기 위한 캐리어 가스인 Ar 가스 유량을 10∼200mL/min(sccm), 희석 가스로서의 Ar 가스 유량을 10∼1000mL/min(sccm)으로 하는 것을 특징으로 하는 TaSiN막의 성막 방법.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    성막온도를 600℃, 처리용기내의 전체압력을 40Pa(0.3Torr)로 한 경우에 있어서, SiH4 분압을 xTorr, 막중 Si/Ta 원자수 비를 y로 했을 때에, y=0.64 × logx + 1.69의 관계에 의거하여 막중 Si농도를 제어하는 것을 특징으로 하는 TaSiN막의 성막 방법.
  6. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    성막온도를 600℃, 처리용기내의 전체압력을 6.7Pa(0.05Torr)로 한 경우에 있어서, SiH4 분압을 xTorr, 막중 Si/Ta 원자수 비를 y로 했을 때에, y=0.46 × logx + 1.58의 관계에 의거하여 막중 Si농도를 제어하는 것을 특징으로 하는 TaSiN막의 성막 방법.
  7. 처리용기내에 기판을 배치하고, 상기 처리용기에 Ta=N 결합을 갖는 유기 Ta화합물 가스와, SiH4 가스, NH3 가스를 도입해서 CVD에 의해 TaSiN막을 성막하는 TaSiN막의 성막 방법으로서,
    성막 온도를 600℃ 이상, 성막 압력을 20Pa(0.15Torr) 이상, SiH4 분압을6.7Pa(0.05Torr) 이상 또는 전체압력의 5% 이상으로 하는 것을 특징으로 하는TaSiN막의 성막 방법.
  8. 제 7 항에 있어서,
    또한 NH3 가스 분압을 13.3Pa(0.1Torr) 이하 또는 전체압력의 30% 이하로 하는 것을 특징으로 하는 TaSiN막의 성막 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 TaSiN막중의 Si농도를 30원자% 이하의 범위내에서, C농도를 5% 이상의 범위내에서 제어하는 것을 특징으로 하는 TaSiN막의 성막 방법.
  10. 컴퓨터상에서 동작하고, 성막 장치를 제어하기 위한 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서,
    상기 제어 프로그램은 실행시에, 청구항 1 내지 청구항 9 중의 어느 한 항의 성막 방법이 실시되도록 컴퓨터에 상기 성막 장치를 제어시키는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
KR1020087030958A 2006-06-21 2007-06-21 ＴａＳｉＮ막의 성막 방법 KR101011867B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-171862 2006-06-21
JP2006171862 2006-06-21

Publications (2)

Publication Number Publication Date
KR20090057944A true KR20090057944A (ko) 2009-06-08
KR101011867B1 KR101011867B1 (ko) 2011-01-31

Family

ID=38833498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087030958A KR101011867B1 (ko) 2006-06-21 2007-06-21 ＴａＳｉＮ막의 성막 방법

Country Status (6)

Country Link
US (1) US20090197410A1 (ko)
EP (1) EP2037491A1 (ko)
KR (1) KR101011867B1 (ko)
CN (1) CN101473418A (ko)
TW (1) TW200818271A (ko)
WO (1) WO2007148760A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426767B (zh) * 2012-05-24 2016-01-06 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
KR101950867B1 (ko) * 2012-08-27 2019-04-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9653300B2 (en) * 2013-04-16 2017-05-16 United Microelectronics Corp. Structure of metal gate structure and manufacturing method of the same
US8916427B2 (en) 2013-05-03 2014-12-23 Texas Instruments Incorporated FET dielectric reliability enhancement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11217672A (ja) * 1998-01-30 1999-08-10 Sony Corp 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法
US6518106B2 (en) * 2001-05-26 2003-02-11 Motorola, Inc. Semiconductor device and a method therefor
US7081271B2 (en) * 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
JP2003332426A (ja) 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2004263265A (ja) * 2003-03-03 2004-09-24 Tokyo Electron Ltd 処理装置
US7071086B2 (en) * 2003-04-23 2006-07-04 Advanced Micro Devices, Inc. Method of forming a metal gate structure with tuning of work function by silicon incorporation
US20050104142A1 (en) * 2003-11-13 2005-05-19 Vijav Narayanan CVD tantalum compounds for FET get electrodes
JP2005244178A (ja) 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
US20060182885A1 (en) * 2005-02-14 2006-08-17 Xinjian Lei Preparation of metal silicon nitride films via cyclic deposition

Also Published As

Publication number Publication date
CN101473418A (zh) 2009-07-01
US20090197410A1 (en) 2009-08-06
KR101011867B1 (ko) 2011-01-31
EP2037491A1 (en) 2009-03-18
TW200818271A (en) 2008-04-16
WO2007148760A1 (ja) 2007-12-27

Similar Documents

Publication Publication Date Title
US8110491B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP5661262B2 (ja) 成膜方法および成膜装置
JP2007194582A (ja) 高誘電体薄膜の改質方法及び半導体装置
KR101210456B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
US7674710B2 (en) Method of integrating metal-containing films into semiconductor devices
TW201341568A (zh) 形成矽氧碳氮化物薄膜之方法
KR100930434B1 (ko) Ｗ계 막의 성막 방법, 게이트 전극의 형성 방법, 및 반도체장치의 제조 방법
JP2016058676A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101011867B1 (ko) ＴａＳｉＮ막의 성막 방법
US9234275B2 (en) Method and apparatus of forming metal compound film, and electronic product
KR20160003655A (ko) 에칭 방법
US10199451B2 (en) Lower electrode of DRAM capacitor and manufacturing method thereof
KR20110126048A (ko) 성막 방법 및 성막 장치
US7960278B2 (en) Method of film deposition
US9552981B2 (en) Method and apparatus for forming metal oxide film
US10927453B2 (en) TiN-based film and TiN-based film forming method
WO2016120957A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
US20130115367A1 (en) Method for forming ruthenium oxide film
JP2011066187A (ja) 成膜方法及び処理システム
JP2008028382A (ja) ＴａＳｉＮ膜の成膜方法
JP2014143252A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI544105B (zh) 氧化矽薄膜與氮化矽薄膜的沉積方法、薄膜形成設備及半導體元件的製造方法
US20230212738A1 (en) Method and device for forming tungsten film, and device for forming intermediate film before forming tungsten film
WO2014112572A1 (ja) 半導体装置の製造方法および基板処理装置
TW202315002A (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee