CN106952894B - Dram电容器的下部电极及其制造方法 - Google Patents

Dram电容器的下部电极及其制造方法 Download PDF

Info

Publication number
CN106952894B
CN106952894B CN201611191916.5A CN201611191916A CN106952894B CN 106952894 B CN106952894 B CN 106952894B CN 201611191916 A CN201611191916 A CN 201611191916A CN 106952894 B CN106952894 B CN 106952894B
Authority
CN
China
Prior art keywords
film
tion
gas
lower electrode
tion film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611191916.5A
Other languages
English (en)
Other versions
CN106952894A (zh
Inventor
石坂忠大
小泉正树
佐野正树
洪锡亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN106952894A publication Critical patent/CN106952894A/zh
Application granted granted Critical
Publication of CN106952894B publication Critical patent/CN106952894B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的课题在于提供一种能够同时达到对于氟酸的耐性高并且对于由氧系气体导致的压力变化小的DRAM电容器的下部电极。其解决方法为，一种在DRAM电容器中设置在电介体膜的下层并且由TiN系材料构成的下部电极204，上述下部电极由具有设置在两个外侧的氧浓度相对低的两层的第一TiON膜241、在它们的内侧各自形成的氧浓度相对高的第二TiON膜242和设置在第二TiON膜242的内侧的成为中心层的TiN膜243的5层的叠层结构而成。

Description

DRAM电容器的下部电极及其制造方法
技术领域
本发明涉及DRAM电容器的下部电极及其制造方法。
背景技术
近年来，为了提高DRAM的容量，在电容器部使用由高介电常数(high-k)材料而成的high-k膜。
high-k膜中使用了HfO2和ZrO2、叠层Al2O3与ZrO2的材料等的氧化物材料，但将这些用于半导体设备时，其中的氧脱离，有时在high-k膜中出现氧的缺陷。若在high-k膜中有氧的缺陷，在与high-k膜相邻接的电极的界面形成偶极子，由于偶极子使能带弯曲，使有效的功函数降低。其结果使电子变得容易流动，使泄漏电流增加。
作为解决这样的问题的技术，专利文献1和非专利文献1中公开了通过向作为与high-k膜相邻接的电极使用的TiN膜中添加氧，使high-k膜中的氧缺陷减少的技术。
另一方面，作为DRAM的电容器，已知在由TiN膜构成的下部电极上形成电介体膜，在其上形成由TiN膜构成的上部电极的结构(例如，专利文献2)。另外，作为能够使电容器的容量增加的DRAM的电容器的制造方法，已知例如专利文献3所记载的方法。在该方法中，首先，在基板上形成模氧化膜后，对模氧化膜进行蚀刻，形成凹部。接下来，在凹部的内壁将成为下部电极的膜进行成膜，对该膜的填充部进行回蚀刻。之后，通过稀氟酸将模氧化膜去除，使筒状的下部电极残留。之后，在筒状的下部电极的表面将high-k膜成膜，进一步在其上将上部电极成膜。
现有技术文献
专利文献
专利文献1：日本特表2015－506097号公报
专利文献2：日本特开2007－201083号公报
专利文献3：美国专利第6911364号说明书
非专利文献
非专利文献1：E.Cartier,et al.,Appl.Phys.Lett.,Vol.95,2009,p.042901
发明内容
发明所要解决的课题
然而，通过专利文献3中记载的方法形成DRAM的电容器时，下部电极在去除模氧化膜时被氟酸(HF)浸渍，并且在成膜high-k膜时暴露在作为氧化剂的氧系气体(例如O2气体或O3气体)中。
因此，对于下部电极，要求对于氟酸的耐性高并且由氧系气体导致的压力变化小。
然而，如专利文献1和非专利文献1中记载，在将添加有氧的TiN膜作为下部电极使用的情况下，难以同时达到对于氟酸的耐性高并且由氧系气体导致的压力变化小。
因此，本发明的课题在于，提供一种能够同时达到对于氟酸的耐性高并且由氧系气体导致的压力变化小的DRAM电容器的下部电极及其制造方法。
用于解决课题的方法
为了解决上述课题，本发明的第一种观点在于，提供一种DRAM电容器的下部电极，其特征在于，上述下部电极设置在DRAM电容器中的电介体膜的下层并且由TiN系材料构成，上述下部电极具备：设置在两个外侧的氧浓度相对低的第一TiON膜；和设置在上述第一TiON膜的内侧的氧浓度相对高的第二TiON膜。
上述第一种观点的DRAM电容器的下部电极，可以具有在上述第二TiON膜的两个外侧形成有上述第一TiON膜的3层结构，也可以还具有设置在上述第二TiON膜的内侧的TiN膜，从而具有在上述TiN膜的两侧形成有上述第二TiON膜，并且在上述第二TiON膜的两侧形成有上述第一TiON膜的5层结构。另外，也可以还具有设置在上述第二TiON膜的内侧并且氧浓度比上述第二TiON膜低的第三TiON膜，从而具有在上述第三TiON膜的两侧形成有上述第二TiON膜，并且在上述第二TiON膜的两侧形成有上述第一TiON膜的5层结构。上述下部电极优选在厚度方向具有对称的膜结构。
上述第一TiON膜的氧浓度优选为30～40at.％，上述第一TiON膜的膜厚优选为0.5～5nm。另外，上述第二TiON膜的氧浓度优选高于40at.％，上述第二TiON膜的膜厚优选为0.5～5nm。
本发明的第二种观点在于，提供一种DRAM电容器的下部电极的制造方法，其特征在于，上述制造方法用于制造设置在DRAM电容器中的电介体膜的下层并且由TiN系材料构成的下部电极，上述制造方法包括：将被处理基板收容在处理容器内，将上述处理容器内保持为减压状态，以规定的处理温度，将以下循环进行规定个循环，从而形成氧浓度相对低的第一TiON膜的工序，该循环为：将含有Ti的气体和氮化气体间隔对上述处理容器的清扫交替供给规定次数，形成单位氮化膜后，供给氧化剂对上述单位氮化膜进行氧化处理；将以下循环进行规定个循环，从而在上述第一TiON膜之上，形成氧浓度相对高的第二TiON膜的工序，该循环为：将上述含有Ti的气体和上述氮化气体间隔对上述处理容器的清扫交替供给规定次数，形成单位氮化膜后，供给上述氧化剂对上述单位氮化膜进行氧化处理；以及将被处理基板收容在处理容器内，将上述处理容器内保持为减压状态，以规定的处理温度，将以下循环进行规定个循环，从而作为最上层，形成第二层的上述第一TiON膜的工序，该循环为：将含有Ti的气体和氮化气体间隔对上述处理容器的清扫交替供给规定次数，形成单位氮化膜后，供给氧化剂对上述单位氮化膜进行氧化处理，其中，上述第一TiON膜和上述第二TiON膜的氧浓度，通过形成上述单位氮化膜时的上述含有Ti的气体和上述氮化气体的交替供给次数、对上述单位氮化膜进行氧化处理的时间以及上述氧化处理时的上述氧化剂的流量中的至少一项进行调整。
本发明的第三种观点在于，提供一种DRAM电容器的下部电极的制造方法，其特征在于，上述制造方法用于制造设置在DRAM电容器中的电介体膜的下层并且由TiN系材料构成的下部电极，上述制造方法包括：将被处理基板收容在处理容器内，将上述处理容器内保持为减压状态，以规定的处理温度，将以下循环进行规定个循环，从而形成氧浓度相对低的第一层的第一TiON膜的工序，该循环为：将含有Ti的气体和氮化气体间隔对上述处理容器的清扫交替供给规定次数，形成单位氮化膜后，供给氧化剂对上述单位氮化膜进行氧化处理；接下来，将以下循环进行规定个循环，从而在上述第一层的第一TiON膜之上，形成氧浓度相对高的第一层的第二TiON膜的工序，该循环为：将上述含有Ti的气体和上述氮化气体间隔对上述处理容器的清扫交替供给规定次数，形成单位氮化膜后，供给上述氧化剂对上述单位氮化膜进行氧化处理；接下来，将上述含有Ti的气体和上述氮化气体间隔对上述处理容器的清扫而交替供给，从而在第一层的上述第二TiON膜之上形成TiN膜的工序；接下来，将以下循环进行规定个循环，从而在上述TiN膜之上形成第二层的上述第二TiON膜的工序，该循环为：将上述含有Ti的气体和上述氮化气体间隔对上述处理容器的清扫交替供给规定次数，形成单位氮化膜后，供给上述氧化剂对上述单位氮化膜进行氧化处理；以及接下来，将以下循环进行规定个循环，从而在第二层的上述第二TiON膜之上，形成第二层的上述第一TiON膜的工序，该循环为：将上述含有Ti的气体和上述氮化气体间隔对上述处理容器的清扫交替供给规定次数，形成单位氮化膜后，供给上述氧化剂对上述单位氮化膜进行氧化处理，其中，上述第一TiON膜和上述第二TiON膜的氧浓度，通过形成上述单位氮化膜时的上述含有Ti的气体和上述氮化气体的交替供给次数、对上述单位氮化膜进行氧化处理的时间以及上述氧化处理时的上述氧化剂的流量中的至少一项进行调整。
在上述第二和第三种观点中，上述含有Ti的气体优选为TiCl4气体，上述氮化气体优选为NH3气体。作为上述氧化剂能够使用选自O2气体、O3气体、H2O、NO2中的含氧气体、或者将上述含氧气体等离子化得到的物质。上述处理温度优选为300～500℃。
发明的效果
根据本发明，作为DRAM电容器的下部电极，由TiN系材料构成，在两个外侧形成有氧浓度相对低的第一TiON膜，在其内侧形成有氧浓度相对高的第二TiON膜，因此，由于第一TiON膜，能够提高去除模氧化膜时的对于氟酸的耐性，由于第二TiON膜，能够减小因形成电介体膜时所使用的氧系气体导致的压力变化。
附图说明
图1是概略地表示本发明的一个实施方式的具有下部电极的DRAM电容器的制造方法的工序剖面图。
图2是表示本发明的一个实施方式的下部电极的一例的剖面图。
图3是表示对TiN膜、低氧浓度的TiON膜、中氧浓度的TiON膜、高氧浓度的TiON膜进行对于氟酸的耐腐蚀性的试验的结果的图。
图4是关于TiN膜、低氧浓度的TiON膜、中氧浓度的TiON膜、高氧浓度的TiON膜，表示膜的压力变化的图。
图5是表示本发明的一个实施方式的下部电极的其他的例子的剖面图。
图6是表示本发明的一个实施方式的下部电极的另一个例子的剖面图。
图7是表示用于将构成本发明的一个实施方式的下部电极的各膜进行成膜的成膜装置的一例的概略剖面图。
图8是用于说明制造本发明的一个实施方式的下部电极时的整体的工艺的流程图。
图9是表示下部电极所含的TiON膜的成膜手法的一例的时序图。
图10是表示下部电极所含的TiON膜的成膜手法的一例的流程图。
图11是表示通过图9和图10的成膜手法进行成膜时的成膜状态的示意图。
图12是表示下部电极所含的TiN膜的成膜手法的一例的流程图。
符号的说明
1…腔体
2…基座
5…加热器
10…喷头
20…气体供给构件
21…TiCl4气体供给源
23…NH3气体供给源
25、29…N2气体供给源
27…氧化剂供给源
50…控制部
52…存储部
52a…存储介质
100…成膜装置
101…单位TiN膜
201…半导体基板
202…模氧化膜
203…凹部
204…下部电极
205…电介体膜(high-k膜)
206…上部电极
241…第一TiON膜
242…第二TiON膜
243…TiN膜
W……半导体晶片
具体实施方式
以下，参照附图对本发明的实施方式进行具体的说明。
＜DRAM电容器的制造方法＞
图1是概略地表示本发明的一个实施方式的具有下部电极的DRAM电容器的制造方法的工序剖面图。
首先，在硅基板等的半导体基板201上形成厚度1μm以上的由SiO2构成的模氧化膜202(图1(a))。接下来，对模氧化膜202进行蚀刻形成纵横比100以上的圆柱状的凹部203(图1(b))。接下来，在模氧化膜202和露出的半导体基板201之上，如后述，形成含有TiON膜的由TiN系材料构成的下部电极204(图1(c))，对模氧化膜202的上面进行回蚀刻(图1(d))。接下来，利用氟酸(HF)将模氧化膜202去除，使在半导体基板201上仅残留筒状的下部电极204(图1(e))。
之后，在筒状的下部电极204的表面，形成作为电容绝缘膜使用的由高介电常数(high-k)材料构成的电介体膜(high-k膜)205(图1(f))。作为电介体膜(high-k膜)205，使用HfO2和ZrO2、叠层Al2O3和ZrO2的材料等的氧化物材料。电介体膜(high-k膜)205通过将含有Hf等的原料气体和作为氧化剂的氧系气体(例如O2气体、O3气体)交替供给的原子层沉积法(Atomic Layer Deposition；ALD)成膜。
之后，在电介体膜(high-k膜)205的表面，形成含有TiON膜的上部电极206(图1(g))。通过以上操作，制造DRAM电容器。
＜下部电极结构＞
接下来，对于通过如上操作而形成的DRAM电容器的下部电极进行说明。
图2是表示DRAM电容器的下部电极的一例的剖面图。
在该例中，下部电极204如上所述，整体由TiN系材料构成，呈具有设置在两个外侧的两层的第一TiON膜241、分别形成在它们的内侧的两层的第二TiON膜242、设置在第二TiON膜242的内侧成为中心层的TiN膜243的5层的叠层结构。
TiON膜是向TiN膜添加了氧的膜，通过将下部电极204的两个外侧设为TiON膜，具有抑制构成电介体膜(high-k膜)205的氧化物材料中的氧脱离而出现氧的缺陷的现象的效果，上述电介体膜(high-k膜)205形成在下部电极204的表面。
TiON膜中，外侧的第一TiON膜241是氧浓度相对低的TiON膜，内侧的第二TiON膜242是氧浓度相对高的TiON膜。形成下部电极204时，在形成凹部203后的模氧化膜202的表面和半导体基板201的露出面上，依次形成第一TiON膜241、第二TiON膜242、TiN膜243、第二TiON膜242、第一TiON膜241。而且，两层的第一TiON膜241以及两层的第二TiON膜242分别具有相同的厚度，下部电极204在厚度方向具有对称的膜结构。而且，在将模氧化膜202去除后也维持对称的结构。
将氧浓度相对低的第一TiON膜241配置在最外侧，是因为TiON膜的氧浓度越低，对于氟酸(HF)的耐腐蚀性越良好。
如上述制造DRAM电容器时，有利用氟酸(HF)去除模氧化膜的工序，此时由于下部电极204也被氟酸(HF)浸渍，要求下部电极204也具有对于氟酸(HF)的耐性。于是，调查了TiON膜的氧浓度与对于氟酸(HF)的耐性的关系的结果，确认到TiON膜的氧浓度越低，越显示出良好的耐性。
将确认到该结果的实验示于图3中。图3是表示对TiN膜、低氧浓度的TiON膜(氧浓度33～38at.％)、中氧浓度的TiON膜(氧浓度46at.％)、高氧浓度的TiON膜(氧浓度55at.％)进行对于氟酸的耐腐蚀性的试验的结果的图。在此，在硅基板上形成SiO2膜后，将TiN膜或上述氧浓度的TiON膜以10nm的厚度成膜得到样品，将所得到的样品在49％的氟酸(HF)中浸渍30sec后，利用倍率为5倍和50倍的光学显微镜观察表面状态。
其结果如图3所示，对于TiN膜和低氧浓度的TiON膜，通过氟酸浸渍，几乎未观察到变化，但对于中氧浓度的TiON膜观察到了明显的腐蚀，高氧浓度的TiON膜的膜消失，其下的SiO2膜也消失，露出了银色的硅基板。
如此，对于TiON膜而言，氧浓度越低，对于氟酸(HF)的耐性越良好，因此将会被氟酸(HF)浸渍的下部电极204的表面区域设为氧浓度相对低的第一TiON膜241。
第一TiON膜241的氧浓度，从使对于氟酸的耐性变得良好的观点考虑，优选为40at.％以下，从抑制构成电介体膜(high-k膜)205的氧化物材料中的氧脱离而发生氧的缺陷的现象的观点考虑，优选为30at.％以上。另外，第一TiON膜241的膜厚，从使对于氟酸的耐性变得良好的观点考虑，优选为0.5～5nm。
氧浓度相对高的第二TiON膜242设置在第一TiON膜241的内侧且在TiN膜243的外侧，这是为了使作为叠层膜而构成的下部电极204的压力变化变小。
如上所述，在制造DRAM电容器时，有在下部电极204上将电介体膜(high-k膜)205成膜的工序，此时，下部电极也暴露在作为氧化剂使用的被加热的氧系气体(O2气体、O3气体)中。以往，作为下部电极使用的TiN膜由于这样的氧系气体导致在膜中产生比较大的压力变化。膜出现压力变化时，有可能发生图案倒塌等的问题。于是，调查了TiON膜的氧浓度与膜的压力变化的关系的结果，确认到TiON膜越的氧浓度越高，压力变化越小。
将确认到该结果的实验示于图4中。图4是关于TiN膜、低氧浓度的TiON膜(氧浓度33～38at.％)、中氧浓度的TiON膜(氧浓度46at.％)、高氧浓度的TiON膜(氧浓度55at.％)，表示膜的压力变化的图。在此，在硅基板上形成SiO2膜后，将TiN膜或上述氧浓度的TiON膜以10nm的厚度成膜得到样品，将所得到的样品在300℃进行了90sec的O3气体退火，利用压力测定器测定膜的压力变化。
如图4所示，TiN膜中压力变化的绝对值超过1GPa，相对于此，TiON膜中，随着氧浓度上升，压力变化的绝对值降低，高氧浓度的TiON膜的压力变化的绝对值为0.3GPa，为TiN膜的1/3左右。
如此，TiON膜的氧浓度越高，压力变化越小，因此，通过在外侧的第一TiON膜241与中央的TiN膜243之间，配置氧浓度相对高的第二TiON膜242，能够抑制下部电极204整体的压力变化。另外，下部电极204具有两层的第一TiON膜241、两层的第二TiON膜242、中央的TiN膜243在厚度方向对称设置的结构，因此，膜的压力变得均匀。
第二TiON膜242的氧浓度，从得到使压力变化变小的效果的观点考虑，优选高于40at.％，更优选为50at.％以上。另外，第二TiON膜242的膜厚，从使压力变化变小的观点考虑，优选为0.5～5nm。
下部电极204作为电极优选电阻低，并且其中央部没有必要含有氧，因此，使下部电极204的中央部由电阻比TiON膜低的通常的TiN膜243构成。TiN膜243的厚度为第一TiON膜241和第二TiON膜242的剩余部分。下部电极204的整体厚度优选为5～20nm，由此，考虑到上述第一TiON膜241和第二TiON膜242的膜厚，TiN膜243的厚度成为3～10nm左右。
另外，图2的例中，下部电极204设为具有设置在两个外侧的两层的第一TiON膜241、形成在它们的内侧的两层的第二TiON膜242的5层结构，但是，也可以如图5所示，设为具有设置在两个外侧的第一TiON膜241、以及设置在中央的第二TiON膜242的3层结构，也可以如图6所示，设为将图2的结构中的中央的TiN膜243替换为氧浓度比第二TiON膜242低的TiON膜、例如第一TiON膜241而得到的5层结构。
＜下部电极的制造方法＞
接下来，对于如上构成的DRAM电容器的下部电极的制造方法进行说明。
首先，对用于制造下部电极204的成膜装置进行说明。
图7是表示用于将构成下部电极的各膜进行成膜的成膜装置的一例的概略剖面图。
该成膜装置100具有大致为圆筒状的腔体1。在腔体1的内部，如图1(b)所示，作为用于将模氧化膜202中形成有多个凹部203的结构的半导体晶片(以下简单表述为“晶片”)W水平支撑的台，配置有由AlN构成的基座2，上述基座2配置成由设置在其中央下部的圆筒状的支撑部件3支撑的状态。基座2的外边缘部设有用于引导晶片W的引导环4。另外，在基座2中埋设有由钼等的高熔点金属构成的加热器5，该加热器5通过由加热器电源6供电，将作为被处理基板的晶片W加热至规定的温度。
在腔体1的顶壁1a，设有喷头10。喷头10具有基础部件11和喷头板12，喷头板12的外周部经由用于防止贴附的呈圆环状的中间部件13与基础部件11通过未图示的螺栓固定。喷头板12呈凸缘状，在其内部形成有凹部，基础部件11与喷头板12之间形成气体扩散空间14。基础部件11在其外周形成有凸缘部11a，该凸缘部11a安装在腔体1的顶壁1a。在喷头板12形成有多个气体吐出孔15，在基础部件11形成有两个气体导入孔16和17。
气体供给构件20具有：供给作为含有Ti的气体的TiCl4气体的TiCl4气体供给源21、以及供给作为氮化气体的NH3气体的NH3气体供给源23。TiCl4气体供给源21与TiCl4气体供给线路22相连接，该TiCl4气体供给线路22与第一气体导入孔16相连接。NH3气体供给源23与NH3气体供给线路24相连接，该NH3气体供给线路24与第二气体导入孔17相连接。
TiCl4气体供给线路22与N2气体供给线路26相连接，N2气体作为运载气体或清扫气体从N2气体供给源25向该N2气体供给线路26供给。
NH3气体供给线路24与氧化剂供给线路28相连接，O2气体、O3气体、H2O、NO2等含氧气体作为氧化剂从氧化剂供给源27向该氧化剂供给线路28供给。也可以使含氧气体等离子化后作为氧化剂使用。此时，既可以从氧化剂供给源27将预先将含氧气体等离子化得到的物质作为氧化剂供给，也可以使含氧气体在喷头10内等离子化。另外，NH3气体供给线路24与N2气体供给线路30相连接，N2气体作为运载气体或清扫气体从N2气体供给源29向该N2气体供给线路30供给。
另外，气体供给构件20还具有供给作为清洗气体的ClF3气体的ClF3气体供给源31，ClF3气体供给源31与ClF3气体供给线路32a相连接。该ClF3气体供给线路32a与TiCl4气体供给线路22相连接。另外，设有从ClF3气体供给线路32a分支并且与NH3气体供给线路24相连接的ClF3气体供给线路32b。
在TiCl4气体供给线路22、NH3气体供给线路24、氧化剂线路28、N2气体供给线路26、30、ClF3气体供给线路32a，设有质量流量控制器33和夹着质量流量控制器33的两个阀34。另外，ClF3气体供给线路32b中，设有阀34。
因此，来自TiCl4气体供给源21的TiCl4气体和来自N2气体供给源25的N2气体经由TiCl4气体供给线路22从喷头10的第一气体导入孔16到达喷头10内的气体扩散空间14，另外，来自NH3气体供给源23的NH3气体、来自氧化剂供给源27的氧化剂以及来自N2气体供给源29的N2气体经由NH3气体供给线路24从喷头10的第二气体导入孔17到达喷头10内的气体扩散空间14，这些气体从喷头板12的气体吐出孔15向腔体1内吐出。
另外，喷头10也可以是TiCl4气体与NH3气体独立地被供给至腔体1内的后混合式。
另外，作为含有Ti的气体，除了TiCl4以外，还能够使用四(异丙氧基)钛(TTIP)、四溴化钛(TiBr4)、四碘化钛(TiI4)、四乙基甲基氨基钛(TEMAT)、四二甲基氨基钛(TDMAT)、四二乙基氨基钛(TDEAT)等。另外，作为氮化气体，除了NH3以外，还能够使用一甲基肼(MMH)。另外，作为用作运载气体以及清扫气体的N2气体的替代，也能够使用Ar气体等其他的不活泼气体。
在喷头10的基础部件11设有用于将喷头10加热的加热器45。该加热器45与加热器电源46相连接，通过由加热器电源46对加热器45供电，将喷头10加热至所要求的温度。在形成于基础部件11的上部的凹部设有用于提高加热器45的加热效率的绝热部件47。
在腔体1的底壁1b的中央部形成有圆形的洞35，在底壁1b设有以覆盖该洞35的方式向下方凸出的排气室36。在排气室36的侧面连接有排气管37，该排气管37与排气装置38相连接。并且通过使该排气装置38工作，能够将腔体1内减压至规定的真空度。
在基座2，用于支撑晶片W并使晶片W升降的3根(仅图示2根)晶片支撑针39以能够相对于基座2的表面凸出或埋没的方式设置，这些晶片支撑针39被支撑板40支撑。并且，晶片支撑针39通过气缸等的驱动构件41经由支撑板40进行升降。
在腔体1的侧壁设有：用于在腔体1和相邻接设置且未图示的晶片搬运室之间进行晶片W的搬入搬出的搬入搬出口42、以及用于开闭该搬入搬出口42的闸阀43。
作为成膜装置100的构成部的加热器电源6和46、阀34、质量流量控制器33、驱动构件41等，配置成与具备微型处理器(计算机)的控制部50相连接而被控制的构成。另外，在控制部50连接有用户界面51，该用户界面51由使操作员为了管理成膜装置100而进行命令的输入操作等的键盘、将成膜装置100的工作状况可视化并表示的显示器等而成。而且，在控制部50连接有存储部52，该存储部52中存入：用于通过控制部50的控制来实现成膜装置100中所执行的各种处理的程序、以及用于依照处理条件使成膜装置100的各构成部执行处理的程序、即处理方案。处理方案被存储在存储部52中的存储介质52a中。存储介质可以是硬盘等固定的介质，也可以是CDROM、DVD等可移动性的介质。另外，还可以由其他的装置，例如经由专用线路适当地传送处理方案。而且，依照需要，通过来自用户界面51的指示等将任意的处理方案从存储部52调取，使控制部50执行，由此，在控制部50的控制下，在成膜装置100中进行所要求的处理。
接下来，对于通过如上的成膜装置100制造叠层结构的下部电极的方法进行说明。
首先，通过图8的流程图对于整体的工艺进行说明。
打开闸阀43，从晶片搬运室通过搬运装置(均未图示)经由搬入搬出口42将晶片W向腔体1内搬入，并载置在基座2上(工序1)。之后，将闸阀43关闭，调整至规定的真空度，并且通过加热器5将晶片W加热至优选为300～500℃的范围的规定温度，向腔体1内供给N2气体，进行晶片W的预加热，使晶片W的温度稳定(工序2)。
之后，连续进行第一层的第一TiON膜241的形成(工序3)、第一层的第二TiON膜242的形成(工序4)、TiN膜243的形成(工序5)、第二层的第二TiON膜242的形成(工序6)、第二层的第一TiON膜241的形成(工序7)。
之后，将腔体1内抽至真空(工序8)，打开闸阀43，通过晶片搬运室的搬运装置将晶片W搬出(工序9)。通过以上，对于一张晶片W的下部电极204的形成结束。
接下来，对于第一TiON膜241和第二TiON膜242的成膜方法进行详细说明。
在将第一TiON膜241和第二TiON膜242成膜时，将以下循环作为一个循环，将该循环重复多个循环(Y个循环)，该循环为：将作为含有Ti的气体的TiCl4气体的供给和作为氮化气体的NH3气体的供给间隔对腔体1的清扫交替地重复多次(X次)后，供给氧化剂，之后对腔体1进行清扫。
对于该成膜手法的一例，参照图9的时序图和图10的流程图进行说明。
如这些图所示，首先，从TiCl4气体供给源21将TiCl4气体向腔体1供给，使TiCl4气体被吸附(步骤S1)，接下来，停止TiCl4气体的供给，利用N2气体对腔体1内进行清扫(步骤S2)，接下来，从NH3气体供给源23将NH3气体向腔体1供给，使其与所吸附的TiCl4反应而形成TiN(步骤S3)，接下来，停止NH3气体，利用N2气体对腔体1内进行清扫(步骤S4)，将这些步骤S1～S4重复X次。重复X次后，从氧化剂供给源27将氧化剂(例如O2气体)向腔体1供给而进行氧化处理(步骤S5)，接下来，对腔体1内进行清扫(步骤S6)。将该循环作为1个循环，将该循环重复Y个循环，形成所要求的厚度的TiON膜。
将此时的成膜状态示于图11。如该图所示，通过将步骤S1～S4重复X次，成膜规定膜厚的单位TiN膜101，之后，通过进行步骤S5的氧化处理，单位TiN膜101被氧化。将该循环作为1个循环，进行Y个循环，由此形成规定膜厚的TiON膜。
通过调整此时的步骤S1～S4的重复次数X，能够调整TiON膜的氧量。即，减少X时，氧化的频率增加，因此膜中的氧带入量增加，相反地，增加X时，膜中的氧带入量减少。
因此，对于氧浓度相对低的第一TiON膜241的第一层，通过X相对大的上述流程进行成膜，之后，在将氧浓度相对高的第二TiON膜242的第一层进行成膜时，使X减少并且以同样的流程进行成膜即可。
另外，TiON膜的氧浓度不仅能够通过调整X来调整，还能够通过调整氧化处理的时间、氧化剂的流量来进行调整。因此，TiON膜的氧浓度能够通过调整X、氧化处理的时间以及氧化剂的流量中的至少一项进行调整。由此，将第一TiON膜241成膜后，在将第二TiON膜242的第一层进行成膜时，进行减少X、增加氧化处理的时间、增加氧化剂的流量中的至少一项即可。
另外，在作为Ti原料气体使用TiCl4气体、作为氮化气体使用NH3气体、作为运载气体·清扫气体使用N2气体，作为氧化剂使用O2气体的情况下的TiON膜的成膜条件的优选范围如下。
处理温度(基座温度)：300～500℃
腔体内压力：13.33～1333Pa(0.1～10Torr)
TiCl4气体流量：10～200mL/min(sccm)
NH3气体流量：1000～10000mL/min(sccm)
N2气体流量：1000～30000mL/min(sccm)
步骤S1～S4的1次的供给时间：0.01～3sec
O2气体流量：10～3000mL/min(sccm)
O2气体供给时间：0.1～60sec
在形成第二TiON膜242的第一层后形成TiN膜243时，如图12的流程图所示，首先，从TiCl4气体供给源21将TiCl4气体向腔体1供给，使TiCl4气体被吸附(步骤S11)，接下来，停止TiCl4气体的供给，利用N2气体对腔体1内进行清扫(步骤S12)，接下来，从NH3气体供给源23将NH3气体向腔体1供给，使其与所吸附的TiCl4反应而形成TiN(步骤S13)，接下来，停止NH3气体，利用N2气体对腔体1内进行清扫(步骤S14)，将这些步骤S11～S14重复规定次数即可。步骤S11～S14能够在与上述步骤S1～S4同样的条件下进行。
之后，形成第二层的第二TiON膜242和第二层的第一TiON膜241时，也与上述第一层的第一TiON膜241和第一层的第二TiON膜242同样，能够通过调整重复次数X等来形成所要求的氧浓度。
形成图5和图6的结构的下部电极204时，通过上述成膜手法，通过调整重复次数X等来调整膜的氧浓度，以所要求的厚度将第一TiON膜241和第二TiON膜242成膜即可。
＜其他适用＞
另外，本发明不限定于上述实施方式，能够进行各种变形。例如，下部电极的结构不仅限于图2、图5、图6所示，只要是在两个最外侧具有氧浓度相对低的TiON膜并且在其内侧具有氧浓度相对高的TiON膜的叠层膜即可，中央部可以是TiN膜，也可以是各种浓度的TiON膜。另外，图7的成膜装置仅为例示，本发明的下部电极能够不限于图7的装置而制造得到。

Claims (14)

1.一种DRAM电容器，其特征在于：
包含电介体膜和由TiN系材料构成的下部电极，
所述下部电极具备：
以成为所述下部电极的表面区域的方式设置在两个外侧的氧浓度相对低的第一TiON膜；和
设置在所述第一TiON膜的内侧的氧浓度相对高的第二TiON膜，
所述电介体膜形成在所述下部电极的表面。
2.如权利要求1所述的DRAM电容器，其特征在于：
具有在所述第二TiON膜的两个外侧形成有所述第一TiON膜的3层结构。
3.如权利要求1所述的DRAM电容器，其特征在于：
还具有设置在所述第二TiON膜的内侧的TiN膜，从而具有在所述TiN膜的两侧形成有所述第二TiON膜，并且在所述第二TiON膜的两侧形成有所述第一TiON膜的5层结构。
4.如权利要求1所述的DRAM电容器，其特征在于：
还具有设置在所述第二TiON膜的内侧的氧浓度比所述第二TiON膜低的第三TiON膜，从而具有在所述第三TiON膜的两侧形成有所述第二TiON膜，并且在所述第二TiON膜的两侧形成有所述第一TiON膜的5层结构。
5.如权利要求1～4中任一项所述的DRAM电容器，其特征在于：
在厚度方向具有对称的膜结构。
6.如权利要求1～4中任一项所述的DRAM电容器，其特征在于：
所述第一TiON膜的氧浓度为30～40at.％。
7.如权利要求1～4中任一项所述的DRAM电容器，其特征在于：
所述第一TiON膜的膜厚为0.5～5nm。
8.如权利要求1～4中任一项所述的DRAM电容器，其特征在于：
所述第二TiON膜的氧浓度高于40at.％。
9.如权利要求1～4中任一项所述的DRAM电容器，其特征在于：
所述第二TiON膜的膜厚为0.5～5nm。
10.一种DRAM电容器的下部电极的制造方法，其特征在于：
所述制造方法用于制造设置在DRAM电容器中的电介体膜的下层并且由TiN系材料构成的下部电极，所述制造方法包括：
将被处理基板收容在处理容器内，将所述处理容器内保持为减压状态，以规定的处理温度，将以下循环进行规定个循环，从而形成氧浓度相对低的第一TiON膜的工序，该循环为：将含有Ti的气体和氮化气体间隔对所述处理容器的清扫交替供给规定次数，形成单位氮化膜后，供给氧化剂对所述单位氮化膜进行氧化处理；
将以下循环进行规定个循环，从而在所述第一TiON膜之上，形成氧浓度相对高的第二TiON膜的工序，该循环为：将所述含有Ti的气体和所述氮化气体间隔对所述处理容器的清扫交替供给规定次数，形成单位氮化膜后，供给氧化剂对所述单位氮化膜进行氧化处理；以及
将被处理基板收容在处理容器内，将所述处理容器内保持为减压状态，以规定的处理温度，将以下循环进行规定个循环，从而作为最上层，形成第二层的所述第一TiON膜的工序，该循环为：将含有Ti的气体和氮化气体间隔对所述处理容器的清扫交替供给规定次数，形成单位氮化膜后，供给氧化剂对所述单位氮化膜进行氧化处理，
所述第一TiON膜和所述第二TiON膜的氧浓度，通过形成所述单位氮化膜时的所述含有Ti的气体和所述氮化气体的交替供给次数、对所述单位氮化膜进行氧化处理的时间以及所述氧化处理时的所述氧化剂的流量中的至少一项进行调整。
11.一种DRAM电容器的下部电极的制造方法，其特征在于：
所述制造方法用于制造设置在DRAM电容器中的电介体膜的下层并且由TiN系材料构成的下部电极，
所述制造方法包括：
将被处理基板收容在处理容器内，将所述处理容器内保持为减压状态，以规定的处理温度，将以下循环进行规定个循环，从而形成氧浓度相对低的第一层的第一TiON膜的工序，该循环为：将含有Ti的气体和氮化气体间隔对所述处理容器的清扫交替供给规定次数，形成单位氮化膜后，供给氧化剂对所述单位氮化膜进行氧化处理；
接下来，将以下循环进行规定个循环，从而在第一层的所述第一TiON膜之上，形成氧浓度相对高的第一层的第二TiON膜的工序，该循环为：将所述含有Ti的气体和所述氮化气体间隔对所述处理容器的清扫交替供给规定次数，形成单位氮化膜后，供给所述氧化剂对所述单位氮化膜进行氧化处理；
接下来，将所述含有Ti的气体和所述氮化气体间隔对所述处理容器的清扫而交替供给，从而在第一层的所述第二TiON膜之上形成TiN膜的工序；
接下来，将以下循环进行规定个循环，从而在所述TiN膜之上形成第二层的所述第二TiON膜的工序，该循环为：将所述含有Ti的气体和所述氮化气体间隔对所述处理容器的清扫交替供给规定次数，形成单位氮化膜后，供给所述氧化剂对所述单位氮化膜进行氧化处理；以及
接下来，将以下循环进行规定个循环，从而在第二层的所述第二TiON膜之上形成第二层的所述第一TiON膜的工序，该循环为：将所述含有Ti的气体和所述氮化气体间隔对所述处理容器的清扫交替供给规定次数，形成单位氮化膜后，供给所述氧化剂对所述单位氮化膜进行氧化处理，
所述第一TiON膜和所述第二TiON膜的氧浓度，通过形成所述单位氮化膜时的所述含有Ti的气体和所述氮化气体的交替供给次数、对所述单位氮化膜进行氧化处理的时间以及所述氧化处理时的所述氧化剂的流量中的至少一项进行调整。
12.如权利要求10或11所述的DRAM电容器的下部电极的制造方法，其特征在于：
所述含有Ti的气体为TiCl4气体，所述氮化气体为NH3气体。
13.如权利要求10或11所述的DRAM电容器的下部电极的制造方法，其特征在于：
作为所述氧化剂，使用选自O2气体、O3气体、H2O、NO2中的含氧气体或者将所述含氧气体等离子化得到的物质。
14.如权利要求10或11所述的DRAM电容器的下部电极的制造方法，其特征在于：
所述处理温度为300～500℃。
CN201611191916.5A 2015-12-21 2016-12-21 Dram电容器的下部电极及其制造方法 Active CN106952894B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015248362A JP6576235B2 (ja) 2015-12-21 2015-12-21 Ｄｒａｍキャパシタの下部電極およびその製造方法
JP2015-248362 2015-12-21

Publications (2)

Publication Number Publication Date
CN106952894A CN106952894A (zh) 2017-07-14
CN106952894B true CN106952894B (zh) 2019-12-24

Family

ID=59065292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611191916.5A Active CN106952894B (zh) 2015-12-21 2016-12-21 Dram电容器的下部电极及其制造方法

Country Status (6)

Country Link
US (1) US10199451B2 (zh)
JP (1) JP6576235B2 (zh)
KR (1) KR101946124B1 (zh)
CN (1) CN106952894B (zh)
SG (1) SG10201610592VA (zh)
TW (1) TWI745324B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200114865A (ko) 2019-03-29 2020-10-07 삼성전자주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조 방법
WO2021119000A1 (en) * 2019-12-09 2021-06-17 Entegris, Inc. Diffusion barriers made from multiple barrier materials, and related articles and methods
KR20220037053A (ko) 2020-09-17 2022-03-24 삼성전자주식회사 내부 보호층 및 외부 보호층을 포함하는 하부 전극을 갖는 반도체 소자
US11706486B2 (en) * 2021-06-25 2023-07-18 Rovi Guides, Inc. Systems and methods to prevent or reduce ad fatigue using user preferences

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US5895266A (en) * 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
JP3277855B2 (ja) * 1997-08-27 2002-04-22 ヤマハ株式会社 半導体装置の配線形成方法
US20020180046A1 (en) * 1998-02-18 2002-12-05 International Business Machines Corporation Method for producing a flat interface for a metal-silicon contact barrier film
US6225656B1 (en) * 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
JP3228262B2 (ja) * 1999-03-10 2001-11-12 日本電気株式会社 半導体素子のキャパシタ製造方法及び半導体素子のキャパシタ
JP2001156024A (ja) * 1999-09-13 2001-06-08 Tokyo Electron Ltd ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置
US6824825B2 (en) * 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
JP3805603B2 (ja) * 2000-05-29 2006-08-02 富士通株式会社 半導体装置及びその製造方法
US6495428B1 (en) * 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
GB2386471B (en) 2001-12-11 2004-04-07 Samsung Electronics Co Ltd A method for fabricating a one-cylinder stack capacitor
US6919101B2 (en) * 2003-02-04 2005-07-19 Tegal Corporation Method to deposit an impermeable film on porous low-k dielectric film
KR100712502B1 (ko) * 2004-11-30 2007-05-02 삼성전자주식회사 금속-유전막-금속 캐패시터 및 그 제조방법
JP2007201083A (ja) 2006-01-25 2007-08-09 Elpida Memory Inc キャパシタの製造方法
US20080087930A1 (en) * 2006-10-11 2008-04-17 Jong-Cheol Lee Capicitor Using Binary Metal Electrode, Semiconductor Device Having The Capacitor And Method of Fabricating The Same
JP4805865B2 (ja) * 2007-03-19 2011-11-02 シャープ株式会社 可変抵抗素子
JP5832715B2 (ja) * 2008-09-04 2015-12-16 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2011096818A (ja) * 2009-10-29 2011-05-12 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US8994132B2 (en) * 2010-09-27 2015-03-31 Fujifilm Corporation Photoelectric conversion element, solid-sate imaging element, imaging apparatus, and method for manufacturing photoelectric conversion element
US20130149852A1 (en) 2011-12-08 2013-06-13 Tokyo Electron Limited Method for forming a semiconductor device
JP2014067886A (ja) * 2012-09-26 2014-04-17 Ps4 Luxco S A R L 半導体装置の製造方法
JP6087236B2 (ja) * 2013-07-24 2017-03-01 東京エレクトロン株式会社 成膜方法
KR102392819B1 (ko) * 2015-09-09 2022-05-02 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 소자

Also Published As

Publication number Publication date
US20170179219A1 (en) 2017-06-22
TW201801288A (zh) 2018-01-01
TWI745324B (zh) 2021-11-11
KR101946124B1 (ko) 2019-02-08
KR20170074194A (ko) 2017-06-29
US10199451B2 (en) 2019-02-05
SG10201610592VA (en) 2017-07-28
CN106952894A (zh) 2017-07-14
JP2017117823A (ja) 2017-06-29
JP6576235B2 (ja) 2019-09-18

Similar Documents

Publication Publication Date Title
JP6225842B2 (ja) 成膜装置、成膜方法、記憶媒体
JP5882075B2 (ja) キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
US9171734B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
CN106952894B (zh) Dram电容器的下部电极及其制造方法
JP2012216631A (ja) プラズマ窒化処理方法
JP2005123275A (ja) 成膜方法及び成膜装置
KR20110131096A (ko) 성막 방법 및 성막 장치
CN107863289A (zh) 半导体装置的制造方法、基板处理装置和存储介质
KR20110126048A (ko) 성막 방법 및 성막 장치
KR20120098440A (ko) 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체
US9552981B2 (en) Method and apparatus for forming metal oxide film
JP2014146828A (ja) 成膜方法、成膜装置、および成膜装置の使用方法
US8735304B2 (en) Film forming method, film forming apparatus, and storage medium
JP2018080349A (ja) ＴｉＮ系膜およびその形成方法
JP2018135562A (ja) 成膜方法
US10392698B2 (en) Film forming method, film forming system and surface processing method
JP2012059833A (ja) 半導体装置の製造方法及び基板処理装置
JP2017212320A (ja) 酸化チタン膜の形成方法および形成システム、ならびにコンタクト構造の形成方法
JP6211973B2 (ja) 成膜装置
JP2022186307A (ja) 成膜方法及び成膜装置
JP2020063470A (ja) パターニングスペーサ用酸化チタン膜を成膜する方法およびパターン形成方法
JP2014064039A (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant