JP2018080349A - ＴｉＮ系膜およびその形成方法 - Google Patents

ＴｉＮ系膜およびその形成方法 Download PDF

Info

Publication number
JP2018080349A
JP2018080349A JP2016221346A JP2016221346A JP2018080349A JP 2018080349 A JP2018080349 A JP 2018080349A JP 2016221346 A JP2016221346 A JP 2016221346A JP 2016221346 A JP2016221346 A JP 2016221346A JP 2018080349 A JP2018080349 A JP 2018080349A
Authority
JP
Japan
Prior art keywords
film
tin
gas
tion
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016221346A
Other languages
English (en)
Other versions
JP6755164B2 (ja
Inventor
石坂　忠大
Tadahiro Ishizaka
忠大 石坂
正樹 小泉
Masaki Koizumi
正樹 小泉
佐野　正樹
Masaki Sano
正樹 佐野
錫亭 洪
Seokhyoung Hong
錫亭 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016221346A priority Critical patent/JP6755164B2/ja
Priority to TW106138895A priority patent/TW201829828A/zh
Priority to KR1020170150329A priority patent/KR102068879B1/ko
Priority to CN201711112450.XA priority patent/CN108074976B/zh
Priority to US15/812,222 priority patent/US10927453B2/en
Publication of JP2018080349A publication Critical patent/JP2018080349A/ja
Application granted granted Critical
Publication of JP6755164B2 publication Critical patent/JP6755164B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】タングステン配線のバリア膜やゲートメタルとしてのＴｉＮ膜であって、薄膜化によってもバリア膜として高いバリア性を保持することができ、あるいはゲートメタルとして閾値電圧のばらつきを抑制することができる、ＴｉＮ系膜及びその形成方法の提供。【解決手段】基板２００上に、酸素含有量が５０ａｔ％以上のＴｉＯＮ膜２０２と、ＴｉＮ膜２０３とが交互に積層された積層膜からなるＴｉＮ系膜２０１。ＴｉＮ系膜の全体の膜が３ｎｍ以下であるＴｉ系膜。ＴｉＯＮ膜２０２及びＴｉＮ膜２０３はＡＬＤ法により成膜されるＴｉＮ系膜の形成方法。Ｔｉ含有ガスがＴｉＣｌ４ガスであり、窒素ガスがＮＨ３ガスであり、両ガスを安全に供給し、単位ＴｉＮ膜を成膜した後、酸化剤を供給して単位ＴｉＮ膜を酸化してＴｉＯＮ膜を形成し、サイクルを複数サイクル操り返し成膜するＴｉＮ系膜の形成方法。【選択図】図１

Description

本発明は、ＴｉＮ系膜およびその形成方法に関する。
メモリデバイスでは、セル間を接続するワードラインやビットラインにおいて、タングステン配線が用いられている。タングステン配線を形成するためには、原料ガスとしてＷＦ６ガスが用いられるが、ＷＦ６ガスを用いると成膜中に副生成物として反応性が高いＦ系のガスが発生するため、タングステン膜の成膜に先立ってこれをバリアするバリア膜としてＴｉＮ膜が形成される（例えば特許文献１）。
近時、デバイス性能の向上を目的に半導体デバイスの微細化が進んでおり、ＶＮＡＮＤのような３Ｄ構造を有するものも出現し、これにともなって、ワードラインやビットラインの細線化が求められている。このため、配線内のタングステンの断面積をできるだけ大きくして配線を低抵抗化するため、バリア膜の薄膜化も要求されている。しかし、ＴｉＮ膜からなるバリア膜を薄膜化すると、粒界を介してＦ系のガスが侵入し、バリア性が劣化する懸念があり、薄膜化しても良好なバリア性を維持できるバリア膜が望まれている。
一方、ＴｉＮ膜は、ロジックデバイスのゲートメタルとしても用いられているが（例えば特許文献２）、やはり半導体デバイスの微細化にともなってゲートメタルも薄膜化されている。このため、ＴｉＮ膜の結晶粒の大きさのばらつきによる閾値電圧のばらつきが問題となる。
特開２００３−１９３２３３号公報 特開２０１４−１５４７９０号公報
このように、タングステン配線のバリア膜やゲートメタルとしてＴｉＮ膜が用いられているが、デバイスの微細化にともなって薄膜化されることにより所望の特性を得ることが困難となる。
したがって、本発明は、薄膜化によってもバリア膜として高いバリア性を保持することができ、あるいはゲートメタルとして閾値電圧のばらつきを抑制することができる、ＴｉＮ系膜およびその形成方法を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、基板上に、酸素含有量が５０ａｔ％以上のＴｉＯＮ膜と、ＴｉＮ膜とが交互に積層された積層膜からなることを特徴とするＴｉＮ系膜を提供する。
前記ＴｉＮ系膜の全体の膜厚が３ｎｍ以下であることが好ましい。また、前記基板上に最初に前記ＴｉＯＮ膜が形成されていることが好ましい。さらに、前記ＴｉＯＮ膜および前記ＴｉＮ膜は、ＡＬＤにより成膜された膜であることが好ましい。
本発明の第２の観点は、基板上に、酸素含有量が５０ａｔ％以上のＴｉＯＮ膜と、ＴｉＮ膜とを交互に成膜することを特徴とするＴｉＮ系膜の形成方法を提供する。
上記ＴｉＮ系膜の形成方法において、前記基板上に最初に前記ＴｉＯＮ膜を成膜することが好ましい。
前記ＴｉＯＮ膜および前記ＴｉＮ膜は、ＡＬＤ法により成膜されることが好ましい。この場合において、前記ＴｉＯＮ膜は、処理容器内に基板を配置した状態で、前記処理容器内を減圧状態に保持し、所定の処理温度で、前記処理容器内にＴｉ含有ガスを供給するステップと、前記処理容器内に窒化ガスを供給するステップとを交互にＸ回繰り返して単位ＴｉＮ膜を成膜した後、前記処理容器内に酸化剤を供給して前記単位ＴｉＮ膜を酸化する一連の処理を１サイクルとし、このサイクルを所望の膜厚になるように複数サイクル繰り返すことにより成膜することができる。前記酸化剤として、Ｏ２ガス、Ｏ３ガス、Ｈ２Ｏ、ＮＯ２からなる群から選択される酸素含有ガス、または、前記酸素含有ガスをプラズマ化したものを用いることができる。前記ＴｉＮ膜は、処理容器内に基板を配置した状態で、前記処理容器内を減圧状態に保持し、所定の処理温度で、前記処理容器内にＴｉ含有ガスを供給するステップと、前記処理容器内に窒化ガスを供給するステップとを交互に繰り返すことにより成膜することができる。前記Ｔｉ含有ガスとしてＴｉＣｌ４ガス、前記窒化ガスがＮＨ３ガスを好適に用いることができる。
前記ＴｉＯＮ膜および前記ＴｉＮ膜とを、同一の処理容器内で連続して成膜することが好ましい。
本発明の第３の観点は、コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第２の観点の方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体を提供する。
本発明によれば、基板上に、酸素含有量が５０ａｔ％以上のＴｉＯＮ膜と、ＴｉＮ膜とを交互に積層するので、これらの結晶構造の相違および格子定数の相違により、結晶サイズの小さいＴｉＮ系膜を形成することができる。このため、バリア膜として用いた場合に、結晶粒界の数が従来のＴｉＮ膜よりも増加して、薄膜化しても高いバリア性を示す。また結晶サイズが小さくなることにより、ゲートメタルに用いた場合に、結晶粒径の分布をより均等にすることができ、閾値電圧のばらつきを抑制することができる。
なお、特開平５−１２１３５６号公報には、ＴｉＮｘ層を成膜後に基板を酸化性雰囲気中へ搬送し、酸化処理を行うことにより、その表面にＴｉＯｘＮｙ層を形成してバリア性を高めることが記載されているが、酸素含有量が５０ａｔ％以上のＴｉＯＮ膜と、ＴｉＮ膜とを交互に積層することにより、結晶サイズの小さいＴｉＮ系膜を形成する点については全く記載されておらず、本発明を示唆するものではない。
本発明の一実施形態に係るＴｉＮ系膜を示す断面図である。 ＴｉＮ系膜に含まれるＴｉＯＮ膜の成膜手法のシーケンスの一例を示すタイミングチャートである。 図２のＴｉＯＮ膜の成膜手法のシーケンスの一例を示すフローチャートである。 図２、図３のシーケンスでＴｉＯＮ膜を成膜した際における成膜状態を示す模式図である。 ＴｉＮ系膜に含まれるＴｉＯＮ膜の成膜手法のシーケンスの他の一例を示すタイミングチャートである。 図５のＴｉＯＮ膜の成膜手法のシーケンスの一例を示すフローチャートである。 ＴｉＮ系膜に含まれるＴｉＮ膜の成膜手法のシーケンスの一例を示すタイミングチャートである。 本発明の一実施形態に係るＴｉＮ系膜のＴｉＯＮ膜とＴｉＮ膜を成膜可能な成膜装置の一例を示す断面図である。 Ｏ含有量が５０ａｔ％以上のＴｉＯＮ膜（サンプルＡ）、Ｏ含有量が５０ａｔ％未満のＴｉＯＮ膜（サンプルＢ）、ＴｉＮ膜（サンプルＣ）について、Ｘ線回折（アウトオブプレーン測定およびインプレーン測定）を行った結果を示す図である。 ＴｉＯＮ膜およびＴｉＮ膜それぞれの単膜、およびＴｉＯＮ膜とＴｉＮ膜の積層膜について結晶サイズ（結晶粒径）を測定した結果を示す図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜ＴｉＮ系膜の構造＞
最初に、本発明の一実施形態に係るＴｉＮ系膜の構造について説明する。
図１は、本発明の一実施形態に係るＴｉＮ系膜を示す断面図である。図１に示すように、本実施形態のＴｉＮ系膜２０１は、所定の構造を有する基板２００の上に、酸素（Ｏ）の含有量が５０ａｔ％以上のＴｉＯＮ膜２０２と、ＴｉＮ膜２０３とを複数回積層した積層膜として構成される。図１はこれらを３回積層した例を示す。
基板２００としては、形成しようとするデバイスに応じて適宜の構造を有したものが用いられる。例えば、ＴｉＮ系膜２０１をタングステン配線のバリア膜として用いる場合には、基板２００として、シリコンのような半導体からなる基体上に、ＳｉＯ２膜やＳｉＮ膜が形成されたものを用いる。また、例えば、ＴｉＮ系膜２０１をロジックデバイスのゲートメタルとして用いる場合には、基板２００として、シリコンのような半導体からなる基体上に、ＨｆＯ２膜のような高誘電率膜（ｈｉｇｈ−ｋ膜）が形成されたものを用いる。
ＴｉＮ系膜２０１を構成するＴｉＯＮ膜２０２およびＴｉＮ膜２０３は、原子層堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）を基本とした成膜手法により成膜されることが好ましい。成膜手法の詳細は後述する。
このようにＯの含有量が５０ａｔ％以上のＴｉＯＮ膜２０２およびＴｉＮ膜２０３を交互に積層することにより、これらの結晶構造の相違および格子定数の相違により、結晶サイズの小さい膜を形成することが可能となる。
すなわち、表１に示すように、ＴｉＯＮは、Ｏの含有量が５０ａｔ％未満の場合、結晶構造（結晶系）がＴｉＮと同様の立方晶系（ｃｕｂｉｃ）であって格子定数ａ，ｂ，ｃが全て同じ長さであるのに対し、Ｏの含有量が５０ａｔ％以上となると、直方晶系（ｏｒｔｈｏｒｈｏｍｂｉｃ）となり、格子定数ａ，ｂ，ｃの長さが異なったものとなる。また、ＴｉＯＮの格子定数自体もＴｉＮとは大きく異なったものとなる。このように、結晶構造および格子定数が互いに異なる層を隣接させることにより、お互いの結晶化を抑制して非晶質化に向かわせることができ、ＴｉＮ系膜２０１全体の結晶サイズを小さくすることができるのである。
Figure 2018080349
このように、結晶サイズが小さいＴｉＮ系膜が得られるので、バリア膜として用いた場合に、結晶粒界の数が従来のＴｉＮ膜よりも増加して、薄膜化しても高いバリア性を示す。また結晶サイズが小さくなることにより、ゲートメタルに用いた場合に、結晶粒径の分布をより均等にすることができ、閾値電圧のばらつきを抑制することができる。ＴｉＮ系膜はできるだけ薄いことが好ましく、全体の膜厚が３ｎｍ以下であることが好ましい。
ＴｉＯＮ膜２０２およびＴｉＮ膜２０３の膜厚は、いずれも２ｎｍ以下の薄い膜であることが好ましい。より好ましくは、０．２〜１ｎｍである。また、これらの積層数は特に限定されず、成膜しようとするＴｉＮ系膜２０１のトータルの膜厚に応じて適宜設定されるが、３層以上であることが好ましい。また、基板２００上に最初に形成されるのはＴｉＯＮ膜２０２であることが好ましい。これは、ＴｉＮ膜２０３を最初に形成すると、その後のＴｉＯＮ膜２０２の形成の際にＴｉＮ膜の結晶構造を引きずりやすくなるからである。
＜ＴｉＮ系膜の形成方法＞
次に、ＴｉＮ系膜の形成方法について説明する。
ＴｉＯＮ膜２０２およびＴｉＮ膜２０３をいずれもＡＬＤを基本とした成膜手法により成膜し、これらを交互に繰り返すことによりＴｉＮ系膜２０１を形成することが好ましい。このとき、ＴｉＯＮ膜２０２およびＴｉＮ膜２０３の成膜を同じ成膜装置のチャンバー内で連続して行うことが好ましい。
［ＴｉＯＮ膜の成膜工程］
ＴｉＯＮ膜２０２は、チャンバー内に基板２００を収容した状態で、Ｔｉ含有ガスの供給と窒化ガスの供給とをパージを挟んで交互に複数回（Ｘ回）繰り返した後、酸化剤を供給し、その後チャンバー内をパージするサイクルを１サイクルとし、このサイクルを複数サイクル（Ｙサイクル）繰り返す手法により成膜することが好ましい。
このような成膜手法を採用することによって、Ｘの回数を調整することにより、膜中の酸素の含有量を調整することができ、Ｏ含有量が５０ａｔ％以上のＴｉＯＮ膜を成膜することができる。Ｏ含有量は、Ｘの回数の調整に加えて、酸化剤の供給量、または酸化剤の供給時間、またはこれらの両方を調整することによっても調整することができる。
以下、具体的に説明する。
この成膜の際に用いるＴｉ含有ガスとしては、四塩化チタン（ＴｉＣｌ４）ガスを好適に用いることができる。ＴｉＣｌ４ガス以外に、テトラ（イソプロポキシ）チタン（ＴＴＩＰ）、四臭化チタン（ＴｉＢｒ４）、四ヨウ化チタン（ＴｉＩ４）、テトラキスエチルメチルアミノチタン（ＴＥＭＡＴ）、テトラキスジメチルアミノチタン（ＴＤＭＡＴ）、テトラキスジエチルアミノチタン（ＴＤＥＡＴ）等を用いることもできる。また、窒化ガスとしては、ＮＨ３ガスを好適に用いることができる。ＮＨ３以外に、モノメチルヒドラジン（ＭＭＨ）を用いることもできる。酸化剤としては、Ｏ２ガス、Ｏ３ガス、Ｈ２Ｏ、ＮＯ２等の酸素含有ガスを用いることができる。酸素含有ガスをプラズマ化して酸化剤としてもよい。パージガスとしては、Ｎ２ガスやＡｒガス等の希ガスを用いることができる。
このときの具体的なシーケンスの一例について図２のタイミングチャートおよび図３のフローチャートを参照して説明する。
最初に、Ｔｉ含有ガスであるＴｉＣｌ４ガスをチャンバーに供給して下地にＴｉＣｌ４ガスを吸着させ（ステップＳ１）、次いで、ＴｉＣｌ４ガスの供給を停止し、パージガスであるＮ２ガスによりチャンバー内をパージし（ステップＳ２）、次いで、窒化ガス、例えばＮＨ３ガスをチャンバーに供給し、吸着したＴｉＣｌ４と反応させてＴｉＮを形成し（ステップＳ３）、次いで、ＮＨ３ガスを停止し、Ｎ２ガスによりチャンバー内をパージし（ステップＳ４）、これらステップＳ１〜Ｓ４をＸ回繰り返す。その後、酸化剤であるＯ２ガスをチャンバーに供給して酸化処理を行い（ステップＳ５）、次いでチャンバー内をパージする（ステップＳ６）。このサイクルを１サイクルとし、これをＹサイクル繰り返すことにより、所望の厚さのＴｉＯＮ膜を形成する。
このときの成膜状態を図４に示す。この図に示すように、ステップＳ１〜Ｓ４をＸ回繰り返すことにより所定膜厚の単位ＴｉＮ膜３０１を成膜し、その後ステップＳ５の酸化処理とステップＳ６のパージを行うことにより単位ＴｉＮ膜３０１を酸化させる。これを１サイクルとしてＹサイクル行うことにより所定膜厚のＴｉＯＮ膜が形成される。このとき、ステップＳ１〜Ｓ４の繰り返し回数であるＸによりＴｉＯＮ膜の酸素量を調整することができる。すなわち、Ｘを減らすと酸化の頻度が増えるので膜中の酸素取り込み量が増え、逆にＸを増やすと膜中の酸素取り込み量は減る。例えば、Ｏ２ガス供給量を１４００ｓｃｃｍ、供給時間を１５ｓｅｃにした場合に、Ｘが１のときの膜中のＯ含有量を約６２ａｔ％、Ｘが６のときの膜中のＯ含有量を約５５ａｔ％、Ｘが９のときの膜中のＯ含有量を約５０ａｔ％とすることができる。なお、膜中のＯ含有量は、上述したようにＸの回数の調整に加えて、酸化剤の供給量、または酸化剤の供給時間、またはこれらの両方を調整することによっても調整することができる。
また、ステップＳ１〜Ｓ４を所定回繰り返し、その後に、ステップＳ５、Ｓ６を行うサイクルのサイクル数Ｙにより、膜厚を調整することができる。
図５、６に示すように、ステップＳ５の酸化処理とステップＳ６のパージとを複数回（Ｎ回）繰り返してもよい。これにより、酸化剤の供給性が高まり酸化効率を高めることができる。
ＴｉＯＮ膜成膜の際に、ＴｉＮの酸化を調整するために成膜の途中でＸを変更する等の調整を行ってもよく、また、上記ステップＳ１〜Ｓ６の基本ステップに加え、酸化や窒化を強化する等のために付加的なステップを加えてもよい。
なお、Ｔｉ原料ガスとしてＴｉＣｌ４ガス、窒化ガスとしてＮＨ３ガス、キャリアガス・パージガスとしてＮ２ガス、酸化剤としてＯ２ガスを用いた場合の成膜条件の好ましい範囲は以下の通りである。
処理温度（サセプタ温度）：３００〜５００℃
チャンバー内圧力：１３．３３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）
ＴｉＣｌ４ガス流量：１０〜３００ｍＬ／ｍｉｎ（ｓｃｃｍ）
ＮＨ３ガス流量：１０００〜１００００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｎ２ガス流量：１０００〜３００００ｍＬ／ｍｉｎ（ｓｃｃｍ）
ステップ１の１回の時間：０．０１〜３ｓｅｃ
ステップ３の１回の時間：０．０１〜３ｓｅｃ
ステップ２，４の１回の時間：０．０１〜３ｓｅｃ
Ｏ２ガス流量：１０〜３０００ｍＬ／ｍｉｎ（ｓｃｃｍ）
トータルのＯ２ガス供給時間：０．１〜６０ｓｅｃ
（複数回の場合は１回あたり０．０５〜３０ｓｅｃ、より好ましくは０．０５〜５ｓｅｃ）
［ＴｉＮ膜の成膜工程］
ＴｉＮ膜２０３は、チャンバー内に基板２００を収容した状態で、Ｔｉ含有ガスの供給と窒化ガスの供給とをパージを挟んで交互に複数回繰り返す手法により成膜することが好ましい。このとき、Ｔｉ含有ガス、窒化ガス、パージガスとしては、ＴｉＯＮ膜成膜の際と同様のものを用いることができる。
このときの具体的なシーケンスの一例について図７のタイミングチャートを参照して説明する。
図７に示すように、ＴｉＮ膜は、下地にＴｉＣｌ４ガスを吸着させる工程（ステップＳ１１）、ＴｉＣｌ４ガスの供給を停止し、パージガスであるＮ２ガスによりチャンバー内をパージする工程（ステップＳ１２）、窒化ガス、例えばＮＨ３ガスをチャンバーに供給し、吸着したＴｉＣｌ４と反応させてＴｉＮを形成する工程（ステップＳ１３）、ＮＨ３ガスを停止し、Ｎ２ガスによりチャンバー内をパージする工程（ステップＳ１４）を複数回繰り返すことにより成膜することができる。このとき、ステップ１１〜１４の繰り返し数により、膜厚を調整することができる。
なお、ステップＳ１１〜Ｓ１４は、上記ＴｉＯＮ膜の成膜工程におけるステップＳ１〜Ｓ４と同様の条件で行うことができる。
＜成膜装置＞
次に、ＴｉＮ系膜のＴｉＯＮ膜とＴｉＮ膜を成膜可能な成膜装置の一例について説明する。
図８は、そのような成膜装置の一例を示す断面図である。
この成膜装置１００は、被処理基板として上述した基板２００と同様の構造を有する半導体ウエハ（以下、単にウエハと記す）に、ＴｉＯＮ膜とＴｉＮ膜を交互に成膜するものであり、略円筒状のチャンバー１を有している。チャンバー１の内部には、ウエハＷを水平に支持するためのステージとして、ＡｌＮで構成されたサセプタ２がその中央下部に設けられた円筒状の支持部材３により支持された状態で配置されている。サセプタ２の外縁部にはウエハＷをガイドするためのガイドリング４が設けられている。また、サセプタ２にはモリブデン等の高融点金属で構成されたヒーター５が埋め込まれており、このヒーター５はヒーター電源６から給電されることにより被処理基板であるウエハＷを所定の温度に加熱する。
チャンバー１の天壁１ａには、シャワーヘッド１０が設けられている。シャワーヘッド１０は、ベース部材１１とシャワープレート１２とを有しており、シャワープレート１２の外周部は、貼り付き防止用の円環状をなす中間部材１３を介してベース部材１１に図示しないネジにより固定されている。シャワープレート１２はフランジ状をなし、その内部に凹部が形成されており、ベース部材１１とシャワープレート１２との間にガス拡散空間１４が形成される。ベース部材１１はその外周にフランジ部１１ａが形成されており、このフランジ部１１ａがチャンバー１の天壁１ａに取り付けられている。シャワープレート１２には複数のガス吐出孔１５が形成されており、ベース部材１１には２つのガス導入孔１６および１７が形成されている。
ガス供給機構２０は、Ｔｉ含有ガスとしてのＴｉＣｌ４ガスを供給するＴｉＣｌ４ガス供給源２１と、窒化ガスとしてのＮＨ３ガスを供給するＮＨ３ガス供給源２３とを有している。ＴｉＣｌ４ガス供給源２１にはＴｉＣｌ４ガス供給ライン２２が接続されており、このＴｉＣｌ４ガス供給ライン２２は第１のガス導入孔１６に接続されている。ＮＨ３ガス供給源２３にはＮＨ３ガス供給ライン２４が接続されており、このＮＨ３ガス供給ライン２４は第２のガス導入孔１７に接続されている。
ＴｉＣｌ４ガス供給ライン２２にはＮ２ガス供給ライン２６が接続されており、このＮ２ガス供給ライン２６にはＮ２ガス供給源２５からＮ２ガスがキャリアガスまたはパージガスとして供給されるようになっている。
ＮＨ３ガス供給ライン２４には酸化剤供給ライン２８が接続されており、この酸化剤供給ライン２８には酸化剤供給源２７から、酸化剤として上述したような酸素含有ガスが供給されるようになっている。酸素含有ガスをプラズマ化して酸化剤として用いてもよい。このとき、酸化剤供給源２７から予め酸素含有ガスをプラズマ化したものを酸化剤として供給してもよいし、酸素含有ガスをシャワーヘッド１０内でプラズマ化してもよい。また、ＮＨ３ガス供給ライン２４にはＮ２ガス供給ライン３０が接続されており、このＮ２ガス供給ライン３０にはＮ２ガス供給源２９からＮ２ガスがキャリアガスまたはパージガスとして供給されるようになっている。
ＴｉＣｌ４ガス供給ライン２２、ＮＨ３ガス供給ライン２４、酸化剤供給ライン２８、Ｎ２ガス供給ライン２６、３０、ＣｌＦ３ガス供給ライン３２ａには、マスフローコントローラ３３およびマスフローコントローラ３３を挟む２つのバルブ３４が設けられている。また、ＣｌＦ３ガス供給ライン３２ｂには、バルブ３４が設けられている。
したがって、ＴｉＣｌ４ガス供給源２１からのＴｉＣｌ４ガスおよびＮ２ガス供給源２５からのＮ２ガスは、ＴｉＣｌ４ガス供給ライン２２を介してシャワーヘッド１０の第１のガス導入孔１６からシャワーヘッド１０内のガス拡散空間１４に至り、またＮＨ３ガス供給源２３からのＮＨ３ガス、酸化剤供給源２７からの酸化剤およびＮ２ガス供給源２９からのＮ２ガスは、ＮＨ３ガス供給ライン２４を介してシャワーヘッド１０の第２のガス導入孔１７からシャワーヘッド１０内のガス拡散空間１４に至り、これらのガスはシャワープレート１２のガス吐出孔１５からチャンバー１内へ吐出されるようになっている。
なお、シャワーヘッド１０は、ＴｉＣｌ４ガスとＮＨ３ガスとが独立してチャンバー１内に供給されるポストミックスタイプであってもよい。
シャワーヘッド１０のベース部材１１には、シャワーヘッド１０を加熱するためのヒーター４５が設けられている。このヒーター４５にはヒーター電源４６が接続されており、ヒーター電源４６からヒーター４５に給電することによりシャワーヘッド１０が所望の温度に加熱される。ベース部材１１の上部に形成された凹部にはヒーター４５による加熱効率を上げるために断熱部材４７が設けられている。
チャンバー１の底壁１ｂの中央部には円形の穴３５が形成されており、底壁１ｂにはこの穴３５を覆うように下方に向けて突出する排気室３６が設けられている。排気室３６の側面には排気管３７が接続されており、この排気管３７には排気装置３８が接続されている。そしてこの排気装置３８を作動させることによりチャンバー１内を所定の真空度まで減圧することが可能となっている。
サセプタ２には、ウエハＷを支持して昇降させるための３本（２本のみ図示）のウエハ支持ピン３９がサセプタ２の表面に対して突没可能に設けられ、これらウエハ支持ピン３９は支持板４０に支持されている。そして、ウエハ支持ピン３９は、エアシリンダ等の駆動機構４１により支持板４０を介して昇降される。
チャンバー１の側壁には、チャンバー１と隣接して設けられた図示しないウエハ搬送室との間でウエハＷの搬入出を行うための搬入出口４２と、この搬入出口４２を開閉するゲートバルブ４３とが設けられている。
成膜装置１００は、制御部５０を有している。制御部５０は、成膜装置１００の各構成部、例えばヒーター電源６および４６、バルブ３４、マスフローコントローラ３３、駆動機構４１等を制御するＣＰＵ（コンピュータ）を有する主制御部と、入力装置（キーボード、マウス等）、出力装置（プリンタ等）、表示装置（ディスプレイ等）、記憶装置（記憶媒体）を有している。記憶装置には、成膜装置１００で実行される各種処理のパラメータが記憶されており、また、成膜装置１００で実行される処理を制御するためのプログラム、すなわち処理レシピが格納された記憶媒体がセットされるようになっている。制御部５０の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、成膜装置１００に、所定の動作を実行させる。
このように構成される成膜装置１００においては、ゲートバルブ４３を開にして、真空搬送室から搬送機構（いずれも図示せず）により搬入出口４２を介してウエハＷをチャンバー１内へ搬入し、サセプタ２に載置する。サセプタ２はヒーター５により所定温度に加熱されており、ウエハＷがサセプタ２に載置された状態でチャンバー１内にＮ２ガスを供給することによりウエハＷを加熱し、ウエハＷの温度がほぼ安定した時点で、ＴｉＯＮ膜の成膜を開始する。
ＴｉＯＮ膜の成膜においては、最初に、ＴｉＣｌ４ガス供給源２１からＴｉＣｌ４ガスをチャンバー１に供給してＴｉＣｌ４ガスをウエハＷ表面に吸着させ、次いで、ＴｉＣｌ４ガスの供給を停止し、Ｎ２ガスによりチャンバー１内をパージし、次いで、ＮＨ３ガス供給源２３からＮＨ３ガスをチャンバー１に供給し、吸着したＴｉＣｌ４と反応させてＴｉＮを形成し、次いで、ＮＨ３ガスを停止し、Ｎ２ガスによりチャンバー１内をパージし、これらのステップをＸ回繰り返す。その後、酸化剤供給源２７から酸化剤（例えばＯ２ガス）をチャンバー１に供給して酸化処理を行い、次いでチャンバー１内をパージする。このサイクルを１サイクルとし、これをＹサイクル繰り返すことにより、所定の膜厚のＴｉＯＮ膜を形成する。
このとき、上述したように、Ｏ含有量が５０ａｔ％以上となるようにＸの回数を制御する。Ｘの回数とともに酸化剤の流量を制御してもよい。
以上のようにしてＴｉＯＮ膜を成膜した後、引き続きＴｉＮ膜の成膜を行う。
ＴｉＮ膜の成膜においては、最初に、ＴｉＣｌ４ガス供給源２１からＴｉＣｌ４ガスをチャンバー１に供給してＴｉＣｌ４ガスをウエハＷ表面に吸着させ、次いで、ＴｉＣｌ４ガスの供給を停止し、Ｎ２ガスによりチャンバー１内をパージし、次いで、ＮＨ３ガス供給源２３からＮＨ３ガスをチャンバー１に供給し、吸着したＴｉＣｌ４と反応させてＴｉＮを形成し、次いで、ＮＨ３ガスを停止し、Ｎ２ガスによりチャンバー１内をパージし、これらのステップを所定回数繰り返す。これにより、所定の膜厚のＴｉＮ膜を形成する。
以上のようなＴｉＯＮ膜の成膜とＴｉＮ膜の成膜とを所定回数繰り返してこれらの積層膜であるＴｉＮ系膜を形成する。
成膜処理終了後、チャンバー１内をパージし、ゲートバルブ４３を開けて、搬送機構（図示せず）により、搬入出口４２を介してウエハＷを搬出する。
＜実験例＞
［実験例１］
ここでは、上述したようなＡＬＤを基本とした手法により膜厚約１０ｎｍに成膜した、Ｏ含有量が５０ａｔ％以上のＴｉＯＮ膜（サンプルＡ）、Ｏ含有量が５０ａｔ％未満のＴｉＯＮ膜（サンプルＢ）、ＴｉＮ膜（サンプルＣ）について、Ｘ線回折により結晶構造を把握した。
Ｘ線回折は、アウトオブプレーン（Ｏｕｔ−ｏｆ−Ｐｌａｎｅ）測定およびインプレーン（Ｉｎ−Ｐｌａｎｅ）測定の両方で行った。アウトオブプレーン測定は試料表面に対して平行な格子面を測定する手法であるのに対し、インプレーン測定は試料表面に対して垂直な格子面を測定する手法である。
なお、サンプルＡは、上記Ｘを６とし、Ｏ２ガス供給量を１４００ｓｃｃｍ、供給時間を１５ｓｅｃとして、Ｏ含有量を５５ａｔ％にしたものであり、サンプルＢは、Ｏ２ガス供給量を３００ｓｃｃｍ、供給時間を０．２ｓｅｃとして、Ｏ含有量を４６ａｔ％にしたものである。
結果を図９に示す。図９の（ａ）はアウトオブプレーン測定の結果、（ｂ）はインプレーン測定の結果である。これらに示すように、サンプルＢおよびサンプルＣは、アウトオブプレーン測定およびインプレーン測定のいずれも同じ回折ピークが得られ、結晶構造が立方晶系であるのに対し、サンプルＡは、アウトオブプレーン測定およびインプレーン測定で異なる回折ピークが得られ、結晶構造が直方晶系であることが確認された。
［実験例２］
ここでは、ＴｉＯＮ膜およびＴｉＮ膜それぞれの単膜、およびＴｉＯＮ膜とＴｉＮ膜の積層膜について結晶サイズ（結晶粒径）を測定した。結晶サイズは、Ｘ線回折における回折ピークの半値幅から求めた。
なお、ＴｉＯＮ膜の単膜は、上記Ｘを６とし、Ｏ２ガス供給量を１４００ｓｃｃｍ、供給時間を１５ｓｅｃとして、Ｏ含有量を５５ａｔ％にしたものである。また、単膜はいずれも膜厚を約１０ｎｍとした。また、積層膜については、ＴｉＯＮ膜とＴｉＮ膜を３回積層した以下の積層膜１〜４とした。積層膜１は、ＴｉＯＮ膜のＸを６とし、Ｏ２ガス供給量を１４００ｓｃｃｍ、供給時間を１５ｓｅｃとしたものである。積層膜２〜４は、いずれもＴｉＯＮ膜のＸを１、Ｏ２ガス供給時間を０．２ｓｅｃとし、Ｏ２ガス供給量をそれぞれ５０ｓｃｃｍ、１００ｓｃｃｍ、３００ｓｃｃｍとしたものである。なお、積層膜１〜４におけるＴｉＯＮ膜のＯ含有量は、いずれも５５ａｔ％であった。
結果を図１０に示す。図１０に示すように、ＴｉＮ膜およびＴｉＯＮ膜の単膜では、結晶サイズ（結晶粒径）がそれぞれ８．２ｎｍおよび８．０ｎｍであったのに対し、ＴｉＮ膜とＴｉＯＮ膜を積層した積層膜１〜４では、結晶サイズがそれぞれ６．２ｎｍ、５．６ｎｍ、５．８ｎｍ、４．６ｎｍとなり、結晶サイズが小さくなることが確認された。また、ＴｉＮ膜とＴｉＯＮ膜の積層膜について、ＴｉＯＮ膜の酸素量が増加することにより、結晶サイズが小さくなる傾向が見られた。
以上から、Ｏ含有量が５０ａｔ％以上のＴｉＯＮ膜とＴｉＮ膜とを積層することにより、結晶サイズが小さいＴｉＮ系膜が得られることが確認された。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されることなく、本発明の技術思想の範囲内で種々変形可能である。
例えば、上記実施形態では、ＴｉＯＮ膜およびＴｉＮ膜をＡＬＤにより成膜した例を示したが、これに限らず、他の薄膜形成手法により成膜してもよい。
また、ＡＬＤ法で成膜する場合でも、上記実施形態で用いた図８の成膜装置は、あくまで例示であって、図８の装置に限るものではない。
また、上記実施形態では基板として半導体ウエハのような半導体の基体を用いた場合を例示したが、これに限定されるものではなく、例えばフラットパネルディスプレイ用のガラス基板や、セラミック基板等の他の基板であってもよいことは言うまでもない。
１；チャンバー
２；サセプタ
５；ヒーター
１０；シャワーヘッド
２０；ガス供給機構
２１；ＴｉＣｌ４ガス供給源
２３；ＮＨ３ガス供給源
２５，２９；Ｎ２ガス供給源
２７；酸化剤供給源
５０；制御部
１００；成膜装置
２００；基板
２０１；ＴｉＮ系膜
２０２；ＴｉＯＮ膜
２０３；ＴｉＮ膜
Ｗ；半導体ウエハ

Claims (13)

  1. 基板上に、酸素含有量が５０ａｔ％以上のＴｉＯＮ膜と、ＴｉＮ膜とが交互に積層された積層膜からなることを特徴とするＴｉＮ系膜。
  2. 前記ＴｉＮ系膜の全体の膜厚が３ｎｍ以下であることを特徴とする請求項１に記載のＴｉＮ系膜。
  3. 前記基板上に最初に前記ＴｉＯＮ膜が形成されていることを特徴とする請求項１または請求項２に記載のＴｉＮ系膜。
  4. 前記ＴｉＯＮ膜および前記ＴｉＮ膜は、ＡＬＤにより成膜された膜であることを特徴とする請求項１から請求項３のいずれか１項に記載のＴｉＮ系膜。
  5. 基板上に、酸素含有量が５０ａｔ％以上のＴｉＯＮ膜と、ＴｉＮ膜とを交互に成膜することを特徴とするＴｉＮ系膜の形成方法。
  6. 前記基板上に最初に前記ＴｉＯＮ膜を成膜することを特徴とする請求項５に記載のＴｉＮ系膜の形成方法。
  7. 前記ＴｉＯＮ膜および前記ＴｉＮ膜は、ＡＬＤ法により成膜されることを特徴とする請求項５または請求項６に記載のＴｉＮ系膜の形成方法。
  8. 前記ＴｉＯＮ膜は、処理容器内に基板を配置した状態で、前記処理容器内を減圧状態に保持し、所定の処理温度で、前記処理容器内にＴｉ含有ガスを供給するステップと、前記処理容器内に窒化ガスを供給するステップとを交互にＸ回繰り返して単位ＴｉＮ膜を成膜した後、前記処理容器内に酸化剤を供給して前記単位ＴｉＮ膜を酸化する一連の処理を１サイクルとし、このサイクルを所望の膜厚になるように複数サイクル繰り返すことにより成膜することを特徴とする請求項５から請求項７のいずれか１項に記載のＴｉＮ系膜の形成方法。
  9. 前記酸化剤として、Ｏ２ガス、Ｏ３ガス、Ｈ２Ｏ、ＮＯ２からなる群から選択される酸素含有ガス、または、前記酸素含有ガスをプラズマ化したものを用いることを特徴とする請求項８に記載のＴｉＮ系膜の形成方法。
  10. 前記ＴｉＮ膜は、処理容器内に基板を配置した状態で、前記処理容器内を減圧状態に保持し、所定の処理温度で、前記処理容器内にＴｉ含有ガスを供給するステップと、前記処理容器内に窒化ガスを供給するステップとを交互に繰り返すことにより成膜することを特徴とする請求項７から請求項９のいずれか１項に記載のＴｉＮ系膜の形成方法。
  11. 前記Ｔｉ含有ガスがＴｉＣｌ４ガスであり、前記窒化ガスがＮＨ３ガスであることを特徴とする請求項８または請求項１０に記載のＴｉＮ系膜の形成方法。
  12. 前記ＴｉＯＮ膜と前記ＴｉＮ膜とを、同一の処理容器内で連続して成膜することを特徴とする請求項７から請求項１１のいずれか１項に記載のＴｉＮ系膜の形成方法。
  13. コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記請求項５から請求項１２のいずれかの方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体。
JP2016221346A 2016-11-14 2016-11-14 ＴｉＮ系膜およびその形成方法 Active JP6755164B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016221346A JP6755164B2 (ja) 2016-11-14 2016-11-14 ＴｉＮ系膜およびその形成方法
TW106138895A TW201829828A (zh) 2016-11-14 2017-11-10 ＴｉＮ系膜及其形成方法、以及記憶媒體
KR1020170150329A KR102068879B1 (ko) 2016-11-14 2017-11-13 TiN계막 및 그 형성 방법
CN201711112450.XA CN108074976B (zh) 2016-11-14 2017-11-13 TiN系膜及其形成方法
US15/812,222 US10927453B2 (en) 2016-11-14 2017-11-14 TiN-based film and TiN-based film forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016221346A JP6755164B2 (ja) 2016-11-14 2016-11-14 ＴｉＮ系膜およびその形成方法

Publications (2)

Publication Number Publication Date
JP2018080349A true JP2018080349A (ja) 2018-05-24
JP6755164B2 JP6755164B2 (ja) 2020-09-16

Family

ID=62107287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016221346A Active JP6755164B2 (ja) 2016-11-14 2016-11-14 ＴｉＮ系膜およびその形成方法

Country Status (5)

Country Link
US (1) US10927453B2 (ja)
JP (1) JP6755164B2 (ja)
KR (1) KR102068879B1 (ja)
CN (1) CN108074976B (ja)
TW (1) TW201829828A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021053761A1 (ja) * 2019-09-18 2021-03-25

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020059093A1 (ja) * 2018-09-20 2020-03-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置
JP7324740B2 (ja) * 2020-11-25 2023-08-10 株式会社Kokusai Electric 基板処理方法、プログラム、基板処理装置及び半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121356A (ja) 1991-09-12 1993-05-18 Sony Corp 配線形成方法
JPH05279846A (ja) * 1992-03-30 1993-10-26 Sony Corp スパッタ用ターゲット及びスパッタＴｉＯＮ膜成膜方法
JP3240725B2 (ja) * 1993-02-15 2001-12-25 ソニー株式会社 配線構造とその製法
JPH08130302A (ja) * 1994-10-31 1996-05-21 Toshiba Corp 半導体装置及びその製造方法
KR100510473B1 (ko) * 1998-07-03 2005-10-25 삼성전자주식회사 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
JP4032872B2 (ja) 2001-08-14 2008-01-16 東京エレクトロン株式会社 タングステン膜の形成方法
KR100688652B1 (ko) 2001-08-14 2007-03-02 동경 엘렉트론 주식회사 텅스텐막의 형성 방법
US7045406B2 (en) * 2002-12-03 2006-05-16 Asm International, N.V. Method of forming an electrode with adjusted work function
JP3889023B2 (ja) * 2005-08-05 2007-03-07 シャープ株式会社 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
CN102373431A (zh) * 2010-08-26 2012-03-14 鸿富锦精密工业（深圳）有限公司 铝合金表面防腐处理方法及其制品
CN102586731A (zh) * 2011-01-17 2012-07-18 鸿富锦精密工业（深圳）有限公司 具有硬质涂层的被覆件及其制备方法
JP5963456B2 (ja) * 2011-02-18 2016-08-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、及び基板処理方法
CN102412186A (zh) * 2011-03-08 2012-04-11 上海华虹Nec电子有限公司 一种大尺寸通孔的制作方法
JP2013077805A (ja) * 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6026914B2 (ja) 2013-02-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021053761A1 (ja) * 2019-09-18 2021-03-25
WO2021053761A1 (ja) * 2019-09-18 2021-03-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、記録媒体及び基板処理装置
JP7273168B2 (ja) 2019-09-18 2023-05-12 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置

Also Published As

Publication number Publication date
CN108074976B (zh) 2021-03-05
KR102068879B1 (ko) 2020-01-21
KR20180054476A (ko) 2018-05-24
US20180135169A1 (en) 2018-05-17
TW201829828A (zh) 2018-08-16
US10927453B2 (en) 2021-02-23
JP6755164B2 (ja) 2020-09-16
CN108074976A (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
JP5513767B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置
JP5482196B2 (ja) 成膜装置、成膜方法及び記憶媒体
US8420552B2 (en) Method of manufacturing a semiconductor device
JP6554418B2 (ja) タングステン膜の成膜方法および成膜装置
US9190281B2 (en) Method of manufacturing semiconductor device
JP5207962B2 (ja) ルテニウム膜の成膜方法
JP2016098406A (ja) モリブデン膜の成膜方法
WO2018154823A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
KR101761449B1 (ko) 금속 화합물막의 성막 방법, 성막 장치 및 전자 제품
US20160079070A1 (en) Method of manufacturing semiconductor device and substrate processing apparatus
CN108074976B (zh) TiN系膜及其形成方法
US10199451B2 (en) Lower electrode of DRAM capacitor and manufacturing method thereof
JP5801916B2 (ja) 半導体装置の製造方法、基板処理方法、および基板処理装置
US20200411330A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6084070B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
US20220396874A1 (en) Film-forming method and film-forming apparatus
TW201907046A (zh) 成膜方法及成膜裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200825

R150 Certificate of patent or registration of utility model

Ref document number: 6755164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250