TWI745324B - Ｄｒａｍ電容器之下部電極及其製造方法 - Google Patents

Ｄｒａｍ電容器之下部電極及其製造方法 Download PDF

Info

Publication number
TWI745324B
TWI745324B TW105141226A TW105141226A TWI745324B TW I745324 B TWI745324 B TW I745324B TW 105141226 A TW105141226 A TW 105141226A TW 105141226 A TW105141226 A TW 105141226A TW I745324 B TWI745324 B TW I745324B
Authority
TW
Taiwan
Prior art keywords
film
tion
gas
tion film
lower electrode
Prior art date
Application number
TW105141226A
Other languages
English (en)
Other versions
TW201801288A (zh
Inventor
石坂忠大
小泉正樹
佐野正樹
洪錫亨
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201801288A publication Critical patent/TW201801288A/zh
Application granted granted Critical
Publication of TWI745324B publication Critical patent/TWI745324B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一種可兼顧相對於氫氟酸之耐性高與氧系氣體所致之應力變化小的DRAM電容器之下部電極。

一種DRAM電容器中之設置於介電質膜的下層之由TiN系材料所構成之下部電極(204)，其特徵係，由5層層積構造所構成，該5層積構造，係具有：2層第1 TiON膜(241)，設置於兩外側且氧濃度相對較低；第2 TiON膜(242)，分別形成於該些內側且氧濃度相對較高；及TiN膜(243)，構成設置於第2 TiON膜(242)之內側的中心層。

Description

DRAM電容器之下部電極及其製造方法
本發明，係關於DRAM電容器之下部電極及其製造方法。
近來，為了提高DRAM的電容，而在電容器部使用由高介電常數(high-k)材料所構成的high-k膜。
high-k膜，雖係使用層積了HfO2或ZrO2、Al2O3與ZrO2者等的氧化物材料，但在將該些使用於半導體元件時，其中的氧會脫離而有在high-k膜中產生氧之缺陷的情形。當在high-k膜中存在有氧的缺陷時，則在鄰接於high-k膜之電極的界面形成有偶極，能帶因偶極而彎曲，有效工作函數下降。其結果，電子變得易流動，洩漏電流便增加。
作為解決像這樣的問題之技術，在專利文獻1及非專利文獻1，係揭示有如下述之技術：將氧添加至使用作為鄰接於high-k膜之電極的TiN膜，藉此，減少high-k膜中的氧缺陷。
另一方面，作為DRAM之電容器，係已知如 下述構造者：在由TiN膜所構成的下部電極上形成有介電質膜，並在其上形成有由TiN膜所構成的上部電極(例如，專利文獻2)。又，作為可使電容器之電容增加之DRAM之電容器的製造方法，例如已知專利文獻3所記載者。該方法，係最初在基板上形成了膜氧化膜(mold oxide film)後，對膜氧化膜進行蝕刻而形成凹部。其次，在凹部之內壁形成作為下部電極的膜，對其膜的場部進行回蝕。其後，藉由稀氫氟酸去除膜氧化膜，使柱形狀的下部電極殘存。其後，在柱形狀之下部電極的表面形成high-k膜，進一步在其上形成上部電極。
[先前技術文獻] [專利文獻]
[專利文獻1]特表2015-506097號公報
[專利文獻2]日本特開2007-201083號公報
[專利文獻3]美國特許第6911364號說明書
[非專利文獻]
[非專利文獻1]E. Cartier, et al., Appl. Phys. Lett., Vol.95, 2009, p.042901
然而，在以記載於專利文獻3的方法來形成 DRAM之電容器之際，下部電極，係在去除膜氧化膜之際，被浸泡於氫氟酸(HF)，又，在high-k膜成膜時，係曝露於氧化劑即氧系氣體(例如O2氣體或O3氣體)。
因此，在下部電極，係要求相對於氫氟酸之耐性高且氧系氣體所致之應力變化小。
但是，將記載於專利文獻1及非專利文獻1之添加了氧的TiN膜使用作為下部電極時，係難以兼顧相對於氫氟酸之耐性高與氧系氣體所致之應力變化小。
因此，本發明，係以提供一種可兼顧相對於氫氟酸之耐性高與氧系氣體所致之應力變化小的DRAM電容器之下部電極及其製造方法為課題。
為了解決上述課題，本發明之第1觀點，提供一種DRAM電容器之下部電極，係DRAM電容器中之由設置於介電質膜的下層之由TiN系材料所構成之下部電極，其特徵係，具有：第1 TiON膜，設置於兩外側且氧濃度相對較低；及第2 TiON膜，設置於前述第1 TiON膜的內側且氧濃度相對較高。
上述第1觀點之DRAM電容器之下部電極，係亦可具有3層構造或亦可具有5層構造，該3層構造，係在前述第2 TiON膜之兩外側形成有前述第1 TiON膜，該5層構造，係更具有設置於前述第2 TiON膜之內側的TiN膜，並在前述TiN膜之兩側形成有前述第2 TiON 膜，在前述第2 TiON膜之兩側形成有前述第1 TiON膜。又，亦可具有5層構造，該5層構造，係更具有與設置於前述第2 TiON膜之內側的前述第2 TiON膜相比，氧濃度更低的第3TiON膜，並在前述第3TiON膜之兩側形成有前述第2 TiON膜，在前述第2 TiON膜之兩側形成有前述第1 TiON膜。前述下部電極，係在厚度方向具有對稱的膜構造為佳。
前述第1 TiON膜之氧濃度，係30~40at.%為佳，前述第1 TiON膜之膜厚，係0.5~5nm為佳。又，前述第2 TiON膜之氧濃度，係高於40at.%為佳，前述第2 TiON膜之膜厚，係0.5~5nm為佳。
本發明之第2觀點，提供一種DRAM電容器之下部電極之製造方法，係DRAM電容器中之設置於介電質膜的下層之由TiN系材料所構成之下部電極之製造方法，其特徵係，具有：將被處理基板收容於處理容器內，並將前述處理容器內保持為減壓狀態，以預定的處理溫度，交雜著前述處理容器的沖洗來交互地供給含Ti氣體與氮化氣體預定次數而形成單位氮化膜後，預定循環地進行供給氧化劑而氧化處理前述單位氮化膜的循環，形成氧濃度相對較低之第1 TiON膜的工程；交雜著前述處理容器的沖洗來交互地供給前述含Ti氣體與前述氮化氣體預定次數而形成單位氮化膜後，預定循環地進行供給前氧化劑而氧化處理前述單位氮化膜的循環，在前述第1 TiON膜上形成氧濃度相對較高之第2 TiON膜的工程；及作為 最上層，將被處理基板收容於處理容器內，並將前述處理容器內保持為減壓狀態，以預定的處理溫度，交雜著前述處理容器的沖洗來交互地供給含Ti氣體與氮化氣體預定次數而形成單位氮化膜後，預定循環地進行供給氧化劑而氧化處理前述單位氮化膜的循環，形成第2層之前述第1 TiON膜的工程，藉由形成前述單位氮化膜之際的前述含Ti氣體與前述氮化氣體之交互供給次數、氧化處理前述單位氮化膜之時間及前述氧化處理之際的前述氧化劑之流量的至少一個，調整前述第1 TiON膜與前述第2 TiON膜的氧濃度。
本發明之第3觀點，提供一種DRAM電容器之下部電極之製造方法，係DRAM電容器中之由設置於介電質膜的下層之由TiN系材料所構成之下部電極之製造方法，其特徵係，具有：將被處理基板收容於處理容器內，並將前述處理容器內保持為減壓狀態，以預定的處理溫度，交雜著前述處理容器的沖洗來交互地供給含Ti氣體與氮化氣體預定次數而形成單位氮化膜後，預定循環地進行供給氧化劑而氧化處理前述單位氮化膜的循環，形成氧濃度相對較低之第1層之第1 TiON膜的工程；其次，交雜著前述處理容器的沖洗來交互地供給前述含Ti氣體與前述氮化氣體預定次數而形成單位氮化膜後，預定循環地進行供給前氧化劑而氧化處理前述單位氮化膜的循環，在第1層之前述第1 TiON膜上形成氧濃度相對較高之第1層之第2 TiON膜的工程；其次，交雜著前述處理容器 的沖洗來交互地供給前述含Ti氣體與前述氮化氣體，在第1層之前述第2 TiON膜上形成TiN膜的工程；其次，交雜著前述處理容器的沖洗來交互地供給前述含Ti氣體與前述氮化氣體預定次數而形成單位氮化膜後，預定循環地進行供給前述氧化劑而氧化處理前述單位氮化膜的循環，在前述TiN膜上形成第2層之前述第2 TiON膜的工程；及其次，交雜著前述處理容器的沖洗來交互地供給前述含Ti氣體與前述氮化氣體預定次數而形成單位氮化膜後，預定循環地進行供給前述氧化劑而氧化處理前述單位氮化膜的循環，在第2層之前述第2 TiON膜上形成第2層之前述第1 TiON膜的工程，藉由形成前述單位氮化膜之際的前述含Ti氣體與前述氮化氣體之交互供給次數、氧化處理前述單位氮化膜之時間及前述氧化處理之際的前述氧化劑之流量的至少一個，調整前述第1 TiON膜與前述第2 TiON膜的氧濃度。
在上述第2及第3觀點中，前述含Ti氣體，係TiCl4氣體，前述氮化氣體，係NH3氣體為佳。作為前述氧化劑，可使用選自由O2氣體、O3氣體、H2O、NO2所構成之群組的含氧氣體，或將前述含氧氣體進行電漿化者。前述處理溫度，係300~500℃為佳。
根據本發明，作為DRAM電容器之下部電極，由於是由TiN系材料所構成，且在兩外側形成氧濃度 相對較低的第1 TiON膜，並在其內側形成氧濃度相對較高的第2 TiON膜，因此，藉由第1 TiON膜，可提升去除膜氧化膜之際之相對於氫氟酸之耐性，藉由第2 TiON膜，可使介電質膜形成之際所使用之氧系氣體所致之應力變化變小。
1‧‧‧腔室
2‧‧‧基座
5‧‧‧加熱器
10‧‧‧噴頭
20‧‧‧氣體供給機構
21‧‧‧TiCl4氣體供給源
23‧‧‧NH3氣體供給源
25、29‧‧‧N2氣體供給源
27‧‧‧氧化劑供給源
50‧‧‧控制部
52‧‧‧記憶部
52a‧‧‧記憶媒體
100‧‧‧成膜裝置
101‧‧‧單位TiN膜
201‧‧‧半導體基板
202‧‧‧膜氧化膜
203‧‧‧凹部
204‧‧‧下部電極
205‧‧‧介電質膜(high-k膜)
206‧‧‧上部電極
241‧‧‧第1 TiON膜
242‧‧‧第2 TiON膜
243‧‧‧TiN膜
W‧‧‧半導體晶圓
[圖1]概略地表示本發明之一實施形態之具有下部電極之DRAM電容器之製造方法的工程剖面圖。
[圖2]表示本發明之一實施形態之下部電極之一例的剖面圖。
[圖3]表示針對TiN膜、低氧濃度之TiON膜、中氧濃度之TiON膜、高氧濃度之TiON膜試驗相對於氫氟酸之耐腐蝕性之結果的圖。
[圖4]針對TiN膜、低氧濃度之TiON膜、中氧濃度之TiON膜、高氧濃度之TiON膜表示膜之應力變化的圖。
[圖5]表示本發明之一實施形態之下部電極之其他例的剖面圖。
[圖6]表示本發明之一實施形態之下部電極之另外其他例的剖面圖。
[圖7]表示形成構成本發明之一實施形態之下部電極之各膜之成膜裝置之一例的概略剖面圖。
[圖8]用以說明製造本發明之一實施形態之下部電極之際之全體之製程的流程圖。
[圖9]表示下部電極所含之TiON膜之成膜手法之一例的時序圖。
[圖10]表示下部電極所含之TiON膜之成膜手法之一例的流程圖。
[圖11]表示藉由圖9及圖10之成膜手法進行了成膜之際之成膜狀態的示意圖。
[圖12]表示下部電極所含之TiN膜之成膜手法之一例的流程圖。
以下，參閱附加圖面，具體地說明關於本發明之實施形態。
<DRAM電容器之製造方法>
圖1，係概略地表示本發明之一實施形態之具有下部電極之DRAM電容器之製造方法的工程剖面圖。
最初，在矽基板等的半導體基板201上，形成厚度1μm以上之由SiO2所構成的膜氧化膜202(圖1(a))。其次，對膜氧化膜202進行蝕刻，形成縱橫比100以上之圓柱狀的凹部203(圖1(b))。其次，在膜氧化膜202及所露出的半導體基板201上，如後述，形成包含有TiON膜之由TiN系材料所構成的下部電極204 (圖1(c))，對膜氧化膜202的上面進行回蝕(圖1(d))。其次，藉由氫氟酸(HF)去除膜氧化膜202，僅使柱形狀之下部電極204殘存於半導體基板201上(圖1(e))。
其後，在柱形狀之下部電極204的表面，形成使用作為電容絕緣膜之由高介電常數(high-k)材料所構成的介電質膜(high-k膜)205(圖1(f))。作為介電質膜(high-k膜)205，係使用層積了HfO2或ZrO2、Al2O3與ZrO2者等的氧化物材料。介電質膜(high-k膜)205，係藉由交互地供給包含有Hf等之原料氣體與作為氧化劑之氧系氣體(例如O2氣體或O3氣體)的原子層沉積法(Atomic Layer Deposition；ALD)而進行成膜。
其後，在介電質膜(high-k膜)205的表面，形成包含有TiON膜的上部電極206(圖1(g))。藉由以上，製造DRAM電容器。
<下部電極構造>
其次，說明關於像以上般所形成之DRAM電容器之下部電極。
圖2，係表示DRAM電容器之下部電極之一例的剖面圖。
在該例子中，下部電極204，係如上述，形成為如下述之5層的層積構造，其具有：2層第1 TiON膜241，全體由TiN系材料所構成，設置於兩外側；2層第2 TiON 膜242，分別形成於該些內側；及TiN膜243，構成設置於第2 TiON膜242之內側的中心層。
TiON膜，係將氧添加至TiN膜的膜，具有如下述之效果：將下部電極204的兩外側設成為TiON膜，藉此，抑制構成形成於下部電極204之表面的介電質膜(high-k膜)205之氧化物材料中的氧脫離而產生氧之缺陷。
TiON膜中外側的第1 TiON膜241，係氧濃度相對較低的TiON膜，內側的第2 TiON膜242，係氧濃度相對較高的TiON膜。在形成下部電極204之際，係在形成有凹部203後之膜氧化膜202的表面及半導體基板201的露出面，依第1 TiON膜241、第2 TiON膜242、TiN膜243、第2 TiON膜242、第1 TiON膜241的順序而形成。而且，2層的第1 TiON膜241及2層的第2 TiON膜242，係分別具有相同的厚度，下部電極204，係在厚度方向成為對稱的膜構造。而且，去除膜氧化膜202後亦維持對稱的構造。
將氧濃度相對較低的第1 TiON膜241配置於最外側，係由於TiON膜其氧濃度越低，則相對於氫氟酸(HF)之耐腐蝕性越良好之緣故。
如上述，在製造DRAM電容器之際，雖係存在有以氫氟酸(HF)去除膜氧化膜的工程，但在此時，係由於下部電極204亦浸泡於氫氟酸(HF)，因此，下部電極204，係要求相對於氫氟酸(HF)之耐性。因此， 調查了TiON膜之氧濃度與相對於氫氟酸(HF)之耐性的關係，其結果確認到：TiON膜，係越為低氧濃度，越顯示良好的耐性。
在圖3中，表示確認該狀況的實驗。圖3，係表示針對TiN膜、低氧濃度之TiON膜(氧濃度33~38at.%)、中氧濃度之TiON膜(氧濃度46at.%)、高氧濃度之TiON膜(氧濃度55at.%)試驗相對於氫氟酸之耐腐蝕性之結果的圖。在此，在矽基板上形成SiO2膜後，將以厚度10nm形成了TiN膜或上述氧濃度之TiON膜的樣品浸泡於49%氫氟酸(HF)30sec後，以倍率5倍及50倍的光學顯微鏡觀察了表面狀態。
其結果，如圖3所示，TiN膜與低氧濃度的TiON膜，雖係未觀察到因氫氟酸浸泡而變化，但中氧濃度的TiON膜，係可觀察到明顯腐蝕，高氧濃度的TiON膜，係膜消失，其下的SiO2膜亦消失，銀色的矽基板便露出。
如此一來，由於TiON膜，係氧濃度越低，則相對於氫氟酸(HF)之耐性變得更良好，因此，將浸泡有氫氟酸(HF)之下部電極204的表面區域設成為氧濃度相對較低的第1 TiON膜241。
第1 TiON膜241之氧濃度，係從使相對於氫氟酸(HF)之耐性良好的觀點來看，40at.%以下為佳，從抑制構成介電質膜(high-k膜)205之氧化物材料中的氧脫離而產生氧之缺陷之情況的觀點來看，30at.%以上為 佳。又，第1 TiON膜241的膜厚，係從使相對於氫氟酸之耐性良好的觀點來看，0.5~5nm為佳。
氧濃度相對較高的第2 TiON膜242，雖係設置於第1 TiON膜241的內側且TiN膜243的外側，但此係因使構成為層積膜之下部電極204的應力變化變小之緣故。
如上述，在製造DRAM電容器之際，雖係存在有在下部電極204上形成介電質膜(high-k膜)205的工程，但此時，係下部電極亦曝露於使用作為氧化劑之所加熱的氧系氣體(O2氣體或O3氣體)。以往，使用作為下部電極的TiN膜，係因像這樣的氧系氣體，而在膜產生比較大的應力變化。當在膜存在有應力變化時，則有產生圖案倒毀等之問題之虞。因此，調查了TiON膜之氧濃度與膜之應力變化的關係，其結果確認到：TiON膜，係越為高氧濃度，越應力變化越小。
在圖4中，表示確認該狀況的實驗。圖4，係針對TiN膜、低氧濃度之TiON膜(氧濃度33~38at.%)、中氧濃度之TiON膜(氧濃度46at.%)、高氧濃度之TiON膜(氧濃度55at.%)表示膜之應力變化的圖。在此，係在矽基板上形成SiO2膜後，針對以厚度10nm形成了TiN膜或上述氧濃度之TiON膜的樣品，以300℃進行90sec的O3氣體退火，藉由應力測定器測定到膜之應力變化。
如圖4所示，TiN膜，係應力變化之絕對值超 過1GPa，相對於此，TiON膜，係應力變化之絕對值隨著氧濃度上升而降低，高氧濃度之TiON膜的應力變化之絕對值，係0.3GPa且為TiN膜的1/3左右。
如此一來，由於TiON膜，係氧濃度越高，則應力變化越小，因此，可在外側之第1 TiON膜241與中央的TiN膜243之間配置氧濃度相對較高的第2 TiON膜242，藉此，抑制下部電極204之全體的應力變化。又，由於下部電極204，係在厚度方向具有對稱地設置有2層第1 TiON膜241、2層第2 TiON膜242、中央之TiN膜243的構造，因此，膜之應力變得均勻。
第2 TiON膜242的氧濃度，係從獲使應力變化變小之效果的觀點來看，高於40at.%為佳，50at.%以上為更佳。又，第2 TiON膜242的膜厚，係從使應力變化變小的觀點來看，0.5~5nm為佳。
由於下部電極204，係作為電極以低電阻為佳且其中央部不需要含有氧，因此，以比TiON膜更低電阻之通常的TiN膜243，構成下部電極204的中央部。TiN膜243的厚度，係第1 TiON膜241及第2 TiON膜242的剩餘部分。下部電極204之全體的厚度，係5~20nm為佳，由此可知，當考慮上述第1 TiON膜241及第2 TiON膜242的膜厚時，則TiN膜243的厚度，係成為3~10nm左右。
另外，圖2的例子，雖係將下部電極204設成為具有設置於兩外側之2層第1 TiON膜241與形成於 該些內側之2層第2 TiON膜242的5層構造，但如圖5所示，亦可為具有設置於兩外側之第1 TiON膜241與設置於中央之第2 TiON膜242的3層構造，或如圖6所示，亦可為以氧濃度低於第2 TiON膜242的TiON膜例如第1 TiON膜241置換圖2的構造中之中央之TiN膜243的5層構造。
<下部電極之製造方法>
其次，說明關於像以上般所構成之DRAM電容器之下部電極之製造方法。
最初，說明關於用以製造下部電極204的成膜裝置。
圖7，係表示形成構成下部電極之各膜之成膜裝置之一例的概略剖面圖。
該成膜裝置100，係具有大致圓筒狀之腔室1。腔室1的內部，係如圖1(b)所示，在藉由設置於其中央下部之圓筒狀之支撐構件3所支撐的狀態下，配置有由AlN所構成的基座2以作為用以水平地支撐在膜氧化膜202形成有多數個凹部203之構造之半導體晶圓(以下僅記載為晶圓)W的平台。在基座2的外緣部，係設置有用以引導晶圓W的導引環4。又，在基座2，係埋入有由鉬等之高融點金屬所構成的加熱器5，該加熱器5，係從加熱器電源6進行供電，藉此，將被處理基板即晶圓W加熱至預定溫度。
在腔室1的頂壁1a，係設置有噴頭10。噴頭10，係具有基底構件11與噴淋板12，噴淋板12的外周部，係經由防止貼付用之構成圓環狀的中間構件13，藉由未圖示的螺絲而固定於基底構件11。噴淋板12，係構成凸緣狀，在其內部形成有凹部，在基底構件11與噴淋板12之間形成有氣體擴散空間14。基底構件11，係在其外周形成有凸緣部11a，該凸緣部11a被安裝於腔室1的頂壁1a。在噴淋板12，係形成有複數個氣體吐出孔15，在基底構件11，係形成有2個氣體導入孔16及17。
氣體供給機構20，係具有：TiCl4氣體供給源21，供給作為含Ti氣體的TiCl4氣體；及NH3氣體供給源23，供給作為氮化氣體的NH3氣體。在TiCl4氣體供給源21，係連接有TiCl4氣體供給管線22，該TiCl4氣體供給管線22，係連接於第1氣體導入孔16。在NH3氣體供給源23，係連接有NH3氣體供給管線24，該NH3氣體供給管線24，係連接於第2氣體導入孔17。
在TiCl4氣體供給管線22，係連接有N2氣體供給管線26，在該N2氣體供給管線26，係成為從N2氣體供給源25供給有N2氣體作為載氣或沖洗氣體。
在NH3氣體供給管線24，係連接有氧化劑供給管線28，在該氧化劑供給管線28，係成為從氧化劑供給源27供給有O2氣體、O3氣體、H2O、NO2等的含氧氣體作為氧化劑。亦可將含氧氣體進行電漿化而使用作為氧化劑。此時，亦可從氧化劑供給源27供給預先將含氧氣 體進行電漿化者作為氧化劑，或亦可在噴頭10內將含氧氣體進行電漿化。又，在NH3氣體供給管線24，係連接有N2氣體供給管線30，在該N2氣體供給管線30，係成為從N2氣體供給源29供給有N2氣體作為載氣或沖洗氣體。
又，氣體供給機構20，係亦具有供給清洗氣體即ClF3氣體的ClF3氣體供給源31，在ClF3氣體供給源31，係連接有ClF3氣體供給管線32a。該ClF3氣體供給管線32a，係連接於TiCl4氣體供給管線22。又，設置有從ClF3氣體供給管線32a分歧而連接於NH3氣體供給管線24的ClF3氣體供給管線32b。
在TiCl4氣體供給管線22、NH3氣體供給管線24、氧化劑管線28、N2氣體供給管線26、30、ClF3氣體供給管線32a，係設置有質流控制器33及夾著質流控制器33的2個閥34。又，在ClF3氣體供給管線32b，係設置有閥34。
因此，來自TiCl4氣體供給源21的TiCl4氣體及來自N2氣體供給源25的N2氣體，係經由TiCl4氣體供給管線22，從噴頭10之第1氣體導入孔16到達噴頭10內的氣體擴散空間14，又，來自NH3氣體供給源23的NH3氣體、來自氧化劑供給源27的氧化劑及來自N2氣體供給源29的N2氣體，係經由NH3氣體供給管線24，從噴頭10之第2氣體導入孔17到達噴頭10內的氣體擴散空間14，該些氣體，係成為從噴淋板12的氣體吐出孔15 往腔室1內吐出。
此外，噴頭10，係亦可為將TiCl4氣體與NH3氣體獨立地供給至腔室1內的後續混合型。
另外，作為含Ti氣體，係除了TiCl4以外，亦可使用四(異丙氧基)鈦(TTIP)、四溴化鈦(TiBr4)、四碘化鈦(TiI4)、四乙基甲基胺基鈦(TEMAT)、四二甲基胺基鈦(TDMAT)、四二乙基胺基鈦(TDEAT)等。又，作為氮化氣體，係除了NH3以外，亦可使用甲基聯胺(MMH)。又，可使用Ar氣體等的其他惰性氣體以代替使用作為載氣及沖洗氣體的N2氣體。
在噴頭10的基底構件11，係設置有用以加熱噴頭10的加熱器45。在該加熱器45，係連接有加熱器電源46，藉由從加熱器電源46對加熱器45進行供電的方式，將噴頭10加熱至所期望的溫度。在形成於基底構件11之上部的凹部，係設置有用以提升加熱器45所致之加熱效率的隔熱構件47。
在腔室1之底壁1b的中央部，係形成有圓形的孔35，在底壁1b，係以覆蓋該孔35的方式，設置有朝向下方突出的排氣室36。在排氣室36的側面，係連接有排氣管37，在該排氣管37，係連接有排氣裝置38。而且，使該排氣裝置38動作，藉此，可使腔室1內減壓至預定真空度。
在基座2，係以對基座2之表面可突出/沒入 地的方式，設置有用以支撐晶圓W並使其升降的3根(圖示僅2根)晶圓支撐銷39，該些晶圓支撐銷39，係支撐於支撐板40。而且，晶圓支撐銷39，係藉由氣缸等驅動機構41，經由支撐板40而昇降。
在腔室1的側壁，係設置有：搬入搬出口42，用以在與和腔室1鄰接設置之未圖示的晶圓搬送室之間進行晶圓W之搬入搬出；及閘閥43，開關該搬入搬出口42。
成膜裝置100的構成部即加熱器電源6及46、閥34、質流控制器33、驅動機構41等，係形成為連接於具備有微處理器(電腦)之控制部50而控制的構成。又，在控制部50，係連接有由操作者為了管理成膜裝置100而進行指令之輸入操作等的鍵盤，或可視化地顯示成膜裝置100的運轉狀況之顯示器等所構成的使用者介面51。而且，在控制部50，係連接有記憶部52，該記憶部52，係儲存有用以由控制部50之控制而實現成膜裝置100所執行之各種處理的程式，或用以因應處理條件而使成膜裝置100之各構成部執行處理的程式亦即處理配方。處理配方，係記憶於記憶部52中之記憶媒體52a。記憶媒體，係亦可為硬碟等的固定式記憶媒體，或亦可為CDROM、DVD等的可移動式記憶媒體。又，亦可設為成為從其它裝置，經由例如專用線路適當地傳送處理配方。而且，因應所需，根據來自使用者介面51的指示等，從記憶部52讀出任意的處理配方並使控制部50執行，藉 此，在控制部50的控制下，進行成膜裝置100中之所期望的處理。
其次，說明關於藉由如以上般之成膜裝置100來製造層積構造之下部電極的方法。
最初，藉由圖8的流程圖，說明關於全體的製程。
將閘閥43開啟，藉由搬送裝置從晶圓搬送室(皆未顯示)經由搬入搬出口42，將晶圓W搬入至腔室1內，並載置於基座2(工程1)。而且，將閘閥43關閉而調整至預定真空度，並且藉由加熱器5將晶圓W加熱至較佳之300~500℃之範圍的預定溫度，對腔室1內供給N2氣體，進行晶圓W之預備加熱，使晶圓W的溫度穩定(工程2)。
其後，連續地進行第1層之第1 TiON膜241的形成(工程3)、第1層之第2 TiON膜242的形成(工程4)、TiN膜243的形成(工程5)、第2層之第2 TiON膜242的形成(工程6)、第2層之第1 TiON膜241的形成(工程7)。
其後，進行腔室1內之抽真空(工程8)，將閘閥43開啟，藉由晶圓搬送室的搬送裝置搬出晶圓W(工程9)。藉由以上，對1片晶圓W之下部電極204的形成便結束。
其次，說明關於第1 TiON膜241及第2 TiON膜242的成膜方法之詳細內容。
在第1 TiON膜241及第2 TiON膜242的成膜之際，係交雜著腔室1的沖洗來交互地重複含Ti氣體即TiCl4氣體的供給與氮化氣體即NH3氣體的供給複數次(X次)後，供給氧化劑，其後，將沖洗腔室1的循環設成為1循環，並重複該循環複數個循環(Y循環)。
參閱圖9之時序圖及圖10之流程圖，說明關於該成膜手法的一例。
如該些圖所示，最初，從TiCl4氣體供給源21將TiCl4氣體供給至腔室1，使TiCl4氣體吸附(步驟S1)，其次，停止TiCl4氣體的供給，藉由N2氣體沖洗腔室1內(步驟S2)，其次，從NH3氣體供給源23將NH3氣體供給至腔室1而與所吸附的TiCl4反應，以形成TiN(步驟S3)，其次，停止NH3氣體，藉由N2氣體沖洗腔室1內(步驟S4)，重複X次該些步驟S1~S4。重複X次後，從氧化劑供給源27將氧化劑(例如O2氣體)供給至腔室1，進行氧化處理(步驟S5)，其次，沖洗腔室1內(步驟S6)。將該循環數設成為1循環數，並重複此Y循環，藉此，形成所期望之厚度的TiON膜。
在圖11中，表示此時的成膜狀態。如該圖所示，藉由重複X次步驟S1~S4的方式，形成預定膜厚之單位TiN膜101，其後，藉由進行步驟S5之氧化處理的方式，使單位TiN膜101氧化。將此設成為1循環而進行Y循環，藉此，形成預定膜厚之TiON膜。
此時，藉由步驟S1~S4之重複次數即X，可 調整TiON膜的氧含量。亦即，由於當減少X時，則氧化之頻率增加，因此，膜中之氧獲取量會增加，相反地，當增加X時，則膜中之氧獲取量減少。
因此，關於氧濃度相對較低之第1 TiON膜241的第1層，係使X設為比較大而以上述時序進行成膜，其後，在形成氧濃度相對較高之第2 TiON膜242的第1層之際，係只要使X減少而以相同的時序進行成膜即可。
又，TiON膜之氧濃度，係不僅調整X，亦可由氧化處理之時間或氧化劑之流量進行調整。因此，TiON膜之氧濃度，係可藉由X之調整、氧化處理之時間及氧化劑之流量的至少一個進行調整。由此可知，在形成第1 TiON膜241後形成第2 TiON膜242的第1層之際，係只要進行使X減少、使氧化處理之時間增加及使氧化劑之流量增加的至少一個即可。
另外，使用了TiCl4氣體作為Ti原料氣體、NH3氣體作為氮化氣體、N2氣體作為載氣．沖洗氣體、O2氣體作為氧化劑時的TiON膜之成膜條件之較佳的範圍，係如以下。
處理溫度(基座溫度)：300~500℃
腔室內壓力：13.33~1333Pa(0.1~10Torr)
TiCl4氣體流量：10~200mL/min(sccm)
NH3氣體流量：1000~10000mL/min(sccm)
N2氣體流量：1000~30000mL/min(sccm)
步驟S1~S4之1次的供給時間：0.01~3sec
O2氣體流量：10~3000mL/min(sccm)
O2氣體供給時間：0.1~60sec
在形成第2 TiON膜242的第1層後形成TiN膜243之際，係如圖12的流程圖所示，最初，從TiCl4氣體供給源21將TiCl4氣體供給至腔室1，使TiCl4氣體吸附(步驟S11)，其次，停止TiCl4氣體的供給，藉由N2氣體沖洗腔室1內(步驟S2)，其次，從NH3氣體供給源23將NH3氣體供給至腔室1而與所吸附的TiCl4反應，以形成TiN(步驟S3)，其次，停止NH3氣體，藉由N2氣體沖洗腔室1內(步驟S4)，只要重複預定次該些步驟S11~S14即可。步驟S11~S14，係可以與上述步驟S1~S4相同的條件而進行。
其後，在形成第2層的第2 TiON膜242及第2層的第1 TiON膜241之際，亦可與上述之第1層的第1 TiON膜241及第1層的第2 TiON膜242相同地調整重複次數X等，以所期望的氧濃度形成。
在形成圖5及圖6之構造的下部電極204之際，亦只要藉由上述之成膜手法，調整重複次數X等而調整膜的氧濃度，以所期望的厚度形成第1 TiON膜241及第2 TiON膜242即可。
<其他應用>
另外，本發明，係不限定於上述實施形態，可進行各 種變形。例如，下部電極的構造，係不限於圖2、圖5、圖6，只要為在兩方的最外側具有氧濃度相對較低之TiON膜，並在其內側具有氧濃度相對較高之TiON膜的層積膜即可，中央部，係亦可為TiN膜，且亦可為各種濃度的TiON膜。又，圖7之成膜裝置僅為例示，本發明之下部電極，係不限於圖7之裝置而可進行製造。
204‧‧‧下部電極
241‧‧‧第1 TiON膜
242‧‧‧第2 TiON膜
243‧‧‧TiN膜

Claims (12)

  1. 一種DRAM電容器之下部電極，係DRAM電容器中之設置於介電質膜的下層之由TiN系材料所構成之下部電極，其特徵係，具有：第1 TiON膜，設置於兩外側且氧濃度相對較低；及第2 TiON膜，設置於前述第1 TiON膜的內側且氧濃度相對較高，並具有5層構造，該5層構造，係更具有設置於前述第2 TiON膜之內側的TiN膜，並在前述TiN膜之兩側形成有前述第2 TiON膜，在前述第2 TiON膜之兩側形成有前述第1 TiON膜。
  2. 一種DRAM電容器之下部電極，係DRAM電容器中之設置於介電質膜的下層之由TiN系材料所構成之下部電極，其特徵係，具有：第1 TiON膜，設置於兩外側且氧濃度相對較低；及第2 TiON膜，設置於前述第1 TiON膜的內側且氧濃度相對較高，並具有5層構造，該5層構造，係更具有與設置於前述第2 TiON膜之內側的前述第2 TiON膜相比，氧濃度更低的第3 TiON膜，並在前述第3 TiON膜之兩側形成有前述第2 TiON膜，在前述第2 TiON膜之兩側形成有前述第1 TiON膜。
  3. 如申請專利範圍第1或2項之DRAM電容器之下部電極，其中， 在厚度方向具有對稱的膜構造。
  4. 如申請專利範圍第1或2項之DRAM電容器之下部電極，其中，前述第1 TiON膜之氧濃度，係30~40at.%。
  5. 如申請專利範圍第1或2項之DRAM電容器之下部電極，其中，前述第1 TiON膜之膜厚，係0.5~5nm。
  6. 如申請專利範圍第1或2項之DRAM電容器之下部電極，其中，前述第2 TiON膜之氧濃度，係高於40at.%。
  7. 如申請專利範圍第1或2項之DRAM電容器之下部電極，其中，前述第2 TiON膜之膜厚，係0.5~5nm。
  8. 一種DRAM電容器之下部電極之製造方法，係DRAM電容器中之設置於介電質膜的下層之由TiN系材料所構成之下部電極之製造方法，其特徵係，具有：將被處理基板收容於處理容器內，並將前述處理容器內保持為減壓狀態，以預定的處理溫度，交雜著前述處理容器的沖洗來交互地供給含Ti氣體與氮化氣體預定次數而形成單位氮化膜後，預定循環地進行供給氧化劑而氧化處理前述單位氮化膜的循環，形成氧濃度相對較低之第1 TiON膜的工程；交雜著前述處理容器的沖洗來交互地供給前述含Ti氣體與前述氮化氣體預定次數而形成單位氮化膜後，預定 循環地進行供給前氧化劑而氧化處理前述單位氮化膜的循環，在前述第1 TiON膜上形成氧濃度相對較高之第2 TiON膜的工程；及作為最上層，將被處理基板收容於處理容器內，並將前述處理容器內保持為減壓狀態，以預定的處理溫度，交雜著前述處理容器的沖洗來交互地供給含Ti氣體與氮化氣體預定次數而形成單位氮化膜後，預定循環地進行供給氧化劑而氧化處理前述單位氮化膜的循環，形成第2層之前述第1 TiON膜的工程，藉由形成前述單位氮化膜之際的前述含Ti氣體與前述氮化氣體之交互供給次數、氧化處理前述單位氮化膜之時間及前述氧化處理之際的前述氧化劑之流量的至少一個，調整前述第1 TiON膜與前述第2 TiON膜的氧濃度。
  9. 一種DRAM電容器之下部電極之製造方法，係DRAM電容器中之設置於介電質膜的下層之由TiN系材料所構成之下部電極之製造方法，其特徵係，具有：將被處理基板收容於處理容器內，並將前述處理容器內保持為減壓狀態，以預定的處理溫度，交雜著前述處理容器的沖洗來交互地供給含Ti氣體與氮化氣體預定次數而形成單位氮化膜後，預定循環地進行供給氧化劑而氧化處理前述單位氮化膜的循環，形成氧濃度相對較低之第1層之第1 TiON膜的工程；其次，交雜著前述處理容器的沖洗來交互地供給前述含Ti氣體與前述氮化氣體預定次數而形成單位氮化膜 後，預定循環地進行供給前氧化劑而氧化處理前述單位氮化膜的循環，在第1層之前述第1 TiON膜上形成氧濃度相對較高之第1層之第2 TiON膜的工程；其次，交雜著前述處理容器的沖洗來交互地供給前述含Ti氣體與前述氮化氣體而在第1層之前述第2 TiON膜上形成TiN膜的工程；其次，交雜著前述處理容器的沖洗來交互地供給前述含Ti氣體與前述氮化氣體預定次數而形成單位氮化膜後，預定循環地進行供給前述氧化劑而氧化處理前述單位氮化膜的循環，在前述TiN膜上形成第2層之前述第2 TiON膜的工程；及其次，交雜著前述處理容器的沖洗來交互地供給前述含Ti氣體與前述氮化氣體預定次數而形成單位氮化膜後，預定循環地進行供給前述氧化劑而氧化處理前述單位氮化膜的循環，在第2層之前述第2 TiON膜上形成第2層之前述第1 TiON膜的工程，藉由形成前述單位氮化膜之際的前述含Ti氣體與前述氮化氣體之交互供給次數、氧化處理前述單位氮化膜之時間及前述氧化處理之際的前述氧化劑之流量的至少一個，調整前述第1 TiON膜與前述第2 TiON膜的氧濃度。
  10. 如申請專利範圍第8或9項之DRAM電容器之下部電極之製造方法，其中，前述含Ti氣體，係TiCl4氣體，前述氮化氣體，係NH3氣體。
  11. 如申請專利範圍第8或9項之DRAM電容器之下部電極之製造方法，其中，作為前述氧化劑，可使用選自由O2氣體、O3氣體、H2O、NO2所構成之群組的含氧氣體，或將前述含氧氣體進行電漿化者。
  12. 如申請專利範圍第8或9項之DRAM電容器之下部電極之製造方法，其中，前述處理溫度，係300~500℃。
TW105141226A 2015-12-21 2016-12-13 Ｄｒａｍ電容器之下部電極及其製造方法 TWI745324B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-248362 2015-12-21
JP2015248362A JP6576235B2 (ja) 2015-12-21 2015-12-21 Ｄｒａｍキャパシタの下部電極およびその製造方法

Publications (2)

Publication Number Publication Date
TW201801288A TW201801288A (zh) 2018-01-01
TWI745324B true TWI745324B (zh) 2021-11-11

Family

ID=59065292

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105141226A TWI745324B (zh) 2015-12-21 2016-12-13 Ｄｒａｍ電容器之下部電極及其製造方法

Country Status (6)

Country Link
US (1) US10199451B2 (zh)
JP (1) JP6576235B2 (zh)
KR (1) KR101946124B1 (zh)
CN (1) CN106952894B (zh)
SG (1) SG10201610592VA (zh)
TW (1) TWI745324B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200114865A (ko) 2019-03-29 2020-10-07 삼성전자주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조 방법
CN114868225A (zh) * 2019-12-09 2022-08-05 恩特格里斯公司 由多种阻障材料制得的扩散阻障和其相关物品与方法
KR20220037053A (ko) 2020-09-17 2022-03-24 삼성전자주식회사 내부 보호층 및 외부 보호층을 포함하는 하부 전극을 갖는 반도체 소자
US11706486B2 (en) * 2021-06-25 2023-07-18 Rovi Guides, Inc. Systems and methods to prevent or reduce ad fatigue using user preferences

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US20030129309A1 (en) * 1999-09-13 2003-07-10 Hayashi Otsuki Method for depositing metallic nitride series thin film

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895266A (en) * 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
JP3277855B2 (ja) * 1997-08-27 2002-04-22 ヤマハ株式会社 半導体装置の配線形成方法
US20020180046A1 (en) * 1998-02-18 2002-12-05 International Business Machines Corporation Method for producing a flat interface for a metal-silicon contact barrier film
US6225656B1 (en) * 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
JP3228262B2 (ja) * 1999-03-10 2001-11-12 日本電気株式会社 半導体素子のキャパシタ製造方法及び半導体素子のキャパシタ
JP2001156024A (ja) * 1999-09-13 2001-06-08 Tokyo Electron Ltd ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置
JP3805603B2 (ja) * 2000-05-29 2006-08-02 富士通株式会社 半導体装置及びその製造方法
US6495428B1 (en) * 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
GB2386471B (en) 2001-12-11 2004-04-07 Samsung Electronics Co Ltd A method for fabricating a one-cylinder stack capacitor
US6919101B2 (en) * 2003-02-04 2005-07-19 Tegal Corporation Method to deposit an impermeable film on porous low-k dielectric film
KR100712502B1 (ko) * 2004-11-30 2007-05-02 삼성전자주식회사 금속-유전막-금속 캐패시터 및 그 제조방법
JP2007201083A (ja) 2006-01-25 2007-08-09 Elpida Memory Inc キャパシタの製造方法
US20080087930A1 (en) * 2006-10-11 2008-04-17 Jong-Cheol Lee Capicitor Using Binary Metal Electrode, Semiconductor Device Having The Capacitor And Method of Fabricating The Same
JP4805865B2 (ja) * 2007-03-19 2011-11-02 シャープ株式会社 可変抵抗素子
JP5832715B2 (ja) * 2008-09-04 2015-12-16 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2011096818A (ja) * 2009-10-29 2011-05-12 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP5677921B2 (ja) * 2010-09-27 2015-02-25 富士フイルム株式会社 光電変換素子の製造方法
US20130149852A1 (en) 2011-12-08 2013-06-13 Tokyo Electron Limited Method for forming a semiconductor device
JP2014067886A (ja) * 2012-09-26 2014-04-17 Ps4 Luxco S A R L 半導体装置の製造方法
JP6087236B2 (ja) * 2013-07-24 2017-03-01 東京エレクトロン株式会社 成膜方法
KR102392819B1 (ko) * 2015-09-09 2022-05-02 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US20030129309A1 (en) * 1999-09-13 2003-07-10 Hayashi Otsuki Method for depositing metallic nitride series thin film

Also Published As

Publication number Publication date
SG10201610592VA (en) 2017-07-28
CN106952894A (zh) 2017-07-14
KR20170074194A (ko) 2017-06-29
JP2017117823A (ja) 2017-06-29
JP6576235B2 (ja) 2019-09-18
TW201801288A (zh) 2018-01-01
KR101946124B1 (ko) 2019-02-08
CN106952894B (zh) 2019-12-24
US20170179219A1 (en) 2017-06-22
US10199451B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
JP6225842B2 (ja) 成膜装置、成膜方法、記憶媒体
TWI745324B (zh) Ｄｒａｍ電容器之下部電極及其製造方法
TWI536453B (zh) 電容器的製造方法、電容器及用於該電容器之介電膜的形成方法
JP5513767B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置
JP5270476B2 (ja) 半導体装置の製造方法及び基板処理装置
JP2011066263A (ja) 半導体装置の製造方法および基板処理装置
TW201610208A (zh) 成膜裝置、成膜方法、記憶媒體
JP6710089B2 (ja) タングステン膜の成膜方法
JP2010248624A (ja) 金属窒化膜の成膜方法および記憶媒体
KR101537946B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치
TW201131773A (en) Semiconductor device, method of manufacturing semiconductor device, and substrate processing apparatus
US20140161706A1 (en) Method and apparatus of forming metal compound film, and electronic product
KR20110126048A (ko) 성막 방법 및 성막 장치
CN108074976B (zh) TiN系膜及其形成方法
JP2012062502A (ja) 半導体装置の製造方法及び基板処理装置
JP5801916B2 (ja) 半導体装置の製造方法、基板処理方法、および基板処理装置
KR20150112843A (ko) 박막 형성 방법, 및 박막 형성 장치
JP2012059833A (ja) 半導体装置の製造方法及び基板処理装置
JP2018021244A (ja) 成膜方法および成膜システム、ならびに表面処理方法
TWI501296B (zh) A semiconductor device manufacturing method, a semiconductor device, and a substrate processing device
TW201728776A (zh) ＴｉＯＮ膜之成膜方法
WO2012096293A1 (ja) ＴｉＳｉＮ膜の成膜方法および記憶媒体
JP2020063470A (ja) パターニングスペーサ用酸化チタン膜を成膜する方法およびパターン形成方法
JP2019114604A (ja) 成膜方法