JP2000195821A - 半導体製造方法及び装置 - Google Patents

半導体製造方法及び装置

Info

Publication number
JP2000195821A
JP2000195821A JP10366631A JP36663198A JP2000195821A JP 2000195821 A JP2000195821 A JP 2000195821A JP 10366631 A JP10366631 A JP 10366631A JP 36663198 A JP36663198 A JP 36663198A JP 2000195821 A JP2000195821 A JP 2000195821A
Authority
JP
Japan
Prior art keywords
film
silicon substrate
cobalt
chamber
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10366631A
Other languages
English (en)
Inventor
Nobuaki Hamanaka
信秋 濱中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10366631A priority Critical patent/JP2000195821A/ja
Priority to US09/469,760 priority patent/US6271549B1/en
Publication of JP2000195821A publication Critical patent/JP2000195821A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32871—Means for trapping or directing unwanted particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 シリコン基板表面に異物が発生することな
く、しかも従来よりも低抵抗の高融点金属シリサイド膜
を形成する。 【解決手段】 本発明のマグネトロンスパッタリング装
置は、ロードロックチャンバ１１内及びセパレートチャ
ンバ１２内に、酸素及び水を捕捉する材料で形成された
板状体１３、板状体１３を加熱するヒータ１４、酸素モ
ニタ１５等を備えている。成膜用チャンバ内で、シリコ
ン基板１８上に金属膜を形成した後、熱処理により金属
シリサイド層を形成し、このシリコン基板１８を高温の
ままロードロックチャンバ１１内及びセパレートチャン
バ１２内に移送する際に、チャンバ内の酸素及び水を予
め除去しておくことにより、金属シリサイド層が酸化す
ることを防止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、金属シリサイド膜
を形成するための半導体製造方法及び装置に関する。
【０００２】
【従来の技術】ＭＯＳ型電界効果トランジスタ（ＭＯＳ
ＦＥＴ）の製造方法として、ゲート表面、ソース表面及
びドレイン表面を自己整合的にシリサイド化することに
より、低抵抗化を図るサリサイド(Self-Aligned Silici
de)プロセスが知られている（例えば、特開平９−６９
４９７号公報参照）。この従来の半導体製造方法につい
て、図７及び図８の工程順に示した縦断面図を参照して
説明する。
【０００３】まず、図７（ａ）に示すように、シリコン
基板４０１にＮウェル４０２を既知の方法により形成す
る。次いで、フィールド酸化膜４０３を選択酸化法によ
り形成する。フィールド酸化膜４０３に囲まれた活性領
域に、シリコン酸化膜などのゲート絶縁膜４０４と、ゲ
ート電極４０５になる多結晶シリコンとを順次成長させ
る。そして、この多結晶シリコンにリンを既知の手法に
よりドープすることにより、多結晶シリコンの電気抵抗
の低減を図る。次いで、既知の手法であるフォトリソグ
ラフィー法とドライエッチング法とにより、多結晶シリ
コンをパターニングしてゲート電極４０５を形成する。
次いで、フォトリソグラフィー法とイオン注入法とによ
り、低濃度のＮ型不純物層４０６と低濃度のＰ型不純物
層４０７を形成する。次いで、シリコン酸化膜又はシリ
コン窒化膜からなるサイドウォール・スペーサ４０８
を、既知のＣＶＤ技術とエッチング技術とを用いてゲー
ト電極４０５の側面に形成する。
【０００４】次に、図７（ｂ）に示すように、フォトリ
ソグラフィー法とイオン注入法とにより、Ｎ型不純物層
４０６のソース・ドレイン領域とＰ型不純物層４０７の
ソース・ドレイン領域を形成する。かかるプロセスによ
って、ＬＤＤ構造としてのＮ型ソース・ドレイン領域４
０９、Ｐ型ソース・ドレイン領域４１０が形成される。
次いで、ゲート電極４０５である多結晶シリコンの表面
及びシリコン基板４０１の表面の自然酸化膜（図示せ
ず）を除去し、シリコン基板４０１を２００〜５００
［℃］（例えば４５０［℃］）に加熱しつつ、マグネト
ロンスパッタ装置を用いて高融点金属であるコバルトを
スパッタ堆積することにより、コバルト膜４１１を形成
する。このとき、ゲート電極４０５及びソース・ドレイ
ン領域４０９，４１０とコバルト膜４１１とが反応する
ことにより、ダイコバルトモノシリサイド（Ｃｏ２Ｓ
ｉ）膜４１２が同時に形成される。
【０００５】次に、図８（ｃ）左側に示すように、シリ
コン基板４０１に窒素雰囲気中で５００［℃］以上の急
速熱処理（以下「ＲＴＡ」という。）を施すことによ
り、ゲート電極４０５及びソース・ドレイン領域４０
９，４１０とダイコバルトモノシリサイド膜とが反応し
てコバルトモノシリサイド（ＣｏＳｉ）又はコバルトダ
イシリサイド（ＣｏＳｉ２）膜４１３を形成する。この
とき、フィールド酸化膜４０３及びサイドウォール・ス
ペーサ４０８に接触しているコバルト膜４１１は、一部
が酸化される。
【０００６】次に、図８（ｄ）左側に示すように、塩酸
及び過酸化水素の混合水溶液にシリコン基板４０１を液
浸することにより、選択的にウェットエッチングし、未
反応のコバルト膜及び一部酸化されたコバルト膜のみを
除去する。次いで、前述のＲＴＡよりも高温のＲＴＡ
（８００［℃］）を行い、コバルトダイシリサイド膜４
１４を形成する。
【０００７】図９及び図１０は、従来のスパッタ装置を
示す。図９は平面図、図１０は図９におけるＸ―Ｘ線縦
概略断面図である。以下、これらの図面に基づき説明す
る。
【０００８】図９に示すように、近年のスパッタ装置
は、複数のスパッタチャンバ１０１〜１０４と、ロード
ロックチャンバ１１と、セパレートチャンバ１２とを備
えたマルチチャンバ構造が主流となっている。スパッタ
チャンバ１０１〜１０４は、ターゲット材料ごとに別々
に設けられた成膜用チャンバである。ロードロックチャ
ンバ１１及びセパレートチャンバ１２は、シリコン基板
１８（図１０）を真空に保持した状態でスパッタチャン
バ１０１〜１０４に出し入れする搬送用チャンバであ
る。ロードロックチャンバ１１は、外部とセパレートチ
ャンバ１２とをつないでいる。セパレートチャンバ１２
は、スパッタチャンバ１０１〜１０４及びロードロック
チャンバ１１の全てにつながっている。そのため、シリ
コン基板１８は、図９に破線１８１で示すように、各ス
パッタチャンバ１０１〜１０４間を、ロードロックチャ
ンバ１１及びセパレートチャンバ１２によって大気にさ
らされることなく、移動できるようになっている。
【０００９】図１０に示すように、セパレートチャンバ
１２にはゲートバルブ１６が設けられ、ロードロックチ
ャンバ１１には大気開放用バルブ１９が設けられてい
る。また、シリコン基板１８は、ウェハホルダ兼搬送ア
ーム１７に固定されている。
【００１０】ここで、図８（ｃ）左側に示すように、ホ
ウ素イオンを３×１０１５［ａｔｏｍｓ／ｃｍ２］程度
の高濃度でドーピングしたゲート電極４０５の多結晶シ
リコン上に、図１０に示す従来のスパッタリング装置を
用いてコバルト膜４１１を成膜した。次いで、ＲＴＡを
施してコバルトシリサイド化を行った後、ゲート電極４
０５の層抵抗値を測定すると、層抵抗値は１０［Ω／
□］程度であった。
【００１１】また、図８（ｃ）右側に示すように、ヒ素
イオンを５×１０１５［ａｔｏｍｓ／ｃｍ２］程度の高
濃度でシリコン基板４０１上にドーピングしたＮ型ソー
ス・ドレイン領域４０９上に、従来のスパッタリング装
置を用いてコバルト膜４１１を成膜した。次いで、図８
（ｄ）右側に示すように、ＲＴＡを施してコバルトシリ
サイド化を行った後、ウェットエッチングによりサイド
ウォール・スペーサ４０８上などに堆積したコバルト膜
４１１を除去した。このとき、Ｎ型ソース・ドレイン領
域４０９上に、シリコンが盛り上がったように見える異
物４１５が生じた。
【００１２】異物４１５は、次のようにして生じると考
えられる。まず、コバルト膜４１１を高温スパッタリン
グにより形成する際、Ｎ型ソース・ドレイン領域４０９
上に形成されたダイコバルトモノシリサイドが酸化され
る。このとき、ダイコバルトモノシリサイドがコバルト
酸化物とケイ素又は二酸化ケイ素とに分離し、その後の
ウェットエッチングによりコバルト酸化物のみが除去さ
れる。残ったケイ素又は二酸化ケイ素は、シリコン基板
４０１上に拡散して表面から盛り上がり、異物４１５と
なる。
【００１３】
【発明が解決しようとする課題】従来の半導体製造方法
及び方法では、特に高温でウェハ表面に高融点金属をス
パッタリングして形成した高融点金属シリサイド膜の層
抵抗値が、高抵抗になるという問題があった。
【００１４】また、特に、ヒ素イオンを５×１０
１５［ａｔｏｍｓ／ｃｍ２］程度の高濃度でシリコン基
板上にドーピングしたＮ型ソース・ドレイン領域上で、
シリサイド表面形状が隆起異物によって劣化するという
問題があった。
【００１５】これらの問題は、トランジスタの微細化が
進むことにより、ゲート電極幅、ソース領域幅、ドレイ
ン領域幅等が小さくなるに従い、深刻になっている。ま
た、隆起したケイ素又は二酸化ケイ素が、ゴミとして他
のシリコン基板を汚染することもある。
【００１６】
【発明の目的】そこで、本発明の目的は、シリコン基板
表面に異物が発生することなく、しかも従来よりも低抵
抗の金属シリサイド膜を形成するための、半導体製造方
法及び装置を提供することにある。
【００１７】
【課題を解決するための手段】本発明に係る半導体製造
方法は、成膜用チャンバ内で、シリコン基板上に金属膜
を形成した後、熱処理により金属シリサイド層を形成
し、このシリコン基板を高温のまま搬送用チャンバ内に
移送する際に、搬送用チャンバ内の酸素及び水を予め除
去しておくものである。酸素及び水を除去するには、例
えば、搬送用チャンバ内において、酸素分子及び水分子
を捕捉する材料からなる板状体を、ヒータで加熱する。
また、本発明に係る半導体製造装置は、本発明に係る半
導体製造方法を使用するものである。
【００１８】本発明において、シリコン基板上に金属膜
を形成する方法は、スパッタ、蒸着、イオンプレ−ティ
ング等どのような方法でもよい。以下、セパレートチャ
ンバ及びロードロックチャンバ（以下「搬送用チャン
バ」という。）を用いて、シリコン基板上にスパッタで
金属膜を形成するものを一例として説明する。
【００１９】本発明者は、上述した高融点金属シリサイ
ド膜が高抵抗化する要因、及びＮ型拡散層上でシリサイ
ド表面形状が劣化する要因を明らかにした。すなわち、
これらの問題が発生する理由は、シリコン基板表面に高
温で高融点金属を堆積した後、高温のまま搬送用チャン
バに移送される際に、生成した金属シリサイド膜の一部
が搬送用チャンバ内に残留する酸素や水分により酸化さ
れるためである。
【００２０】本発明は、上記の目的を達するため、半導
体素子のゲート電極が形成されたシリコン基板の全面に
高融点金属を高温スパッタリング法により堆積して高融
点金属膜を形成後、スパッタチャンバ内で熱処理を行
い、高融点金属との界面に高融点金属シリサイド膜を形
成する半導体製造方法において、スパッタリング装置の
搬送用チャンバに、酸素や水分を捕捉する材料で形成さ
れた薄板とヒータを取り付け、予めチャンバ内の酸素分
圧を著しく低下させた後に、シリコン基板をスパッタチ
ャンバに搬送し、高温にてスパッタリングを行うもので
ある。
【００２１】ここで、酸素や水分を捕捉する材料で形成
された薄板及びヒータは、上記のスパッタリング装置の
搬送用チャンバの側壁又は上壁に設置される。薄板は、
裏側からヒータで加熱される。
【００２２】なお、酸素等を捕捉する材料としては、搬
送用チャンバ内の酸素によって、常温よりもやや高い温
度でも容易に酸化され、しかも酸化により表面に不動態
を形成することなく、永続的に搬送用チャンバ内の酸素
を捕捉できるものが望ましい。具体的には、特にスパッ
タリングによって成膜する金属と同一の金属であるこ
と、又はコバルト、ニッケル、ジルコニウム、タンタ
ル、ニオブ、銅などの金属を含むことが望ましい。
【００２３】また、上記のスパッタリング装置は、搬送
用チャンバに移送されたシリコン基板近くの酸素分圧及
び水分濃度を測定することができる構成とすることが好
ましい。
【００２４】本発明では、搬送用チャンバの酸素分圧及
び水分濃度を著しく低下させた後に、シリコン基板をス
パッタチャンバに搬送し、高温にてスパッタリングを行
う。これにより、このスパッタリングで形成される高融
点金属シリサイド膜の表面が搬送用チャンバ内で酸化す
ることを防止する。その結果、シリサイド膜を低抵抗化
することができる。
【００２５】このときの作用について、更に詳しく説明
する。
【００２６】シリコン基板表面の自然酸化膜をフッ化水
素酸水溶液を用いてエッチングした後、シリコン基板を
スパッタチャンバに搬送し、コバルトを高温でスパッタ
堆積する。次いで、第一次の熱処理とウェットエッチン
グとによって、スペーサ上などにスパッタ堆積されたコ
バルトを除去する。次いで、第二次の熱処理を行った後
に、Ｐ型ゲート電極上の層抵抗値を測定する。このとき
の層抵抗値について、搬送用チャンバの酸素分圧の点か
ら比較・検討する。
【００２７】搬送用チャンバの酸素分圧や水分濃度を著
しく低下させた後にシリコン基板をスパッタチャンバに
搬送し、コバルトを高温でスパッタ堆積した場合（本発
明）の層抵抗値は、搬送用チャンバの酸素分圧や水分濃
度を制御せずにコバルトを高温でスパッタ堆積した場合
（従来技術）に比べて１０［％］程度低くなる。
【００２８】ここで、本発明では、高温のまま搬送用チ
ャンバにシリコン基板が移送されても、搬送用チャンバ
内の酸素分圧や水分濃度を予め極めて低く制御している
ために、高温でコバルトをスパッタ堆積することで形成
されたダイコバルトモノシリサイド（Ｃｏ２Ｓｉ）膜表
面の酸化は起こらない。これらＣｏ２Ｓｉ膜は、引き続
き行う第一次の熱処理によりシリコン基板と反応しコバ
ルトモノシリサイド（ＣｏＳｉ）膜になる。このＣｏＳ
ｉ膜は、引き続き行う工程で、ウェットエッチング液に
より液中に溶出しないため、以降の第二次の熱処理によ
り形成されるコバルトダイシリサイド（ＣｏＳｉ２）膜
の膜厚が減少しない。この結果、シリサイド膜の層抵抗
値は低くなる。
【００２９】これに対し、従来技術では、搬送用チャン
バ内の酸素分圧や水分濃度を制御しないままコバルトを
高温でスパッタ堆積して金属シリサイド膜を形成してい
るので、高温のまま搬送用チャンバにシリコン基板が搬
送されることにより、Ｃｏ２Ｓｉ膜表面の酸化が起こ
り、コバルト酸化物の膜が形成される。このコバルト酸
化物の膜は、第一次の熱処理を行っても化学反応によっ
て変化せず、引き続き行う工程でウェットエッチング液
により液中に溶出する。その結果、以降の第二次の熱処
理により形成されるＰ＋ゲート上のＣｏＳｉ２膜の膜厚
が減少し、シリサイド膜の層抵抗値は高くなる。
【００３０】また、本発明では、ヒ素イオンを５×１０
１５［ａｔｏｍｓ／ｃｍ２］程度の高濃度でシリコン基
板上にドーピングしたＮ型ソース・ドレイン領域上の高
融点金属シリサイド膜の形状は、シリコン基板一面で剥
がれ等の見られない良好な形状となる。
【００３１】これに対し、従来技術では、搬送用チャン
バ内の酸素分圧や水分の濃度を制御しないままコバルト
を高温でスパッタ堆積して金属シリサイド膜を形成して
いるので、高温のまま搬送用チャンバにシリコン基板が
搬送されることにより、Ｃｏ ２Ｓｉ膜表面の酸化が起こ
り、コバルト酸化物の膜が形成される。このコバルト酸
化物の膜は、第一次の熱処理を行っても化学反応によっ
て変化せず、引き続き行う工程でウェットエッチング液
によりコバルトのみが液中に溶出する。そのため、Ｎ型
ソース・ドレイン領域上にはＣｏ２Ｓｉ膜の酸化反応生
成物のうち、ウェットエッチング液に溶出しないケイ素
や二酸化ケイ素のみが残存する。その結果、Ｎ型ソース
・ドレイン領域上に隆起した形状が生ずる。
【００３２】
【発明の実施の形態】図２及び図３は、本発明に係る半
導体製造方法の一実施形態を示す概略断面図である。以
下、これらの図面に基づき説明する。
【００３３】まず、図２（ａ）に示すように、シリコン
基板２０１にＮウェル２０２を既知の方法により形成す
る。次いで、フィールド酸化膜２０３を選択酸化法によ
り形成する。次いで、フィールド酸化膜２０３に囲まれ
た活性領域に、シリコン酸化膜などのゲート絶縁膜２０
４とゲート電極２０５になる多結晶シリコンとを順次成
長させる。次いで、この多結晶シリコンにリンを既知の
手法によりドープすることにより、多結晶シリコンの電
気抵抗の低減を図る。次いで、既知の手法であるフォト
リソグラフィー法とドライエッチング法とにより、多結
晶シリコンをパターニングしてゲート電極２０５を形成
する。次いで、フォトリソグラフィー法とイオン注入法
とにより、低濃度のＮ型不純物層２０６と低濃度のＰ型
不純物層２０７とを形成する。次いで、ゲート電極２０
５の側面にシリコン酸化膜又はシリコン窒化膜からなる
サイドウォール・スペーサ２０８を、既知のＣＶＤ技術
とエッチング技術とを用いて形成する。
【００３４】次に、図２（ｂ）に示すように、フォトリ
ソグラフィー法とイオン注入法とにより、Ｎ型不純物層
のソース・ドレイン領域とＰ型不純物層のソース・ドレ
イン領域を形成する。かかるプロセスによって、ＬＤＤ
構造としてＮ型ソース・ドレイン領域２０９、Ｐ型ソー
ス・ドレイン領域２１０が形成される。次いで、ゲート
電極２０５である多結晶シリコン表面とシリコン基板２
０１表面との自然酸化膜（図示せず）を除去する。次い
で、マグネトロンスパッタ装置を用いて、高融点金属で
あるコバルトを２００〜５００［℃］の温度（例えば４
５０［℃］）でスパッタ堆積することにより、コバルト
膜２１１を形成する。このとき、ゲート電極２０５及び
ソース・ドレイン領域２０９，２１０とコバルト膜２１
１とが反応することによって、ダイコバルトモノシリサ
イド膜２１２が形成される。
【００３５】この際、シリコン基板２０１をマグネトロ
ンスパッタ装置のロードロックチャンバに搬送し、さら
にクライオチャット式真空ポンプによりロードロックチ
ャンバ内の総ガス圧を１×１０−６［Ｔｏｒｒ］以下ま
で真空引きする。その後、スパッタリング装置のセパレ
ートチャンバ及びロードロックチャンバの壁面に取り付
けられた薄板をヒータによって加熱する。この薄板は、
酸素や水分によって容易に酸化される材料（例えばコバ
ルト）で形成されている。ヒータは、薄板を裏側（壁面
側）から加熱する位置に設けられている。
【００３６】この工程により、ロードロックチャンバ内
及びセパレートチャンバ内の酸素及び水分は、薄板を酸
化するために消費される。その結果、搬送用チャンバ内
の酸素分圧及び水分濃度は著しく低下する。搬送用チャ
ンバ内の酸素分圧及び水分濃度は、別に搬送用チャンバ
内に設置されている酸素分圧モニタにより測定できる。
なお、この工程で酸化された薄板は、表面に不動態を形
成せず、また酸化量も薄板の厚さに対してごくわずかで
ある。そのため、薄板の交換頻度は極めて少ない。
【００３７】上記酸素分圧モニタで計測される酸素の分
圧が十分小さくなった後に、シリコン基板２０１をスパ
ッタチャンバに搬送する。そして、コバルト膜２１１を
スパッタ堆積により形成する。このとき、ゲート電極２
０５及びソース・ドレイン領域２０９，２１０に接触す
るコバルト膜２１１が反応して、ダイコバルトモノシリ
サイド膜２１２が同時に形成される。この方法では、高
温でスパッタ堆積されたシリコン基板２０１が再度セパ
レートチャンバ及びロードロックチャンバに搬送されて
も、チャンバ内の酸素分圧及び水分濃度が著しく低いた
めに、図２（ｂ）に示されるシリコン基板２０１上のコ
バルト膜２１１及びダイコバルトモノシリサイド膜２１
２は酸化されない。また、この実施形態ではスパッタ堆
積して形成する膜としてコバルトを用いているが、ニッ
ケル、鉄等を堆積するようにしても同様の効果が得られ
る。
【００３８】次に、図３（ｃ）に示すように、窒素雰囲
気中で５００［℃］以上のＲＴＡを施すことにより、ゲ
ート電極２０５及びソース・ドレイン領域２０９，２１
０に接触するダイコバルトモノシリサイド膜２１２のみ
が、コバルトモノシリサイド又はコバルトダイシリサイ
ド膜２１３を形成する。このとき、フィールド酸化膜２
０３及びサイドウォール・スペーサ２０８に接触するコ
バルト膜２１１は、一部が酸化される。
【００３９】次に、図３（ｄ）に示すように、塩酸及び
過酸化水素の混合水溶液にシリコン基板２０１を液浸す
ることにより、選択的にウェットエッチングを行う。こ
れにより未反応のコバルト膜２１１又は一部酸化された
コバルト膜２１１のみを除去する。次いで、前述のＲＴ
Ａよりも高温のＲＴＡ（８００［℃］）を行うことによ
り、コバルトダイシリサイド膜２１４を形成する。
【００４０】このようにして製造されたＭＯＳＦＥＴの
Ｎ型ソース・ドレイン領域２０９、Ｐ型ソース・ドレイ
ン領域２１０、Ｎ型ゲート電極２０５、Ｐ型ゲート電極
２０５上に自己整合的に形成されたコバルトダイシリサ
イド層２１４は、良好な表面形状でかつ低抵抗化されて
いる。その理由は、スパッタリング装置の搬送用チャン
バに存在する酸素及び水分子の存在量が極めて低く抑制
されているので、ダイコバルトモノシリサイド膜２１２
が酸化されないためである。
【００４１】なお、以上の実施形態では、ゲート電極及
び拡散層上にコバルトダイシリサイドを形成する方法に
ついて示したが、次の場合にも本発明を適用できること
は勿論である。例えば、コバルトに替わりニッケル、
鉄、チタンなどの高融点金属をスパッタしてシリサイド
を形成する場合、ポリメタルゲート又はメタルゲート構
造等のゲート電極上に高融点金属をスパッタリングする
場合、キャパシタ電極構造のキャパシタ電極上にルテニ
ウムなどの金属をスパッタリングする場合等である。
【００４２】図１は、本発明に係る半導体製造装置の一
実施形態を示す概略断面図である。以下、この図面に基
づき説明する。ただし、図９及び図１０と同一部分は同
一符号を付すことにより説明を省略する。
【００４３】本実施形態は、本発明に係る半導体製造装
置をマグネトロンスパッタリング装置に適用した一例で
ある。図１に示すように、本実施形態のマグネトロンス
パッタリング装置は、ロードロックチャンバ１１内及び
セパレートチャンバ１２内に、酸素及び水を捕捉する材
料で形成された板状体１３、板状体１３を加熱するヒー
タ１４、酸素モニタ１５等を備えている。
【００４４】板状体１３及びヒータ１４は、チャンバ内
の酸素分子及び水分子を捕捉する手段として設けられて
いる。板状体１３は、ロードロックチャンバ１１内及び
セパレートチャンバ１２内の上壁又は側壁に設置されて
いる。板状体１３の裏側（上壁側又は側壁側）には、ヒ
ータ１４が設置されている。また、高温スパッタにより
成膜された後に搬送されたシリコン基板１８表面の金属
シリサイド膜（図示せず）の酸化を防止するためには、
シリコン基板１８表面近傍の酸素分圧及び水分濃度を酸
素モニタ１５で測定することが好ましい。
【００４５】板状体１３は、占有体積が小さく表面積が
大きい薄板とすることが好ましい。ヒータ１４は、例え
ば通電により発熱する抵抗器である。酸素モニタ１５
は、例えばマスフィルタ等のガス採取口である。
【００４６】以下、本実施形態のマグネトロンスパッタ
リング装置を用いた実験結果について説明する。
【００４７】アネルバ（株）製のモデル番号Ｉ−１０６
０装置に、酸素や水分を捕捉する材料で形成された板状
体、板状体を加熱するヒータ、酸素モニタ等を装着する
ことにより、本実施形態のマグネトロンスパッタリング
装置（以下「実験装置」という。）を構成した。この実
験装置を用いて、スパッタリング実験を行った。
【００４８】実験装置の仕様は、次の通りである。 スパッタリング成膜材料：コバルト ウェハ寸法：２００［ｍｍ径］ 板状体の材質：コバルト 板状体の厚さ：３ ［ｍｍ］
【００４９】この実験装置を用いて、シリコン基板上に
以下の条件でコバルトをスパッタすることにより、ゲー
ト電極及び拡散層上にコバルト膜を成膜した。 搬送用チャンバ ヒータ設定温度：１００［℃］ ロードロックチャンバ内圧力：１×１０−６［Ｔｏｒ
ｒ］ ロードロックチャンバ内ヒータ加熱時間：１〜２０
［分］ セパレートチャンバ内圧力：４×１０−８［Ｔｏｒｒ］ セパレートチャンバ内ヒータ加熱時間：１〜２０［分］ スパッタリング条件 ホルダ温度：２００〜４５０［℃］ チャンバ圧力：３〜８［ｍＴｏｒｒ］ 加熱時間：１〜５［分］ 成膜量：１０［ｎｍ］
【００５０】次いで、Ｎ型拡散層上のシリサイド膜形状
をウェハごとに調べた。図４に、縦軸に良品率を横軸に
処理枚数をとった結果を示す。参考データとして、搬送
用チャンバに板状体及びヒータを取り付けずに、スパッ
タした場合の結果を併せて示してある。
【００５１】搬送用チャンバに板状体及びヒータを取り
付けずにスパッタした場合、搬送用チャンバがウェハ自
体の持つ熱により暖められることにより、搬送用チャン
バ内に残留した水分の揮発が起こりやすくなる。その結
果、図４からわかる通り、処理枚数が多くなったとき程
シリコン基板表面の酸化による表面不良が発生しやすく
なっている。これに対し、搬送用チャンバに板状体及び
ヒータを取り付け、加熱した後にスパッタした場合、搬
送用チャンバの温度は高いにもかかわらず、処理枚数に
よらず表面不良は発生しない。
【００５２】前述の実験条件でゲート電極及び拡散層上
の層抵抗値を調べた。図５及び図６に、縦軸に層抵抗値
を横軸にゲート幅（図５）又はソース・ドレイン領域幅
（図６）をとった結果を示す。参考データとして、搬送
用チャンバに板状体及びヒータを取り付けずに、スパッ
タした場合の結果を併せて示してある。
【００５３】搬送用チャンバに板状体及びヒータを取り
付けずにスパッタした場合、搬送用チャンバがウェハ自
体の持つ熱により暖められることにより、搬送用チャン
バ内に残留した水分の揮発が起こりやすくなる。その結
果、図５及び図６からわかる通り、シリコン基板表面の
酸化により層抵抗値が高くなる。
【００５４】
【発明の効果】本発明に係る半導体製造方法及び装置に
よれば、成膜用チャンバ内で、シリコン基板上に金属膜
を形成した後、熱処理により金属シリサイド層を形成
し、このシリコン基板を高温のまま搬送用チャンバ内に
移送する際に、搬送用チャンバ内の酸素及び水を予め除
去しておくことにより、金属シリサイド層が搬送用チャ
ンバ内で酸化することを防止できる。したがって、シリ
コン基板表面の異物の発生を防止できるとともに、従来
よりも低抵抗の高融点金属シリサイド膜を形成できる。
【００５５】また、半導体基板上に選択的に形成される
絶縁膜間に高融点金属シリサイド層を形成する半導体製
造方法において、高温スパッタリング法により形成した
シリサイド層の酸化を防止できるので、ＭＯＳＦＥＴを
より低抵抗化して製造することができる。また、従来問
題となっていたＮ型ソース・ドレイン領域上でのシリサ
イド層の剥がれを併せて防止できることにより、低抵抗
化を図るＭＯＳＦＥＴを、シリコン基板内で均一性良く
製造することができる。これにより、製品歩留まりを大
幅に向上することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体製造装置の一実施形態を示
す概略断面図である。
【図２】本発明に係る半導体製造方法の一実施形態を示
す概略断面図であり、図２（ａ）、図２（ｂ）の順に工
程が進行する。
【図３】本発明に係る半導体製造方法の一実施形態を示
す概略断面図であり、図３（ｃ）、図３（ｄ）の順に工
程が進行する。
【図４】本発明及び従来技術における、形状良品チップ
数の割合のウェハ処理枚数による変動を示すグラフであ
る。
【図５】本発明及び従来技術における、コバルトシリサ
イドの層抵抗値の配線幅依存性を示すグラフである。
【図６】本発明及び従来技術における、コバルトシリサ
イドの層抵抗値の配線幅依存性を示すグラフである。
【図７】従来の半導体製造方法を示す概略断面図であ
り、図７（ａ）、図７（ｂ）の順に工程が進行する。
【図８】従来の半導体製造方法を示す概略断面図であ
り、図８（ｃ）、図８（ｄ）の順に工程が進行する。
【図９】従来のスパッタ装置を示す平面図である。
【図１０】図９におけるＸ−Ｘ線縦概略断面図である。
【符号の説明】 １１ ロードロックチャンバ １２ セパレートチャンバ １３ 板状体 １４ ヒータ １５ 酸素モニタ １６ ゲートバルブ １７ ウェハホルダ兼搬送アーム １８ シリコン基板 １９ 大気開放用バルブ １０１〜１０４ スパッタチャンバ ２０１ シリコン基板 ２０２ Ｎウェル ２０３ フィールド酸化膜 ２０４ ゲート絶縁膜 ２０５ ゲート電極 ２０６ Ｎ型不純物層 ２０７ Ｐ型不純物層 ２０８ サイドウォール・スペーサ ２０９ Ｎ型ソース・ドレイン領域 ２１０ Ｐ型ソース・ドレイン領域 ２１１ コバルト膜 ２１２ ダイコバルトモノシリサイド膜 ２１３ コバルトモノシリサイド又はコバルトダイシリ
サイド膜 ２１４ コバルトダイシリサイド膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/78 ３０１Ｙ 21/336 ３０１Ｐ Ｆターム(参考） 4K029 AA06 BA02 BA06 BA09 BA12 BA52 BD01 CA05 DA09 EA03 GA01 KA01 KA09 4M104 AA01 BB19 BB20 BB21 BB25 DD02 DD23 DD39 DD41 DD80 DD84 HH16 5F031 CA02 FA01 FA12 NA08 PA30 5F033 HH15 HH16 HH25 KK15 KK16 KK25 PP18 QQ70 QQ73 5F040 DA10 EC07 EC13 EF02 EH02 EK01 FA05 FB02 FB04 FC19

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 成膜用チャンバ内で、シリコン基板上に
    金属膜を形成した後、熱処理により金属シリサイド層を
    形成し、前記シリコン基板を高温のまま搬送用チャンバ
    内に移送する、半導体製造方法において、 前記搬送用チャンバ内の酸素及び水を予め除去しておく
    ことを特徴とする半導体製造方法。
  2. 【請求項２】 前記搬送用チャンバ内において、酸素分
    子及び水分子を捕捉する材料からなる板状体を、ヒータ
    で加熱することにより、前記酸素及び水を除去する、請
    求項１記載の半導体製造方法。
  3. 【請求項３】 前記金属は、コバルト、ニッケル及び鉄
    の中から選ばれた一つである、請求項１又は２記載の半
    導体製造方法。
  4. 【請求項４】 前記酸素分子及び水分子を捕捉する材料
    は、コバルト、ニッケル、ジルコニウム、タンタル、ニ
    オブ及び銅の中から選ばれた少なくとも一つの金属を含
    む、請求項２記載の半導体製造方法。
  5. 【請求項５】 前記酸素分子及び水分子を捕捉する材料
    は、前記金属と同じである、請求項２記載の半導体製造
    方法。
  6. 【請求項６】 成膜用チャンバ内で、シリコン基板上に
    金属膜を形成した後、熱処理により金属シリサイド層を
    形成し、前記シリコン基板を高温のまま搬送用チャンバ
    内に移送する、半導体製造装置において、 前記搬送用チャンバ内から酸素及び水を除去する手段を
    備えたことを特徴とする半導体製造装置。
  7. 【請求項７】 前記酸素及び水を除去する手段は、酸素
    分子及び水分子を捕捉する材料からなる板状体と、この
    板状体を加熱するヒータとを備えた、請求項６記載の半
    導体製造装置。
  8. 【請求項８】 前記金属は、コバルト、ニッケル及び鉄
    の中から選ばれた一つである、請求項６又は７記載の半
    導体製造装置。
  9. 【請求項９】 前記酸素分子及び水分子を捕捉する材料
    は、コバルト、ニッケル、ジルコニウム、タンタル、ニ
    オブ及び銅の中から選ばれた少なくとも一つの金属を含
    む、請求項７記載の半導体製造装置。
  10. 【請求項１０】 前記酸素分子及び水分子を捕捉する材
    料は、前記金属と同じである、請求項７記載の半導体製
    造装置。
JP10366631A 1998-12-24 1998-12-24 半導体製造方法及び装置 Pending JP2000195821A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10366631A JP2000195821A (ja) 1998-12-24 1998-12-24 半導体製造方法及び装置
US09/469,760 US6271549B1 (en) 1998-12-24 1999-12-22 Process for fabricating a metal silicide layer of a semiconductor and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10366631A JP2000195821A (ja) 1998-12-24 1998-12-24 半導体製造方法及び装置

Publications (1)

Publication Number Publication Date
JP2000195821A true JP2000195821A (ja) 2000-07-14

Family

ID=18487261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10366631A Pending JP2000195821A (ja) 1998-12-24 1998-12-24 半導体製造方法及び装置

Country Status (2)

Country Link
US (1) US6271549B1 (ja)
JP (1) JP2000195821A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110013A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 収納装置および半導体装置の製造方法
US6740585B2 (en) * 2001-07-25 2004-05-25 Applied Materials, Inc. Barrier formation using novel sputter deposition method with PVD, CVD, or ALD
JP2011077110A (ja) * 2009-09-29 2011-04-14 Tokyo Electron Ltd シリサイドの形成方法及び半導体装置
JP2014143340A (ja) * 2013-01-25 2014-08-07 Toshiba Corp 半導体製造装置および半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223670A (ja) * 1999-02-01 2000-08-11 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
KR100497198B1 (ko) * 2003-06-18 2005-06-23 동부아남반도체 주식회사 급속 열처리 장치 및 열처리 방법
US20050097769A1 (en) * 2003-09-24 2005-05-12 Jing-Cheng Lin Loadlock
AU2011202180A1 (en) * 2011-05-11 2012-11-29 Gregory Michael Mcmahon Physical Exercise Training Techniques

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478780A (en) * 1990-03-30 1995-12-26 Siemens Aktiengesellschaft Method and apparatus for producing conductive layers or structures for VLSI circuits
ATE122176T1 (de) * 1990-05-31 1995-05-15 Canon Kk Verfahren zur herstellung einer halbleiteranordnung mit gatestruktur.
JP3963961B2 (ja) * 1994-08-31 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2820122B2 (ja) 1995-06-23 1998-11-05 日本電気株式会社 半導体装置の製造方法
JP3695606B2 (ja) * 1996-04-01 2005-09-14 忠弘 大見 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740585B2 (en) * 2001-07-25 2004-05-25 Applied Materials, Inc. Barrier formation using novel sputter deposition method with PVD, CVD, or ALD
JP2003110013A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 収納装置および半導体装置の製造方法
JP2011077110A (ja) * 2009-09-29 2011-04-14 Tokyo Electron Ltd シリサイドの形成方法及び半導体装置
JP2014143340A (ja) * 2013-01-25 2014-08-07 Toshiba Corp 半導体製造装置および半導体装置の製造方法
US11862484B2 (en) 2013-01-25 2024-01-02 Kioxia Corporation Semiconductor manufacturing apparatus and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US6271549B1 (en) 2001-08-07

Similar Documents

Publication Publication Date Title
EP1099776A1 (en) Plasma cleaning step in a salicide process
US6365516B1 (en) Advanced cobalt silicidation with in-situ hydrogen plasma clean
US5970370A (en) Manufacturing capping layer for the fabrication of cobalt salicide structures
US6943110B1 (en) Wafer processing apparatus and methods for depositing cobalt silicide
JP4142753B2 (ja) スパッタターゲット、スパッタ装置、半導体装置およびその製造方法
US6562718B1 (en) Process for forming fully silicided gates
KR100236500B1 (ko) 전기 전도성 장벽층과 전도성 비아를 형성하는 방법 및 장치
JPH0581664B2 (ja)
JP2006516174A (ja) 半導体プロセスにシリサイドコンタクトを使用する方法
US6251777B1 (en) Thermal annealing method for forming metal silicide layer
US7485556B2 (en) Forming metal silicide on silicon-containing features of a substrate
US6383906B1 (en) Method of forming junction-leakage free metal salicide in a semiconductor wafer with ultra-low silicon consumption
US6579783B2 (en) Method for high temperature metal deposition for reducing lateral silicidation
US7485572B2 (en) Method for improved formation of cobalt silicide contacts in semiconductor devices
US6165903A (en) Method of forming ultra-shallow junctions in a semiconductor wafer with deposited silicon layer to reduce silicon consumption during salicidation
US6793735B2 (en) Integrated cobalt silicide process for semiconductor devices
KR19990007978A (ko) 수소화 티타늄을 사용하는 집적 회로 제조 방법
JP2000195821A (ja) 半導体製造方法及び装置
JP3175725B2 (ja) 半導体装置の製造方法
JP2004140315A (ja) サリサイド工程を用いる半導体素子の製造方法
JP2000196087A (ja) 半導体素子のゲ―ト電極形成方法
US6297148B1 (en) Method of forming a silicon bottom anti-reflective coating with reduced junction leakage during salicidation
JP3379464B2 (ja) 半導体装置の製造方法及びスパッタリング装置
US6204177B1 (en) Method of forming junction leakage free metal silicide in a semiconductor wafer by alloying refractory metal
KR100198621B1 (ko) 반도체소자의 실리사이드막 형성방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020122