KR19990007978A - 수소화 티타늄을 사용하는 집적 회로 제조 방법 - Google Patents
수소화 티타늄을 사용하는 집적 회로 제조 방법 Download PDFInfo
- Publication number
- KR19990007978A KR19990007978A KR1019970707502A KR19970707502A KR19990007978A KR 19990007978 A KR19990007978 A KR 19990007978A KR 1019970707502 A KR1019970707502 A KR 1019970707502A KR 19970707502 A KR19970707502 A KR 19970707502A KR 19990007978 A KR19990007978 A KR 19990007978A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- flow ratio
- tih
- hydrogen
- argon
- Prior art date
Links
- -1 titanium hydride Chemical compound 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910000048 titanium hydride Inorganic materials 0.000 title description 6
- 238000000034 method Methods 0.000 claims abstract description 117
- 239000010936 titanium Substances 0.000 claims abstract description 67
- 239000007789 gas Substances 0.000 claims abstract description 41
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 23
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000012298 atmosphere Substances 0.000 claims abstract description 14
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 7
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 5
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 73
- 230000008569 process Effects 0.000 claims description 53
- 229910052739 hydrogen Inorganic materials 0.000 claims description 45
- 239000001257 hydrogen Substances 0.000 claims description 43
- 229910052786 argon Inorganic materials 0.000 claims description 40
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 36
- 238000000151 deposition Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 25
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 20
- 238000005546 reactive sputtering Methods 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 150000002431 hydrogen Chemical class 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 56
- 239000010408 film Substances 0.000 description 21
- 229910021332 silicide Inorganic materials 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 17
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 13
- 229910008484 TiSi Inorganic materials 0.000 description 12
- 230000008021 deposition Effects 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 230000004913 activation Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 5
- 238000002310 reflectometry Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000010923 batch production Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910004339 Ti-Si Inorganic materials 0.000 description 2
- 229910010978 Ti—Si Inorganic materials 0.000 description 2
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009684 ion beam mixing Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 229910008332 Si-Ti Inorganic materials 0.000 description 1
- 229910006749 Si—Ti Inorganic materials 0.000 description 1
- KEAYESYHFKHZAL-UHFFFAOYSA-N Sodium Chemical compound [Na] KEAYESYHFKHZAL-UHFFFAOYSA-N 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000012864 cross contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000295 emission spectrum Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000010335 hydrothermal treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000004876 x-ray fluorescence Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 질소 함유 가스 분위기에서 급속 열 어닐링을 수행한 이후에 반응성 스퍼터 증착된 TiHX≤2층을 사용하여 천연 산화물을 가지는 반도체 소자 상에 규화 티타늄층을 형성하는 방법에 관한 것이다. 동일한 방법을 사용하여 규소 상에 질화 티타늄/규화 티타늄의 이중충 및 이산화 규소 상에 질화 티타늄/티타늄 이중층을 형성한다.
Description
집적 회로는 점차적으로 보다 작은 최소 배선폭과 더불어 반응 시간에서도 점차 빨라지고 있으며, 계속적으로 제조 단가가 낮아지고 있다. 상기 양 분야에 영향을 미치는 다수의 디자인과 제조 방법에 대한 문제가 있다.
제조 단가를 낮춘다는 관점에서, 생산물을 더 값싸게 제조하는 것은 여러 가지 방법으로 달성할 수 있는데, 여기에는 1) 공정을 간단하게 하거나 공정 단계의 숫자를 감소시켜서 작업량을 증가시키는 것; 2) 단일 웨이퍼 공정 보다는 일괄 처리 공정을 채택하는 것; 3) 오염으로 인한 결함을 감소시켜서 생산량을 증가시키는 것; 및 4) 공정 또는 공정 순서의 자동화에 의해 웨이퍼 취급을 감소시키는 것 등이 포함된다. 목표 3)과 4)를 달성하는 한가지 방법은, 중앙 진공 이송 쳄버 주위에 배치된 전체 공정에 관여된 하나 또는 그 이상의 공정 단계를 수행하도록 웨이퍼가 통과하는 진공 밀봉체에 의해 중앙 진공 쳄버에서 분리되어 있는 다수의 공정 쳄버로 구성되는 단일 진공 시스템 내에서의 다중 공정 단계를 수행하기에 적합한 집적 클러스터 공구를 사용하는 것이다. 자동화 펌핑 순서와 관련하여 진공 밀봉체의 일부를 구성하는 자동화 게이트 밸브는 서로 다른 공정 쳄버 내에서 분위기의 상호 교차 오염없이 공정 단계의 적합한 순서에서 다중 공정 쳄버 내외로의 웨이퍼를 통과시키기 위해 제공되며, 따라서 각 공정의 단계에 적합한 최적의 오염 방지 분위기를 제공한다. 통상적으로 상기 방법은 일괄 처리 공정 보다 단일 웨이퍼에 관한 것이지만, 작업량은 특히 중요한 문제가 된다.
공정 단계의 감소는 특히 제조 단가를 낮추는데 중요한 요인이며, 그 이유는 웨이퍼 취급에 기인하는 오염을 감소시킴과 동시에 작업량을 증가시키는 경향이 있기 때문이다. 상기 요인은 집적 클러스터 공구를 사용하는 일괄 처리 공정 분위기와 단일 웨이퍼 처리 공정 분위기의 양자에서 중요한데, 상기 요인은 당연히 낮은 작업량 분위기에서의 작업량을 점차적으로 증가시킬 수 있기 때문에 단일 웨이퍼 처리 공정 분위기에서 더 중요하다.
집적 회로의 반응 시간을 단축하기 위한 중요한 문제가 접점 기술에서 대두되었다. 회로에서 소자와 다른 요소는 금속 층간 기법에 의해 전기적으로 연결되며, 일반적으로 활성 반도체 소자에 대해 안정하고, 신뢰도가 있으며, 낮은 옴 접촉 저항을 가져야 한다. 일반적으로 상기 금속-반도체 접점의 저항이 더 높아질수록 회로의 반응 시간은 더 나빠진다. 상기 효과는 소자와 회로의 크기가 감소함에 따라서 더욱 중요해진다. 접점 기술상의 구성과 구조의 개발에 엄청난 노력이 들어갔다. 그 구조 중의 하나는, 매우 널리 사용되고 있으며, 낮은 시트 저항을 가지는 Si 상의 규화 티타늄의 박막 접착층과, 규화 티타늄과 층간 금속 사이의 질화 티타늄의 박막 장벽층을 합체하였다. 상기 장벽층은 층간 금속과 소자 사이의 어떠한 반응도 저지하는 역할을 수행한다. 상기 구조의 한 가지 응용은 MOS 공정에 사용되는 자기 정렬 규화(또는 샐리사이드(salicide)) 공정이다. 상기 공정에서, 규화물/질화물 이중층은 소자의 소스/드레인 및 게이트 영역 위에 형성되며 산화물 측벽 이격재에 의해 서로 분리된다.
규화물층을 형성하는 일반적인 방법은 Si의 표면 상으로 Ti층을 먼저 증착하고, 이어서 최초의 급속 열처리 어닐링(RTA1: Rapid Thermal Annealing) 단계가 수행된다. 어닐링 온도는 Si의 표면에 규화 티타늄의 준안정상인, 더 높은 저항의 C-49 상을 형성하기에 충분할 정도로 높아야 하지만, 티타늄이 화학적으로 SiO2와 함께 환원되는 온도 보다는 낮아야 한다. 이후에 C-49 상(phase) Ti-Si 복합물을 에칭하지 않고 선택적으로 비규화 Ti를 제거한다. 더 높은 온도의 제 2 RTA2 단계는 C-49 상 규화물을 안정상인, 낮은 저항성의 C-54 상으로 변환시킨다. TiSi2가 형성되는 동안, Si는 지배적인 확산종이 되며, 따라서 제 1 어닐링 단계에서 기판(소스/드레인)에서 또는 게이트 영역에서의 Si는 측벽 또는 이격재 산화물 위에 증착된 금속 내부로 확산된다. 이 효과는, 규화물 과성장이라고 알려져 있으며, 교락을 초래하여 게이트에 대한 소스/드레인의 단락을 야기한다. 어닐링 시간/온도는 상기 효과를 회피할 수 있을 정도로 충분히 낮게 유지된다. RTA 시간과 온도를 낮추는 것은 어닐링 단계 중에 도핑 불순물의 재분포를 최소화하는 추가적인 이득이 있으며, 따라서 소자 특성의 열화를 최소화한다.
Si와 Ti층 사이의 박막 이산화 실리콘층의 존재에 의해 규화물의 형성이 제한된다. 또한 규화물의 평탄성과 균일성에 대해 악영향을 미치는 것에 추가하여, 천연 산화물층은 규화물 형성에 대해 활성화 에너지 장벽을 증가시키며, 이는 제 1 열처리 단계에서 반드시 해결되어야만 하는 것이다. 따라서 산화물의 존재는 합성된 모든 상술한 문제점에 추가하여 더욱 높은 온도 및/또는 더 긴 시간이 필요하게 된다.
규화물층의 형성을 최적화하기 위해서, 몇 가지 방법이 천연 산화물을 제거하거나 부정적인 효과를 최소화하기 위해 사용되었다. 습식 화학 에칭법에 뒤이어 Ar 플라즈마 고에너지 이온 폭격법이 사용되었지만, 상기 방법은 (1) 집적 클러스터 공구 공정과 양립할 수 없고; (2) 습식 에칭은 높은 종횡비의 접점 개구를 형성하는데 불리하며; (3) 접점 개구에서의 산화물의 과잉 성장을 회피하기 위해 금속화 바로 직전에 습식 에칭이 수행되어야 한다 등을 포함하는 몇 가지 단점이 있다.
사용된 다른 방법은 이온 빔 혼합법이며, 여기에서는 천연 산화물이 Ti층을 통해 주입된 다량의 이온 투사에 의해 파괴(하지만 제거되지는 않았다)되어, 천연 산화물층에서 발견되는 정상적인 핀홀(pinhole) 보다 더욱 크고 더욱 균일하게 분산된 다수의 핀홀을 형성한다. Ti/Si 반응이 먼저 상기 핀홀 영역에서 시작하기 때문에, 이온 빔 혼합법은 더욱 균일한 반응이 일어나게 할 수 있으며, 보다 평탄한 규화물 필름이 형성된다. 상기 방법은 또한 (1) 주입의 고용량은 비경제적이며 시간 소모적이다; (2) 이온 폭격 이후에도 Si-Ti 경계면에 남아 있는 산소 원자의 존재가 규화 반응에 대한 동력학적인 장벽으로 기능하기 때문에 필요한 어닐링 온도를 높인다는 것과 같은 몇 가지의 단점이 있다.
보다 최근에, 고온에서 수소에 노출시키거나, 짧은 시간 동안 수소 플라즈마에 노출시켜 Si 표면에서 천연 산화물을 제거하는 방법이 보고되었다. 상기 방법 중 어떤 것을 사용하든지 간에, 수소는 천연 산화물층을 감소시키며, 따라서 사실상 산소가 없는 Si-H 종단면을 형성하며, 이는 이후에 증착되는 Ti층의 규화 반응을 촉진한다. 그러나, 상술한 모든 방법에서와 마찬가지로, 천연 산화물을 변형하거나 제거하기 위한 공정이 필요하기 때문에, 클러스터 공구를 사용하는 경우에서의 단일 웨이퍼 공정 분위기에서 작업량의 관점에서 보자면 값비싸게 된다.
TiSi2의 상부에 TiN 장벽층을 형성하는 것은 이미 규화된 Ti 위에 TiN 층을 증착함으로써 가능하다. 또는, 이중층이 동시에 Ti의 규화와 질화에 의해 형성될 수 있는데, 그 이유는 질소 분위기에서 수행되는 경우 어떤 경우에 규화물 형성과 경쟁적으로 RTA 규화 단계 중에서 질화 티타늄이 형성되기 때문이다. 상기 TiN은 또한 규화 형성이 끝난 이후에 개별적으로 Ti 증착 질소 어닐링 단계에서도 형성될 수 있다. 상기 방법을 조합하여 사용하는 것도 가능하다. Ti 표면의 산화는 질화 반응을 억제한다고 알려져 있다.
다양한 방법이 다층 접점 구조의 형성에 사용되는 층 증착에 채택되었다. 여기에는 진공 증착법, 단순 스퍼터 증착법 및 반응성 이온 스퍼터 증착법 등이 포함된다. 상기 마지막 방법은 플라즈마 분위게에서 생성되는 활성 이온화 입자에 의한 타겟의 스퍼터링에 관한 기술이며, 분위기 내에서 반응성 가스 상 종(species)과 스퍼터된 입자와의 반응이 이어진다. 상기의 모든 방법은 클러스터 공구 환경에서 사용하기에 적합하다.
본 발명은 집적 회로 제조 공정에 채택되는 다층 금속/반도체 접점의 형성과 규화 및 질화 티타늄을 사용하는 금속화 구조의 형성에 적합한 방법에 관한 것이다.
도 1은 본 발명의 방법을 사용한 양호한 공정 흐름의 한 실시예를 도시한 도면.
도 2는 본 발명의 제조 공정에서 사용된 것과 같은 집적 클러스터 공구의 개념도.
도 3은 본 발명의 공정에서 사용되는 반응성 스퍼터 증착 장치의 개념도.
도 4는 Ti/Si(100) 및 TiHX≤2/Si(100)에서 형성된 구조에 대한 시트 저항 대 어닐링 온도의 역수의 그래프.
본원 발명자는 Si 상의 TiSi2층의 낮은 시트 저항을 형성하고, TiN/TiSi2이중층을 생성하기에 적합한 개선된 공정을 알아내었다. 유사한 공정으로 SiO2상에 TiN/Ti 구조를 형성한다. 상기 개선된 공정은, 집적 회로용 접점 구조 및 층간 금속화 공정 등에서 잠재적인 응용 가치가 있으며, 웨이퍼의 표면에 수소화 티타늄 필름을 증착하는 방법을 이용한다.
본 발명의 목적은 n+또는 p+단결정 규소 뿐만 아니라 다결절 규소 게이트 상의 TiSi2층의 낮은 시트 저항을 달성할 수 있는 개선된 공정을 제공하는 데 있다.
본 발명의 또 다른 목적은 규화 티타늄의 형성에 대해 활성화 에너지 장벽을 낮추는 공정을 제공하는 데 있다.
본 발명의 또 다른 목적은 규화 티타늄의 C-49 상이 형성하기에 적합한 어닐링 온도/시간을 최소화하는 공정을 제공하는 데 있다.
본 발명의 또 다른 목적은 Si면의 천연 산화물을 제거하지만 별도의 산화물 제거 단계가 필요없는 티타늄 규화 공정을 제공하는 데 있다.
본 발명의 또 다른 목적은 Si면의 천연 산화물을 감소시키기 위해서 증착된 Ti층에 포함된 수소를 사용하는 티타늄 규화 공정을 제공하는 데 있다.
본 발명의 또 다른 목적은 작업량을 최대로 하는 티타늄 규화 공정을 제공하는 데 있다.
본 발명의 또 다른 목적은 TiSi2층과 상기 TiSi2층 위에 TiN 확산 장벽층을 동시에 형성하는 공정을 제공하는 데 있다.
본 발명의 또 다른 목적은 확산 장벽으로 사용하기에 충분할 정도로 충분히 두꺼운 TiN층을 형성하도록 촉진하는 SiO2층 상에 TiN/Ti 이중층을 형성하기에 적합한 공정을 제공하는 데 있다.
본 발명의 또 다른 목적은 집적 클러스터 공구 분위기에서 구현 가능한 TiN/TiSi2 및 TiN/Ti 이중층을 형성하기에 적합한 공정을 제공하는 데 있다.
본 발명에 따르면, 수소화 티타늄 층은 집적 회로 금속화용 다층 규화물 접착층/확산 장벽 구조를 형성하기 위한 공정 중에 Si 및 SiO2표면(종래 기술의 공정에서 통상적으로 사용되는 Ti층 대신에) 상에 증착된다.
도 1을 참조하면, 규화물 생성에 적합한 본 발명의 방법을 사용한 공정이 설명되었다. 단계(2)에서, 집적 회로 웨이퍼는 종래 기술의 공정을 사용하여 금속화 공정 이전까지 처리된다. 예를 들어, CMOS 기술에서, 소스/드레인 영역과 게이트가 형성되고 한정지어진다. 단계(4)에서, 웨이퍼는 집적 클러스터 공구의 스퍼터 모듈과 같은 스퍼터 증착 쳄버 내에 설치되며, 수소화 티타늄의 층은 웨이퍼 표면에 스퍼터 증착되고 Si와 SiO2의 표면 영역을 덮는다. 단계(6)에서, 웨이퍼는 급속 열 처리기(RTP: Rapid Thermal Processor) 내에 설치되며, 제 1 급속 열처리 어닐링(RTA1)이 질소 또는 질소 함유 분위기 내에서 수행되고 Si 표면 상에 질화 티타늄/규화 티타늄의 이중층을 형성한다. 단계(8)에서, 비질화 Ti와 TiN 은 규화물층에 현저한 정도의 영향을 미치지 않는 선택적인 에칭에 의해 제거된다. 단계(10)에서, 규화 티타늄의 안정한 낮은 저항성의 C-54 상을 형성하기 위해 제 2 급속 열처리 어닐링(RTA2)가 수행된다. 단계(11)에서, 확산 장벽층과 고전도성의 금속이 증착된다.
도 2를 참조하면, 각각 연결된 이중 게이트 밸브(16 및 17)을 구비하는 로드 잠금 장치(예를 들면, 14)를 통해 중앙 이송 쳄버(12)와 서로 통하는 개별적인 공정 모듈과 함께 집적 클러스터 공구의 구조가 도시되었다. 웨이퍼는 웨이퍼 로드 잠금 장치(18)를 통해 클러스터 공구의 진공 분위기 내로 도입되며, 이후에 전자기적인 이송 메카니즘(도시하지 않음)에 의해 어떠한 공정 모듈로도 이송된다. 도시된 것은 급속 열 어닐링용 RTP 모듈(20)과, 각각 증착과 스퍼터 에칭 공정 단계에서 사용되는 두 개의 스퍼터 모듈(24 및 25)과, 대개 연구용 환경하에서 사용되는 표면층의 특성화 및 최적화 공정에 이용되는 분석기 모듈(26)이다. 상기 분석기 모듈은, 예를 들어 x-레이 광전자 분석계(XPS: X-ray Photoelectron Spectrometer) 또는 정전 2 차 이온 질량 분석계(SSIMS: Static Secondary Ion Mass Spectrometer) 등과 같은 공구를 포함해도 좋다.
도 3을 참조하면, 본 발명에 따른 TiHX≤2층의 증착에 적합한 방법은 반응성 스퍼터 증착이다. 기판, 즉 웨이퍼(28)는 중앙 이송 쳄버(도시하지 않음)에서 진공 잠금 장치(14)를 통해 진공 처리된 스퍼터 증착 쳄버(30)로 이송된다. 기판(28)은 기계적인 이송 메카니즘(도시하지 않음)에 의해 기판 홀더(32)에 위치된다. 기판 홀더의 온도는 가열/냉각 시스템(34)에 의해 제어된다. 티타늄 타겟(36)은 기판(28)에 대해 음의 전압 상태이다. 수소 및 아르곤 가스는 흡입구(38)를 통해서 스퍼터 쳄버(30)로 도입되며, 상기 가스는 각각 수소 흐름 밸브(40) 및 아르곤 흐름 밸브(42)에 의해 다양한 흐름비를 가지도록 제어된다. 상기 아르곤에 대한 수소의 흐름비는 변화될 수 있다. 아르곤의 흐름비는 통상적으로 10 내지 200 sccm이며, H2의 흐름비의 범위는 소정의 아르곤 흐름비의 십(10) 퍼센트(%)이다. 압력 게이지(44)는 스퍼터 증착 쳄버(30) 내의 전체 가스 압력을 측정한다. 전체 압력은 통상적으로 2 내지 12 mTorr의 범위 내이다. RF 에너지원(46)이 쳄버에 결합되고, 수소 및 아르곤 가스를 이온화하도록 작동하여 Ar/H2플라즈마(48)를 발생시킨다.
RF원(46)은 타겟(36)에 DC 바이어스를 걸도록 전기적으로 연결된 가변 DC 전압원을 포함한다. 상기 플라즈마에 연결된 출력은 에너지원 전압과 다른 시스템 매개 변수 사이의 함수이다. 출력은 통상적으로 5 내지 24 kW의 범위 내이다. 양의 아르곤 이온(50: Ar+)은 음으로 대전된 Ti 타겟(36)으로 폭격되고, Ti 원자(52)가 플라즈마 영역(48) 내로 타겟에 스퍼터링되도록 한다. 티타늄 원자(Ti)은 이후에 수소 원자(H)와 반응하며, TiH 및/또는 TiH2와 같은 분자종을 형성하며, 이중의 일부는 콜리미터(56)을 통과하여 기판(28)의 표면에 대해 거의 수직인 방향으로 충돌한다. 상기 분자종은 미반응 스퍼터 티타늄(Ti) 원자(58)과 결합하여 기판 상에 수소화 티타늄(59) 증착층을 형성한다. 수소에 대한 티타늄비(x)의 정확한 값은 수소 및 아르곤의 흐름비 등의 정확한 공정 파라미터에 따른다. 따라서 수소화 티타늄층(59)의 조성은 TiHX≤2로 언급된다.
작동상에서, TiHX≤2필름은 100 nm의 열 산화물을 가지는 비정질 SiO2기판 상으로 반응성 스퍼터 증착되며, 이후에 상기 필름의 특성 및 공정 파라미터에서의 변이에 대한 감도를 결정하기 위한 몇 가지 분석적인 기술을 사용하는 것을 특징으로 한다. 타겟과 기판 사이의 콜리미터는 전형적으로 1.5:1의 종횡비를 가지며, 통상적으로 육각형 모양의 셀로 구성된다. 기판의 온도는 증착 공정 중에 50 ℃를 넘을 수 없다. 예를 들어 2.9 mTorr인 가스 압력과 예를 들어 2.9 kW인 타겟 출력은 스퍼터링 중에 일정하게 유지된다. H2의 흐름비는 0에서 15 sccm으로 변화시키고, Ar의 흐름비는 50 sccm으로 일정하게 유지시킨 필름이 제조된다. H2흐름이 없는 상태에서, Cu로 생성된 Kα 복사로 취한 X 레이 회절 패턴은 매우 결이 양호한(100) Ti층이 증착되지만, TiHX≤2의 회절 최고치 특성은 10 sccm 이상의 H2흐름비에서 증착된 필름에서 나타난다. 상기 증착된 필름에서의 Ti-H 결합의 존재는 Al로 생성된 Kα 복사를 사용한 X 레이 광전자 방출 스펙트럼에 의해 표시되며, 여기에서 특징적인 변이는 Ti의 산화 상태에서 +2의 변화를 나타내는 중심 Ti 전자의 결합 에너지에서 볼 수 있으며, 따라서 Ti-H 결합의 형성과 일치한다.
| H 2 /Ar 흐름비(sccm) | 저항(옴) | 필름 두께(nm) |
| 0/50 | 15.7 | 45.8 |
| 5/50 | 16.5 | 43.6 |
| 10/50 | 17.8 | 44.7 |
| 15/50 | 18.2 | 43.4 |
표 1은 가스 플라즈마에 있어서의 H2/Ar 흐름의 상대적인 함수로써의 필름 특성을 나타낸 표이다. 필름 두께는 증착된 필름의 밀도가 4.5 g/cm3이라는 가정하에서 X 레이 형광 맵핑(13 점) 기법을 사용하여 측정되었으며, 필름 두께는 단면 측정기에 따라 변화한다. 시트 저항은 사점 탐침 맵핑(49 점) 기법을 사용하여 측정되었다. 증착된 필름의 두께가 수소 흐름에 대해 상대적으로 불변인 점이 발견되었으나, 필름의 시트 저항은 수소 흐름이 증가함에 따라 단조롭게 증가하였다. 상기 시트 저항에서의 증가는 Ti-H 결합의 정도를 나타내는 추가적인 증거이다.
| 필름/기판 | 반사도 | 저항(옴) |
| TiHX≤2/SiO2/Si | 0.368 | 22.1 |
| Ti/SiO2/Si | 0.381 | 21.6 |
| Ti/Si | 0.408 | 1.7 |
| TiHX≤2/Si | 0.412 | 1.7 |
도 4 및 표 2를 참조하면, TiN/TiSi2및 TiN/Ti 이중층의 형성은 상술한 바와 같이 규소(100) 및 비정질 SiO2기판 상에 각각 50 sccm의 수소 흐름비를 사용하여 먼저 TiHX≤2층을 증착하고; 이후에 증착이 행해지고 분위기 가스에 노출되기 전에 590 ℃ 내지 810 ℃ 범위의 평탄한 온도에서, 2 torr 질소 분위기에서 60 초간 급속 열 어닐링(RTA)을 수행한다. 상기 이중층의 구조는 44 nm 파장에서 측정하여 반사도, 광학 맵핑(49 점) 시스템을 사용하여 시트 저항을 분석한다. 동일한 공정에 의해 형성된 이중층 구조와 증착된 Ti층을 사용하여 비교하였다.
도 4는 2 torr 질소 분위기에서 60 초간 어닐링된 이후 동일한 두께의 Ti/Si(100) 층과 비교하여 HX≤2/Si(100) 층의 증착에서 기인하는 구조에 대한 어닐링 온도의 역수의 함수로써 시트 저항을 나타낸 그래프이다. 590 ℃ 내지 679 ℃ 범위의 ℃로 표시한 어닐링 온도에 대응하는 것은 횡좌표에 표시하였다. 상기 두 개의 규화 반응에 대한 활성화 에너지는 두 개의 그래프 선에 기울기에 대해 직접 비례한다. 규화 반응에 대한 활성화 에너지는 TiHX≤2층의 증착이 Ti층의 증착에 비해 현저하게 작으며, 각각 대략 1.4 eV와 2.2 eV의 값을 가진다. TiHX≤2층을 사용한 활성화 에너지의 감소는 수소 플라즈마 처리를 포함하는 산소 제거에 관한 종래 기술의 예비 청정 방법에 의해 달성되는 것보다 훨씬 더 크다.
표 2는 TiHX≤2/SiO2, Ti/SiO2, TiHX≤2/Si 및 Ti/Si의 박막 조합에 의한 구조에 대한 반사도 및 시트 저항을 측정한 것을 나타내었다. 상기 측정은 810 ℃에서 2 torr의 질소 분위기에서 60 초간 수행된 이후에 형성되었다. 시트 저항 및 반사도의 값은 TiHX≤2/Si 및 Ti/Si 필름에 대한 값과 동일하다. 상기 어닐링 온도에서, 낮은 저항도의 C-54 상의 TiSi2가 형성된다. 규화물 및 질화물층이 이중층의 시트 저항 측정에서 평행 저항으로서 작용하기 때문에, TiSi2층은 이중층의 시트 저항값을 결정하는 데 있어서 TiN층보다 더 높은 저항값을 가진다. 따라서 동일한 두께의 C-54 TiSi2층은 Ti/Si(100) 및 TiHX≤2/Si(100) 필름으로 부터 초래된다는 사실을 알 수 있다.
SiO2상에 각각 TiHX≤2및 Ti를 증착한 결과 얻어지는 어닐링된 TiN/Ti 구조를 비교한 결과, TiN/Ti 이중층이 더 낮은 반사도와 더 높은 시트 저항을 가진다는 것을 알 수 있다. 양자의 측정은 SiO2상에 Ti를 증착하는 것보다 TiHX≤2의 증착에서 기인하는 더 두꺼운 질화물층에 대응한다.
TiSi2접점의 형성 중에 Ti 대신에 TiHX≤2필름을 사용하는 것은 종래 기술에서 사용된 방법과 연관된 규화 반응에 관한 활성화 에너지를 양호하게 감소시킨다. 이는, RTA1 단계 중에 수소가 TiHX≤2에서 발산되며, 계면간 천연 산화물은 물(water)로 환원된다. 따라서, RTA 온도 및/또는 시간이 단축될 수 있으며, 교락 및 불순물의 재분포에 대한 영향을 최소화할 수 있다. TiHX≤2/층의 사용에 대한 추가적인 장점은 공정 순서가 간단해지는 데 있다. TiHX≤2층의 증착은 단일 단계 공정이지만, 플라즈마 산화물 제거 또는 수소 열 처리에 이어 Ti 금속을 증착시키는 것은 다중의 단계를 필요로 한다. 상기의 간단해짐과 공정 순서의 단축은 작업량을 증가시킨다. TiHX≤2층의 사용에 대한 또 다른 장점은, 비규화 Ti 및 TiN을 제거하기 위한 선택 에칭 단계 중에 샐리사이드 공정에서 발생한다. 상기 선택적 에칭 공정이 공지 기술이지만, Ti가 TiHX≤2에서 출현하는 경우 더욱 안정적이며 따라서 더욱 큰 선택적인 에칭 공정 창이 허용된다.
상술한 바와 같이, 질소 함유 분위기에서 어닐링을 수행하여 TiN/Ti 확산 장벽을 형성하는 중에 TiHX≤2필름을 사용하는 것은 Ti 필름을 사용하여 형성된 것 보다 더 두꺼운 질화물층을 형성한다. Ti의 매우 극단적으로 반응성인 게터링 특성 때문에, 박막 Ti 필름은 산소를 흡수하고 흡착하여 규화 반응을 억제한다. TiHX≤2는 Ti에 비해 더욱 내산화성이며, 따라서 질화 반응에 더 적합하다. SiO2구조 상의 TiN/Ti는 상부에 확산 장벽을 가지는 소자 간의 전도 스트랩 등과 같은 회로 내에서의 잠재적인 사용처를 가진다. TiN의 고유 저항은 충분히 낮으며 어떤 경우에는 순금속 보다 낮을 수도 있으며 양호한 전도체로서 기능한다.
규화물 접착층 및 질화물 확산 장벽의 형성에 공급되는 TiHX≤2는 Si 상에 질화물/규화물 이중층을 형성하거나 SiO2상에 질화물/티타늄 이중층을 형성하는 것을 포함하여 다양한 다른 공정 절차에도 사용 가능하다.
본원의 바람직한 공정은 반응성 스퍼터 증착에 의해 TiHX≤2 필름을 증착하고 집적 클러스터 공구에서 증착과 어닐링 단계를 수행하지만, 상기 방법대로 동일하게 사용될 필요는 없다.
본 발명은 적합한 실시예를 참조하여 설명된 본원의 특정 분야에 대해 제한되지 않으며, 오히려 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
Claims (25)
- 규소 및 이산화 규소 상의 천연 산화물의 층을 가지는 반도체 소자 상에 접점 구조를 형성하기 위한 집적 회로 제조 방법에 있어서,상기 천연 산화물 상에 TiHX≤2층을 증착하는 단계와;상기 소자의 어닐링을 수행하는 단계를 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제 1 항에 있어서, 상기 어닐링을 수행하는 단계는 급속 열 어닐링을 수행하는 단계를 또한 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제 2 항에 있어서, 상기 TiHX≤2층을 증착하는 단계는 반응성 스퍼터 증착 방법에 의해 증착되는 단계를 또한 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
- 천연 산화물의 규소면 영역을 가지는 하나 이상의 반도체 소자를 구비하는 규소 기판 상에 규화 티타늄층을 형성하기 위한 집적 회로 제조 방법에 있어서,진공 쳄버 내에 상기 규소 기판을 설치하는 단계와;상기 소자의 상기 규소 영역 상에 TiHX≤2의 형태로 Ti와 H를 포함하는 층을 증착하는 단계와;상기 기판과, 상기 TiHX≤2층에서의 Ti와 상기 TiHX≤2층의 하부에 놓인 상기 규소 영역에서의 규소가 상기 규소 영역 상의 규화 티타늄층을 형성하도록 화학적으로 반응하기에 충분할 정도의 높은 온도에서 상기 TiHX≤2층을 어닐링하는 단계를 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제 4 항에 있어서, 상기 TiHX≤2층의 증착 단계는 반응성 스퍼터 증착 방법인 것을 특징으로 하는 집적 회로 제조 방법.
- 제 5 항에 있어서, 상기 반응성 스퍼터 증착 방법은,상기 진공 쳄버 내에 티타늄 타겟을 설치하는 단계와;상기 진공 쳄버에 결합되는 에너지원을 제공하는 단계와;흐름비로 수소와 아르곤 가스를 흐름 비로 상기 쳄버 내로 흘려넣어서 상기 진공 쳄버 내에 가스 압력을 형성하는 단계와;상기 수소 및 상기 아르곤 가스를 상기 에너지원에서의 출력을 이용하여 수소 및 아르곤 이온을 형성하도록 이온화하는 단계와;상기 아르곤의 흐름비와 상기 수소의 흐름비와 상기 흐름 비와, 상기 가스 압력과 상기 에너지원에서의 상기 출력을 조정하여 상기 기판 상에 TiHX≤2층을 형성하는 단계를 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제 4 항에 있어서, 상기 어닐링 단계는 급속 열처리 어닐링 단계를 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제 7 항에 있어서, 상기 TiHX≤2층의 증착 단계는 반응성 스퍼터 증착 단계인 것을 특징으로 하는 집적 회로 제조 방법.
- 제 8 항에 있어서, 상기 반응성 스퍼터 증착 방법은,상기 진공 쳄버 내에 티타늄 타겟을 설치하는 단계와;상기 진공 쳄버에 결합되는 에너지원을 제공하는 단계와;흐름 비로 수소와 아르곤 가스를 흐름 비로 상기 쳄버 내로 흘려넣어서 상기 진공 쳄버 내에 가스 압력을 형성하는 단계와;상기 수소 및 상기 아르곤 가스를 상기 에너지원에서의 출력을 이용하여 수소 및 아르곤 이온을 형성하도록 이온화하는 단계와;상기 아르곤의 흐름 비와 상기 수소의 흐름 비와 상기 흐름 비와, 상기 가스 압력과 상기 에너지원에서의 상기 출력을 조정하여 상기 기판 상에 TiHX≤2층을 형성하는 단계를 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제 9 항에 있어서, 상기 아르곤 흐름 비의 범위는 10 내지 200 sccm이며, 상기 수소의 흐름 비는 상기 아르곤 흐름 비에 대해 10 % 이상이며, 상기 가스 압력 범위는 2 내지 12 mTorr이며, 상기 출력의 범위는 5 내지 24 KW인 것을 특징으로 하는 집적 회로 제조 방법.
- 제 7 항에 있어서, 상기 어닐링 단계 이전에 상기 TiHX≤2층을 증착한 이후 및 상기 TiHX≤2층이 분위기에 노출되기 이전에 질소 함유 가스를 상기 진공 쳄버에 도입하여 상기 어닐링 단계 중에 TiSi2층 상부에 TiN층을 구비하는 이중층을 형성하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제 11 항에 있어서, 상기 TiHX≤2층을 증착하는 단계는 반응성 스퍼터 증착 방법인 것을 특징으로 하는 집적 회로 제조 방법.
- 제 12 항에 있어서, 상기 반응성 스퍼터 증착 방법은,상기 진공 쳄버 내에 티타늄 타겟을 설치하는 단계와;상기 진공 쳄버에 결합되는 에너지원을 제공하는 단계와;흐름 비로 수소와 아르곤 가스를 흐름 비로 상기 쳄버 내로 흘려넣어서 상기 진공 쳄버 내에 가스 압력을 형성하는 단계와;상기 수소 및 상기 아르곤 가스를 상기 에너지원에서의 출력을 이용하여 수소 및 아르곤 이온을 형성하도록 이온화하는 단계와;상기 아르곤의 흐름 비와 상기 수소의 흐름 비와 상기 흐름 비와, 상기 가스 압력과 상기 에너지원에서의 상기 출력을 조정하여 상기 기판 상에 TiHX≤2층을 형성하는 단계를 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제 13 항에 있어서, 상기 아르곤 흐름 비의 범위는 10 내지 200 sccm이며, 상기 수소의 흐름 비는 상기 아르곤 흐름 비에 대해 10 % 이상이며, 상기 가스 압력 범위는 2 내지 12 mTorr이며, 상기 출력의 범위는 5 내지 24 KW인 것을 특징으로 하는 집적 회로 제조 방법.
- 제 11 항에 있어서, 상기 반도체 소자와 상기 금속 필름 사이에 확산 장벽을 형성하는 상기 TiN층의 상부에 고전도성 재료로 형성되는 금속 필름을 증착하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제 15 항에 있어서, 상기 TiHX≤2층을 증착하는 단계는 반응성 스퍼터 증착 방법인 것을 특징으로 하는 집적 회로 제조 방법.
- 제 16 항에 있어서, 상기 반응성 스퍼터 증착 방법은,상기 진공 쳄버 내에 티타늄 타겟을 설치하는 단계와;상기 진공 쳄버에 결합되는 에너지원을 제공하는 단계와;흐름 비로 수소와 아르곤 가스를 흐름 비로 상기 쳄버 내로 흘려넣어서 상기 진공 쳄버 내에 가스 압력을 형성하는 단계와;상기 수소 및 상기 아르곤 가스를 상기 에너지원에서의 출력을 이용하여 수소 및 아르곤 이온을 형성하도록 이온화하는 단계와;상기 아르곤의 흐름 비와 상기 수소의 흐름 비와 상기 흐름 비와, 상기 가스 압력과 상기 에너지원에서의 상기 출력을 조정하여 상기 기판 상에 TiHX≤2층을 형성하는 단계를 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제 17 항에 있어서, 상기 아르곤 흐름 비의 범위는 10 내지 200 sccm이며, 상기 수소의 흐름 비는 상기 아르곤 흐름 비에 대해 10 % 이상이며, 상기 가스 압력 범위는 2 내지 12 mTorr이며, 상기 출력의 범위는 5 내지 24 KW인 것을 특징으로 하는 집적 회로 제조 방법.
- 이산화 규소면 영역을 가지는 하나 이상의 반도체 소자를 구비하는 기판 상에 질화 티타늄/티타늄 이중층을 형성하기 위한 집적 회로 제조 방법에 있어서,진공 쳄버 내에 상기 기판을 설치하는 단계와;상기 기판의 상기 이산화 규소 영역 상에 TiHX≤2의 형태로 Ti와 H를 포함하는 층을 증착하는 단계와;상기 TiHX≤2층을 증착한 이후 및 상기 TiHX≤2층이 분위기에 노출되기 이전에 질소 함유 가스를 상기 진공 쳄버에 도입하는 단계와;티타늄층 상부에 TiN층을 형성하기 위해, 상기 TiHX≤2층에서, Ti가 상기 질소 함유 가스와 반응할 정도로 충분히 높은 온도에서 어닐링하는 단계를 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제 19 항에 있어서, 상기 TiHX≤2층을 증착하는 단계는 반응성 스퍼터 증착 방법인 것을 특징으로 하는 집적 회로 제조 방법.
- 제 20 항에 있어서, 상기 반응성 스퍼터 증착 방법은,상기 진공 쳄버 내에 티타늄 타겟을 설치하는 단계와;상기 진공 쳄버에 결합되는 에너지원을 제공하는 단계와;흐름 비로 수소와 아르곤 가스를 흐름 비로 상기 쳄버 내로 흘려넣어서 상기 진공 쳄버 내에 가스 압력을 형성하는 단계와;상기 수소 및 상기 아르곤 가스를 상기 에너지원에서의 출력을 이용하여 수소 및 아르곤 이온을 형성하도록 이온화하는 단계와;상기 아르곤의 흐름 비와 상기 수소의 흐름 비와 상기 흐름 비와, 상기 가스 압력과 상기 에너지원에서의 상기 출력을 조정하여 상기 기판 상에 TiHX≤2층을 형성하는 단계를 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제 19 항에 있어서, 상기 어닐링 단계는 급속 열 어닐링을 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제 22 항에 있어서, 상기 TiHX≤2층을 증착하는 단계는 반응성 스퍼터 증착 방법인 것을 특징으로 하는 집적 회로 제조 방법.
- 제 23 항에 있어서, 상기 반응성 스퍼터 증착 방법은,상기 진공 쳄버 내에 티타늄 타겟을 설치하는 단계와;상기 진공 쳄버에 결합되는 에너지원을 제공하는 단계와;흐름 비로 수소와 아르곤 가스를 흐름 비로 상기 쳄버 내로 흘려넣어서 상기 진공 쳄버 내에 가스 압력을 형성하는 단계와;상기 수소 및 상기 아르곤 가스를 상기 에너지원에서의 출력을 이용하여 수소 및 아르곤 이온을 형성하도록 이온화하는 단계와;상기 아르곤의 흐름 비와 상기 수소의 흐름 비와 상기 흐름 비와, 상기 가스 압력과 상기 에너지원에서의 상기 출력을 조정하여 상기 기판 상에 TiHX≤2층을 형성하는 단계를 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
- 제 24 항에 있어서, 상기 아르곤 흐름 비의 범위는 10 내지 200 sccm이며, 상기 수소의 흐름 비는 상기 아르곤 흐름 비에 대해 10 % 이상이며, 상기 가스 압력 범위는 2 내지 12 mTorr이며, 상기 출력의 범위는 5 내지 24 KW인 것을 특징으로 하는 집적 회로 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US606,164 | 1996-02-23 | ||
| US08/606,164 US5789318A (en) | 1996-02-23 | 1996-02-23 | Use of titanium hydride in integrated circuit fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990007978A true KR19990007978A (ko) | 1999-01-25 |
Family
ID=24426832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970707502A KR19990007978A (ko) | 1996-02-23 | 1997-02-20 | 수소화 티타늄을 사용하는 집적 회로 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5789318A (ko) |
| JP (1) | JPH11504469A (ko) |
| KR (1) | KR19990007978A (ko) |
| DE (1) | DE19780168T1 (ko) |
| WO (1) | WO1997031390A1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020053541A (ko) * | 2000-12-27 | 2002-07-05 | 박종섭 | 반도체 소자의 금속막 증착 방법 |
| US7799401B2 (en) | 2005-09-23 | 2010-09-21 | Lg Chem, Ltd. | Adhesive sheet and manufacturing method thereof |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2882352B2 (ja) * | 1996-04-19 | 1999-04-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6043163A (en) * | 1997-12-29 | 2000-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | HCL in overetch with hard mask to improve metal line etching profile |
| US6136690A (en) | 1998-02-13 | 2000-10-24 | Micron Technology, Inc. | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications |
| US6267545B1 (en) | 1999-03-29 | 2001-07-31 | Lam Research Corporation | Semiconductor processing platform architecture having processing module isolation capabilities |
| US6313901B1 (en) * | 1999-09-01 | 2001-11-06 | National Semiconductor Corporation | Liquid crystal display fabrication process using a final rapid thermal anneal |
| US6312830B1 (en) * | 1999-09-02 | 2001-11-06 | Intel Corporation | Method and an apparatus for forming an under bump metallization structure |
| US6284611B1 (en) | 1999-12-20 | 2001-09-04 | Taiwan Semiconductor Manufacturing Company | Method for salicide process using a titanium nitride barrier layer |
| US6913243B1 (en) * | 2000-03-30 | 2005-07-05 | Lam Research Corporation | Unitary slot valve actuator with dual valves |
| KR20030057660A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| JP4209136B2 (ja) * | 2002-05-30 | 2009-01-14 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| KR100429296B1 (ko) * | 2002-09-09 | 2004-04-29 | 한국전자통신연구원 | 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조방법 |
| JP2007313764A (ja) * | 2006-05-26 | 2007-12-06 | Sony Corp | 透明積層膜及びその製造方法、並びに液体レンズ |
| US9006104B2 (en) | 2013-06-05 | 2015-04-14 | Globalfoundries Inc. | Methods of forming metal silicide regions on semiconductor devices using millisecond annealing techniques |
| US20140360864A1 (en) * | 2013-06-07 | 2014-12-11 | Tsmc Solar Ltd. | Apparatus and methods for forming chalcopyrite layers onto a substrate |
| JP6823533B2 (ja) * | 2017-04-24 | 2021-02-03 | 東京エレクトロン株式会社 | チタンシリサイド領域を形成する方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59105364A (ja) * | 1982-12-08 | 1984-06-18 | Hitachi Ltd | 半導体装置 |
| JPH0669914B2 (ja) * | 1985-09-26 | 1994-09-07 | 京セラ株式会社 | メタライズ用組成物 |
| JP2841386B2 (ja) * | 1988-10-03 | 1998-12-24 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| US5043300A (en) * | 1990-04-16 | 1991-08-27 | Applied Materials, Inc. | Single anneal step process for forming titanium silicide on semiconductor wafer |
| JP2954711B2 (ja) * | 1990-12-28 | 1999-09-27 | 株式会社 ジャパンエナジー | Ｗ−Ｔｉ合金ターゲットおよび製造方法 |
| US5415829A (en) * | 1992-12-28 | 1995-05-16 | Nikko Kyodo Co., Ltd. | Sputtering target |
| US5464520A (en) * | 1993-03-19 | 1995-11-07 | Japan Energy Corporation | Silicide targets for sputtering and method of manufacturing the same |
| US5627105A (en) * | 1993-04-08 | 1997-05-06 | Varian Associates, Inc. | Plasma etch process and TiSix layers made using the process |
| JP2692554B2 (ja) * | 1993-12-16 | 1997-12-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3089943B2 (ja) * | 1994-04-15 | 2000-09-18 | 株式会社デンソー | 半導体装置の電極装置 |
| US5595784A (en) * | 1995-08-01 | 1997-01-21 | Kaim; Robert | Titanium nitride and multilayers formed by chemical vapor deposition of titanium halides |
-
1996
- 1996-02-23 US US08/606,164 patent/US5789318A/en not_active Expired - Fee Related
-
1997
- 1997-02-20 DE DE19780168T patent/DE19780168T1/de not_active Withdrawn
- 1997-02-20 JP JP9530404A patent/JPH11504469A/ja active Pending
- 1997-02-20 KR KR1019970707502A patent/KR19990007978A/ko not_active Application Discontinuation
- 1997-02-20 WO PCT/US1997/002940 patent/WO1997031390A1/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020053541A (ko) * | 2000-12-27 | 2002-07-05 | 박종섭 | 반도체 소자의 금속막 증착 방법 |
| US7799401B2 (en) | 2005-09-23 | 2010-09-21 | Lg Chem, Ltd. | Adhesive sheet and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1997031390A1 (en) | 1997-08-28 |
| US5789318A (en) | 1998-08-04 |
| DE19780168T1 (de) | 1998-04-23 |
| JPH11504469A (ja) | 1999-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5378660A (en) | Barrier layers and aluminum contacts | |
| US6291344B1 (en) | Integrated circuit with improved contact barrier | |
| US5232871A (en) | Method for forming a titanium nitride barrier layer | |
| US7192494B2 (en) | Method and apparatus for annealing copper films | |
| US6878627B1 (en) | Semiconductor device with cobalt silicide contacts and method of making the same | |
| US6451690B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
| KR19990007978A (ko) | 수소화 티타늄을 사용하는 집적 회로 제조 방법 | |
| US5175126A (en) | Process of making titanium nitride barrier layer | |
| US4597163A (en) | Method of improving film adhesion between metallic silicide and polysilicon in thin film integrated circuit structures | |
| EP0738002A2 (en) | Stabilization of sheet resistance of electrical conductors | |
| EP0711846A1 (en) | Titanium nitride deposited by chemical vapor deposition | |
| JP2754176B2 (ja) | 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法 | |
| US6579783B2 (en) | Method for high temperature metal deposition for reducing lateral silicidation | |
| US6743485B2 (en) | Pre-treatment for salicide process | |
| US5421974A (en) | Integrated circuit having silicide-nitride based multi-layer metallization | |
| KR100280905B1 (ko) | 이온금속 플라즈마 증착을 이용한 금속 샐리사이드 공정 | |
| KR100365061B1 (ko) | 반도체소자및반도체소자제조방법 | |
| US4954852A (en) | Sputtered metallic silicide gate for GaAs integrated circuits | |
| US6544890B2 (en) | Process for fabricating semiconductor device having silicide layer with low resistance and uniform profile and sputtering system used therein | |
| US20040188240A1 (en) | Process for in-situ nitridation of salicides | |
| KR0156219B1 (ko) | 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성 방법 및 이를 이용한 반도체소자의 제조방법 | |
| Pauleau | Interconnect materials | |
| Burte et al. | Cobalt disilicide formed by rapid thermal annealing and throughmetal arsenic implantation | |
| EP1139391A1 (en) | Method and apparatus for annealing copper films | |
| Tsai et al. | Influence of N 2 O plasma treatment on microstructure and thermal stability of WN x barriers for Cu interconnection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |