JPS59105364A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59105364A JPS59105364A JP21390182A JP21390182A JPS59105364A JP S59105364 A JPS59105364 A JP S59105364A JP 21390182 A JP21390182 A JP 21390182A JP 21390182 A JP21390182 A JP 21390182A JP S59105364 A JPS59105364 A JP S59105364A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- region
- insulating film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 239000000969 carrier Substances 0.000 abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 8
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 238000002161 passivation Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- -1 e.g. Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 150000002739 metals Chemical class 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁ゲート電界効果トランジスタにおけるホッ
トキャリアによる特性劣化の防止を図り、その信頼度の
向上を図った半導体装置に関するものである。
トキャリアによる特性劣化の防止を図り、その信頼度の
向上を図った半導体装置に関するものである。
一般に絶縁ゲート電界効果トランジスタ（ＭＴＳＦＥＴ
）ｋ飽和領域で動作させると、ドレイン領域近傍の空
乏層内に多数のホットキャリアが発生し、このキャリア
が例えば５１０２からなるゲート絶縁膜中に注入され、
しきい値電圧Ｖ ｔｈ ｆシフトさせ、ＭＴＳＦＥＴの
特性劣化を生じることが知られている。これは、ゲート
絶縁膜中に存在している水素Ｈがゲート絶縁膜中に注入
されたキャリアにより活性化され、活性化されたＨがＳ
Ｌ −Ｄの結合を切ることによυｓｉのタングリングボ
ンドを形成し７てしきい値電圧■ｔｈに影響を与えるも
のと考えられている。
）ｋ飽和領域で動作させると、ドレイン領域近傍の空
乏層内に多数のホットキャリアが発生し、このキャリア
が例えば５１０２からなるゲート絶縁膜中に注入され、
しきい値電圧Ｖ ｔｈ ｆシフトさせ、ＭＴＳＦＥＴの
特性劣化を生じることが知られている。これは、ゲート
絶縁膜中に存在している水素Ｈがゲート絶縁膜中に注入
されたキャリアにより活性化され、活性化されたＨがＳ
Ｌ −Ｄの結合を切ることによυｓｉのタングリングボ
ンドを形成し７てしきい値電圧■ｔｈに影響を与えるも
のと考えられている。
ところで、上述の水素Ｈはゲート絶縁膜形成後に他の領
域からゲート絶縁膜中に侵入したものである。このＨの
供給源には種々のものがある。例えば、ファイナルパッ
シベーション膜として使用されるプラズマシリコンナイ
トライド（Ｐ−８ｉＮ）膜は膜形成のデポジション時に
ＥｉＨ４，ＮＨｖ等ノガスが使用されるため、生成膜は
内部にＨｉ多量に含むことになる。同様に、ポリイミド
樹脂膜などの有機物膜もその膜中ＫＨ′に含んでいる。
域からゲート絶縁膜中に侵入したものである。このＨの
供給源には種々のものがある。例えば、ファイナルパッ
シベーション膜として使用されるプラズマシリコンナイ
トライド（Ｐ−８ｉＮ）膜は膜形成のデポジション時に
ＥｉＨ４，ＮＨｖ等ノガスが使用されるため、生成膜は
内部にＨｉ多量に含むことになる。同様に、ポリイミド
樹脂膜などの有機物膜もその膜中ＫＨ′に含んでいる。
まに１気密刺止型の半導体装置の場合には、その封止ガ
ス中に水素ガスを含む０とが多い。
ス中に水素ガスを含む０とが多い。
したがって、この種の半導体装置では、ＨがＰＥＩＧ等
の他の絶縁膜を透過してゲート絶縁膜中に侵入し易く、
前述したホットキャリアと作用し、しきい値電圧（ｖｔ
□）のシフト量を増大させる等、装置の特性劣化を著し
いものにするという問題がある。
の他の絶縁膜を透過してゲート絶縁膜中に侵入し易く、
前述したホットキャリアと作用し、しきい値電圧（ｖｔ
□）のシフト量を増大させる等、装置の特性劣化を著し
いものにするという問題がある。
本発明の目的は、ゲート絶縁膜中への水素Ｈの移動を防
止し７、これによりゲート絶縁膜内におけるホットキャ
リアのトラップ全防止してしきい値電圧のシフトラ抑制
し、特性劣化のない半導体装置を提供することにある。
止し７、これによりゲート絶縁膜内におけるホットキャ
リアのトラップ全防止してしきい値電圧のシフトラ抑制
し、特性劣化のない半導体装置を提供することにある。
この目的を達成するために本発明は半導体装置中の水素
の供給源とゲート絶縁膜との間にＴｉ 。
の供給源とゲート絶縁膜との間にＴｉ 。
Ｐａ 、Ｐｔ等の水素を吸収する金属層若しくはこれと
同等の層を形成するものである。
同等の層を形成するものである。
以下、本発明全図示の実施例に基づいて詳細に説明する
。
。
第１図は本発明の第１実施例を示し、ゲート絶縁膜に８
１ｏ２を使用し７’ｃＭＯ８）ランジスクで例示してい
る。図示のように、Ｐ型半導体基板１には拡散或いはイ
オン打込み等によってＮ型のソース領域２、ドレイン領
域３を形成し、かつこれら内領域２．３間の基板１表面
上にはシリコン酸化膜をゲート絶縁膜４として多結晶シ
リコンからなるゲート５を形成し、更にこのゲート５の
局面を酸化して５１０２からなる絶縁膜６を形成してい
る。
１ｏ２を使用し７’ｃＭＯ８）ランジスクで例示してい
る。図示のように、Ｐ型半導体基板１には拡散或いはイ
オン打込み等によってＮ型のソース領域２、ドレイン領
域３を形成し、かつこれら内領域２．３間の基板１表面
上にはシリコン酸化膜をゲート絶縁膜４として多結晶シ
リコンからなるゲート５を形成し、更にこのゲート５の
局面を酸化して５１０２からなる絶縁膜６を形成してい
る。
そして、このゲート５を包囲する絶縁膜６にはＨを吸収
し得る性質の金属、即ち本実施例ではＴ１をドープして
いる。しかる上で、〜これらの膜により絶縁されるＡｔ
配線層７．８葡ソース領域２、ドレイン領域３上に形成
し、その上からファイナルバンシペーション膜としてＰ
−ＥｌｉａＮ４膜９全形叙している。
し得る性質の金属、即ち本実施例ではＴ１をドープして
いる。しかる上で、〜これらの膜により絶縁されるＡｔ
配線層７．８葡ソース領域２、ドレイン領域３上に形成
し、その上からファイナルバンシペーション膜としてＰ
−ＥｌｉａＮ４膜９全形叙している。
この構成によれば、ｐ−Ｅ１１３Ｎ、膜９のデポジショ
ン時にその膜中に■が導入されても、このＨはＰ−８Ｌ
３Ｎ４膜９からゲート絶縁膜４に向かって移動する途中
で、絶縁膜６、即ちＴ１等の金属を含む層として構成さ
れた膜に吸収されゲート絶縁膜４内部にまで到達しない
。したがって、ゲート絶縁膜４内に■が活性状態で存在
することはなく、ドレイン領域近傍の空乏層（図示せず
）から注入されてくるホットキャリアケトラップするこ
とはない。これにより、Ｈとホットギヤ１ノアが原因と
されるしきい値電圧ｖｔｈのシフトが防止でき、特性劣
化を防止する。また、Ｐ−Ｅ１１３Ｎ４膜９の高耐漫性
と合わせて信頼性を向上゛できる。
ン時にその膜中に■が導入されても、このＨはＰ−８Ｌ
３Ｎ４膜９からゲート絶縁膜４に向かって移動する途中
で、絶縁膜６、即ちＴ１等の金属を含む層として構成さ
れた膜に吸収されゲート絶縁膜４内部にまで到達しない
。したがって、ゲート絶縁膜４内に■が活性状態で存在
することはなく、ドレイン領域近傍の空乏層（図示せず
）から注入されてくるホットキャリアケトラップするこ
とはない。これにより、Ｈとホットギヤ１ノアが原因と
されるしきい値電圧ｖｔｈのシフトが防止でき、特性劣
化を防止する。また、Ｐ−Ｅ１１３Ｎ４膜９の高耐漫性
と合わせて信頼性を向上゛できる。
なお、前記Ｔ）の代りにｐａＸ ｐｔ等の金属を使用し
てもよく、これらの金属もＴｉ同様に■の吸収作用全有
する。
てもよく、これらの金属もＴｉ同様に■の吸収作用全有
する。
第２図は本発明の第２実施例を示し、前例と同一部分に
は同−符号金材して説明は省略する。本実施例ではゲー
ト絶縁膜４とゲート５の周囲の絶縁膜６の上にＰＳＧ膜
１膜上０成し、このｐｓＧ膜Ｌ（ｌＴｉ等の金属會含む
層として形成している。この場合、Ｔ１等の金属はイオ
ン打込みにより導入するが、その他にＰＥＧ膜１膜上０
上ノ（ツタリンクや蒸着によυＴ１膜會形成した上で熱
処理（アニール、約９００℃）するようにしてもよい。
は同−符号金材して説明は省略する。本実施例ではゲー
ト絶縁膜４とゲート５の周囲の絶縁膜６の上にＰＳＧ膜
１膜上０成し、このｐｓＧ膜Ｌ（ｌＴｉ等の金属會含む
層として形成している。この場合、Ｔ１等の金属はイオ
ン打込みにより導入するが、その他にＰＥＧ膜１膜上０
上ノ（ツタリンクや蒸着によυＴ１膜會形成した上で熱
処理（アニール、約９００℃）するようにしてもよい。
本実施例によればゲート５、ゲート絶縁膜４、絶縁膜６
の全体上Ｔ１等の金属を含むＰＳＧ膜１膜上０覆ってい
るので、ファイナルパッシベーション膜にＰ ５ｉ３
ＮＬ膜９を使用してもＨはＰＳＧ膜１膜上０いて吸収さ
れ、ゲート絶縁膜４には移動されない。したがって、前
例と同様にしきい値電圧のシフトラ防止でき、特性劣化
を防止できる。
の全体上Ｔ１等の金属を含むＰＳＧ膜１膜上０覆ってい
るので、ファイナルパッシベーション膜にＰ ５ｉ３
ＮＬ膜９を使用してもＨはＰＳＧ膜１膜上０いて吸収さ
れ、ゲート絶縁膜４には移動されない。したがって、前
例と同様にしきい値電圧のシフトラ防止でき、特性劣化
を防止できる。
なお、ＰＳＧ膜は、第３図のようにＡｔ配線層７．８の
上に形成し；１ＰｓＧ膜１０Ａとしてもよく、更ＫＰＢ
Ｇ膜の代りに８１０２膜を使用してもよい。
上に形成し；１ＰｓＧ膜１０Ａとしてもよく、更ＫＰＢ
Ｇ膜の代りに８１０２膜を使用してもよい。
第４図は本発明の第３実施例であり、前２例と同一部分
には同一符号を付している。本実施例はファイナルパッ
シベーション膜トしてのｐ−ｓｔ。
には同一符号を付している。本実施例はファイナルパッ
シベーション膜トしてのｐ−ｓｔ。
Ｎ、膜９Ａ自身にＴ１等をドープしてＴ１等の金属を含
む層としたものである。ＴｉのドープはＰ−６ｉ３Ｎ４
膜９Ａのデポジションと同時につけるか、或いは膜９Ａ
の形成後にイオン打込み等による。
む層としたものである。ＴｉのドープはＰ−６ｉ３Ｎ４
膜９Ａのデポジションと同時につけるか、或いは膜９Ａ
の形成後にイオン打込み等による。
まｇ、Ｔｉの他にＰａＸ Ｐｔでもよいことは前例と同
じである。
じである。
本実施例によればＰ−８Ｌ３Ｎ４膜９人中に導入された
Ｈは直ちにＴ１等によって吸収されるため、Ｐ−８ｉ、
Ｎ、膜９Ａから■が放出されることはなく、［７，たが
ってゲート絶縁膜４に五が進入することも全くない。し
穴がって、前記各実施例１と全く同様の理由によりしき
い値電圧のシフトラ防止し、特性劣化を防止する。
Ｈは直ちにＴ１等によって吸収されるため、Ｐ−８ｉ、
Ｎ、膜９Ａから■が放出されることはなく、［７，たが
ってゲート絶縁膜４に五が進入することも全くない。し
穴がって、前記各実施例１と全く同様の理由によりしき
い値電圧のシフトラ防止し、特性劣化を防止する。
なお、Ｐ−８ｉ３Ｎ、膜を例に説明し女が、本発明は前
記各実施例に限られるものではなく、種々の変形１１ｉ
Ｑが考えられることは言うまでもない。
記各実施例に限られるものではなく、種々の変形１１ｉ
Ｑが考えられることは言うまでもない。
以上のように本発明の半導体装置によれば、ゲート絶縁
膜とＨの供給源となるＨを含む領域あるいは含み易い領
域との間にＨ全吸収するＴ１等の金属會含む層を介在さ
せているので、■はこの金属によシ吸収されてゲート絶
縁膜に侵入することはない。これによシゲート絶縁膜中
でホットキャリアによる影響が抑止されるのでしきい値
電圧のシフト等の特性劣化を防止する。特にＰ −Ｓ
ｉ Ｎ膜を用い穴場合には、Ｐ−８ｉＮ＠の耐湿性と相
俟って装部の信頼性を向上することができるという効果
を奏する。
膜とＨの供給源となるＨを含む領域あるいは含み易い領
域との間にＨ全吸収するＴ１等の金属會含む層を介在さ
せているので、■はこの金属によシ吸収されてゲート絶
縁膜に侵入することはない。これによシゲート絶縁膜中
でホットキャリアによる影響が抑止されるのでしきい値
電圧のシフト等の特性劣化を防止する。特にＰ −Ｓ
ｉ Ｎ膜を用い穴場合には、Ｐ−８ｉＮ＠の耐湿性と相
俟って装部の信頼性を向上することができるという効果
を奏する。
第１図は本発明の半導体装置の第１実１＄Ｊ例の断面図
、 第２図は第２実施例の断面図、 第３図は変形例１の断面図、 第４図は第３実旋例１の断面図である。 １・・・半導体基板、２・・・ソース領域、３・・・ド
レイン領域、ト・・ゲート絶縁膜、５・・・ゲート、６
・・・絶縁膜、７，８・・・Ａｔ配線層、９．９Ａ・・
・プラズマナイトライド膜（ファイナルパッシベーショ
ン）、１０．１ＯＡ・・・リンシリケートガラス、（４
，１０゜１ＯＡ、９Ａ・・・Ｔ１等の金属を含む層）。 第 １ 図 第 ２ 図 に
、 第２図は第２実施例の断面図、 第３図は変形例１の断面図、 第４図は第３実旋例１の断面図である。 １・・・半導体基板、２・・・ソース領域、３・・・ド
レイン領域、ト・・ゲート絶縁膜、５・・・ゲート、６
・・・絶縁膜、７，８・・・Ａｔ配線層、９．９Ａ・・
・プラズマナイトライド膜（ファイナルパッシベーショ
ン）、１０．１ＯＡ・・・リンシリケートガラス、（４
，１０゜１ＯＡ、９Ａ・・・Ｔ１等の金属を含む層）。 第 １ 図 第 ２ 図 に
Claims (1)
- 【特許請求の範囲】 １、絶縁ゲート型電界効果トランジスタを有する半導体
装置であって、前記絶縁ゲート型電界効果トランジヌタ
のゲート絶縁膜が形成された領域上を覆うように水素を
吸着する金属を含む絶縁膜を形成したことを特徴とする
半導体装置。 ２、前記水素を吸着する金属は、Ｔ１、ｐａＸｐｔのい
ずれかであること全特徴とする特許請求の範囲第１項記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21390182A JPS59105364A (ja) | 1982-12-08 | 1982-12-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21390182A JPS59105364A (ja) | 1982-12-08 | 1982-12-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59105364A true JPS59105364A (ja) | 1984-06-18 |
Family
ID=16646891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21390182A Pending JPS59105364A (ja) | 1982-12-08 | 1982-12-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105364A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992003849A1 (en) * | 1990-08-21 | 1992-03-05 | Seiko Epson Corporation | Semiconductor device, semiconductor memory using the same, cmos semiconductor integrated circuit, and process for fabricating the semiconductor device |
| JPH0637790U (ja) * | 1992-10-21 | 1994-05-20 | 浩士 徳久 | 目覚まし機能付きヘッドホンステレオ |
| US5438023A (en) * | 1994-03-11 | 1995-08-01 | Ramtron International Corporation | Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like |
| US5789318A (en) * | 1996-02-23 | 1998-08-04 | Varian Associates, Inc. | Use of titanium hydride in integrated circuit fabrication |
| US5902131A (en) * | 1997-05-09 | 1999-05-11 | Ramtron International Corporation | Dual-level metalization method for integrated circuit ferroelectric devices |
-
1982
- 1982-12-08 JP JP21390182A patent/JPS59105364A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992003849A1 (en) * | 1990-08-21 | 1992-03-05 | Seiko Epson Corporation | Semiconductor device, semiconductor memory using the same, cmos semiconductor integrated circuit, and process for fabricating the semiconductor device |
| US5523595A (en) * | 1990-08-21 | 1996-06-04 | Ramtron International Corporation | Semiconductor device having a transistor, a ferroelectric capacitor and a hydrogen barrier film |
| JPH0637790U (ja) * | 1992-10-21 | 1994-05-20 | 浩士 徳久 | 目覚まし機能付きヘッドホンステレオ |
| US5438023A (en) * | 1994-03-11 | 1995-08-01 | Ramtron International Corporation | Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like |
| US5578867A (en) * | 1994-03-11 | 1996-11-26 | Ramtron International Corporation | Passivation method and structure using hard ceramic materials or the like |
| US5789318A (en) * | 1996-02-23 | 1998-08-04 | Varian Associates, Inc. | Use of titanium hydride in integrated circuit fabrication |
| US5902131A (en) * | 1997-05-09 | 1999-05-11 | Ramtron International Corporation | Dual-level metalization method for integrated circuit ferroelectric devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162892A (en) | Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer | |
| US7238997B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2589327B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7087507B2 (en) | Implantation of deuterium in MOS and DRAM devices | |
| GB2325344A (en) | method of fabricating a gate insulator | |
| JPS63132434A (ja) | 半導体装置の製法 | |
| JPS5910073B2 (ja) | シリコン・ゲ−トｍｏｓ型半導体装置の製造方法 | |
| JPS59105364A (ja) | 半導体装置 | |
| WO2016114055A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| US7256087B1 (en) | Techniques for improving negative bias temperature instability (NBTI) lifetime of field effect transistors | |
| CA1218470A (en) | Semiconductor device with polycrystalline silicon active region and ic including semiconductor device | |
| JP2796049B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH07193059A (ja) | 半導体装置の製造方法 | |
| JP2016213414A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2020126970A (ja) | 炭化珪素半導体装置 | |
| US3512057A (en) | Semiconductor device with barrier impervious to fast ions and method of making | |
| JP3113957B2 (ja) | 半導体装置 | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| JPH0346980B2 (ja) | ||
| US20030008457A1 (en) | Semiconductor device and process for same | |
| JPH0252432A (ja) | 半導体装置の製造方法 | |
| JPH05102482A (ja) | Ｐｍｏｓｆｅｔの構造およびその製造方法 | |
| JPH03185736A (ja) | 半導体装置の製造方法 | |
| JP2024033056A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| JPS61288430A (ja) | 半導体装置 |