JP2014143340A - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2014143340A
JP2014143340A JP2013011850A JP2013011850A JP2014143340A JP 2014143340 A JP2014143340 A JP 2014143340A JP 2013011850 A JP2013011850 A JP 2013011850A JP 2013011850 A JP2013011850 A JP 2013011850A JP 2014143340 A JP2014143340 A JP 2014143340A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
chamber
moisture
semiconductor
water repellent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013011850A
Other languages
English (en)
Other versions
JP6148475B2 (ja
Inventor
Tatsuhiko Koide
出 辰 彦 小
Yoshihiro Ogawa
川 義 宏 小
Masahiro Kiyotoshi
利 正 弘 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013011850A priority Critical patent/JP6148475B2/ja
Priority to US13/953,002 priority patent/US20140213064A1/en
Priority to TW102137378A priority patent/TWI557795B/zh
Priority to CN201310503545.XA priority patent/CN103972045B/zh
Publication of JP2014143340A publication Critical patent/JP2014143340A/ja
Application granted granted Critical
Publication of JP6148475B2 publication Critical patent/JP6148475B2/ja
Priority to US16/837,574 priority patent/US11862484B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】半導体基板の表面を洗浄および乾燥するときに、半導体基板上のパターンの倒壊を抑制することができる半導体製造装置および半導体装置の製造方法を提供する。
【解決手段】本実施形態による半導体製造装置は、チャンバを備える。薬剤供給部は、チャンバ内において洗浄液で洗浄された半導体基板の表面に撥水剤または有機溶媒を供給する。噴霧部は、チャンバ内の雰囲気中に水分を捕捉する水分捕捉剤を噴霧する。
【選択図】図１

Description

本発明による実施形態は、半導体製造装置および半導体装置の製造方法に関する。
半導体装置の製造工程には、リソグラフィ工程、エッチング工程、イオン注入工程などの様々な工程が含まれている。各工程の終了後、次の工程に移る前に、半導体基板の表面に残存した不純物や残渣を除去して半導体基板の表面を清浄にするために、クリーニング（洗浄）工程及び乾燥工程が実施されている。
近年、素子の微細化に伴い、半導体基板上のパターンのアスペクト比が高くなっている。アスペクト比が高くなると、乾燥工程において毛細管現象（表面張力）により、半導体基板上のパターンが倒壊する問題が生じる。
このような問題に対処するために、一般に、有機溶媒であるＩＰＡを洗浄工程に用いることが考えられる。ＩＰＡを用いた場合、半導体基板Ｗ上の純水がＩＰＡに置換され、半導体基板Ｗの表面はＩＰＡ乾燥される。しかし、チャンバ内の雰囲気中に水分が多く含まれていると、ＩＰＡ乾燥処理時にＩＰＡが水分を吸収して、乾燥時にウォーターマークが半導体基板の表面に形成されるおそれがある。
また、半導体基板の表面を撥水化し、パターンと薬液または純水との間に働く毛管力を低下させる技術が提案されている。しかし、半導体基板の表面を撥水化させるために使用される撥水剤は、水分と反応して失活するものが多い。例えば、洗浄装置において、撥水剤は、チャンバ内の水分と反応し、失活する場合がある。このように撥水剤が失活してしまうと、撥水剤は半導体基板の表面を撥水化させることができず、毛細管現象（表面張力）による半導体基板上のパターンの倒壊を抑制することができない。
特開２００９−１４０９９２号公報 特開２０１２−２０９２９９号公報
半導体基板の表面を洗浄および乾燥するときに、半導体基板上のパターンの倒壊を抑制することができる半導体製造装置および半導体装置の製造方法を提供する。
本実施形態による半導体製造装置は、チャンバを備える。薬剤供給部は、チャンバ内において洗浄液で洗浄された半導体基板の表面に撥水剤または有機溶媒を供給する。噴霧部は、チャンバ内の雰囲気中に水分を捕捉する水分捕捉剤を噴霧する。
第１の実施形態に従った半導体基板の表面処理装置１０の構成の一例を示す図。 半導体基板Ｗ上のパターン４における液体の接触角θを示す図。 第１の実施形態に従ったＮＡＮＤ型フラッシュメモリの製造方法を示す断面図。 第１の実施形態に従った表面処理方法を示すフロー図。 第２の実施形態に従った表面処理方法を示すフロー図。 第３の実施形態に従った半導体基板の表面処理装置３０の構成の一例を示す図。 第３の実施形態による表面処理方法を示すフロー図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１の実施形態）
図１は、第１の実施形態に従った半導体基板の表面処理装置１０の構成の一例を示す図である。表面処理装置１０は、半導体基板（ウェーハ）Ｗの搭載部１００と、液体を供給する液体供給部２００と、半導体基板Ｗを密閉するチャンバ３００と、チャンバ３００内に水分捕捉剤２を噴霧する噴霧部４００とを備えている。
搭載部１００は、回転軸１０２と、スピンベース１０３と、チャックピン１０４とを含む。回転軸１０２は略鉛直方向に延びており、回転軸１０２の上端に円盤状のスピンベース１０３が取り付けられている。回転軸１０２及びスピンベース１０３は、図示しないモータにより回転させることができる。
チャックピン１０４はスピンベース１０３の周縁部に設けられている。チャックピン１０４は、半導体基板Ｗを狭持することによって、半導体基板Ｗをスピンベース１０３上に固定する。搭載部１００は、半導体基板Ｗをほぼ水平に保持して回転させることができる。
液体供給部２００は、半導体基板Ｗの表面の回転中心付近に液体１を吐出する。搭載部１００が半導体基板Ｗを回転させることによって、吐出された液体１は、半導体基板Ｗの半径方向に広がり、半導体基板Ｗの表面に塗布され得る。また、搭載部１００が半導体基板Ｗを回転させることによって、半導体基板Ｗ上の液体１を振り切り、半導体基板Ｗをスピン乾燥させることもできる。半導体基板Ｗの半径方向に飛散した余分な液体１は、廃液管１０５を介して排出される。液体１は、例えば、洗浄液、撥水剤、純水、有機溶媒等である。
液体供給部２００は、半導体基板Ｗを洗浄する洗浄液を半導体基板Ｗの表面に供給する第１の薬液供給部２１０と、撥水性保護膜を形成する撥水剤を半導体基板Ｗの表面に供給する薬剤供給部としての第２の薬液供給部２２０と、純水（ＤＩＷ（Deionized Water））を半導体基板Ｗの表面に供給する純水供給部２３０とを含む。
第１の薬液供給部２１０から供給される洗浄液は、供給管２１２を通ってノズル２１１から吐出される。洗浄液は、例えば、ＳＣ１（アンモニア過水）またはＳＰＭ（Sulfuric acid Hydrogen Peroxide Mixture）等であり、エッチング残渣等を除去するために用いられる薬液である。
第２の薬液供給部２２０から供給される撥水剤は、供給管２２２を通ってノズル２２１から吐出される。撥水剤は、半導体基板Ｗ上に形成されたパターンの表面に撥水性保護膜を形成し、パターン表面を撥水化する薬液である。撥水剤は、例えば、シランカップリング剤である。シランカップリング剤は、分子中に無機材料と親和性、反応性を有する加水分解基と、有機材料に対して化学結合する有機官能基とを有するものであり、例えば、ヘキサメチルジシラザン（ＨＭＤＳ）、テトラメチルシリルジメチルアミン（ＴＭＳＤＭＡ）、トリメチルシリルジエチルアミン（ＴＭＳＤＥＡ）等である。
純水供給部２３０から供給される純水は、供給管２３２を通ってノズル２３１から吐出される。純水は、半導体基板Ｗ上の薬液を洗い流すために用いられる。
噴霧部４００は、チャンバ３００内の雰囲気中に含まれる水分を捕捉するために水分捕捉剤２をチャンバ３００内に噴霧する。水分捕捉剤２は、特に限定しないが、水分と反応し易く、かつ、チャンバ３００、半導体基板Ｗおよび上記撥水剤と反応しない薬剤であればよい。例えば、水分捕捉剤２は、撥水剤としてのシランカップリング剤でよい。シランカップリング剤としては、例えば、上記ＨＭＤＳ、ＴＭＳＤＭＡ、ＴＭＳＤＥＡ等である。
水分捕捉剤２は、撥水剤と同一材料であってもよい。ただし、撥水剤としてＨＭＤＳ、ＴＭＳＤＭＡ、ＴＭＳＤＥＡのいずれかを用いている場合、水分捕捉剤２は、ＨＭＤＳ、ＴＭＳＤＭＡ、ＴＭＳＤＥＡのいずれを用いてもよい。この場合、水分捕捉剤２は、撥水剤と異なる材料であっても差し支えない。
噴霧部４００は、水分捕捉剤２を気化し、チャンバ３００内に噴霧する。これによって、水分捕捉剤２がチャンバ３００内の雰囲気中の水分と反応し、その水分を捕捉する。水分捕捉剤２がチャンバ３００内の水分を吸収すると換言してもよい。
噴霧部４００は、第２の薬液供給部２２０が半導体基板Ｗの表面に撥水剤を供給するタイミングと同時に、あるいは、該タイミングより前にチャンバ３００内の雰囲気中に気化した水分捕捉剤２を噴霧する。噴霧部４００は、第２の薬液供給部２２０が撥水剤を供給している期間中、撥水剤の供給と並行して、チャンバ３００内に水分捕捉剤２を噴霧し続けてもよい。これにより、撥水剤が半導体基板Ｗに供給される前に水分捕捉剤２がチャンバ３００内の水分を充分に捕捉することができる。よって、撥水剤がチャンバ３００内の雰囲気中の水分と反応して失活することを抑制することができる。尚、噴霧部４００は、水分捕捉剤２を連続的に噴霧してもよく、または、瞬間的あるいは断続的に噴霧してもよい。
表面処理装置１０は、チャンバ３００内を真空にする真空装置を備えていてもよい。この場合、真空装置がチャンバ３００内の水分を或る程度外部へ排出し、尚且つ、噴霧部４００が真空引きされたチャンバ３００内に撥水剤を噴霧する。これにより、チャンバ３００内の水分をより効率的に除去することができる。
また、表面処理装置１０は、図示しないエキシマＵＶ（紫外線）照射部を備えていてもよい。エキシマＵＶ照射部は、半導体基板ＷにＵＶ光を照射し、撥水性保護膜を選択的に除去することができる。
図２は、半導体基板Ｗ上のパターン４における液体の接触角θを示す図である。パターン４が微細化されることによって、アスペクト比が大きくなると、液体５が互いに隣接するパターン４間に毛細管現象によって入り込む。この場合、液体５がパターン４にかかる力Ｐは式１のように表される。
Ｐ＝２×γ×ｃｏｓθ・Ｈ／ＳＰＡＣＥ （式１）
ここで、ＳＰＡＣＥは、互いに隣接するパターン４間の距離を示す。Ｈは、パターン４の高さを示す。γは、液体５の表面張力を示す。
接触角θが９０°に近付くと、ｃｏｓθが０に近づき、パターンに作用する力Ｐが小さくなることが分かる。接触角θが９０°に近いことは、半導体基板Ｗの表面（パターン４の表面）が撥水化されていることを意味する。従って、半導体基板Ｗの表面（パターン４の表面）を撥水化することによって、パターンの倒壊を抑制することができる。
半導体基板Ｗの表面を撥水化するために、シランカップリング剤等の撥水剤を用いて、半導体基板Ｗの表面に撥水性保護膜を形成する（シリル化処理）。しかし、チャンバ３００内に水分があると、シランカップリング剤は、チャンバ３００内の水分と加水分解反応を起こし、撥水化の機能を失ってしまう。即ち、シランカップリング剤は、失活してしまう。例えば、シランカップリング剤が図１に示す半導体基板Ｗの回転中心部に供給された場合、シランカップリング剤が半導体基板Ｗの周縁部に行き渡るまでに水分と反応して失活してしまうおそれがある。この場合、半導体基板Ｗの中心部近傍のパターン４には撥水性保護膜が形成されるが、半導体基板Ｗの周縁部近傍のパターン４には撥水性保護膜が形成されない。
これに対し、本実施形態では、撥水剤の供給時またはその供給前に、噴霧部４００が気化した水分捕捉剤２をチャンバ３００内に噴霧する。水分捕捉剤２がチャンバ３００内の水分と反応するため、撥水剤の供給時には、チャンバ３００内の水分量が激減している。これにより、撥水剤の失活が抑制される。その結果、半導体基板Ｗの表面および該表面上のパターン４の表面を確実に撥水化し、接触角θを９０°に近付けることができ、半導体基板Ｗ上のパターン４の倒壊を抑制することができる。
図３（Ａ）〜図３（Ｄ）は、第１の実施形態に従ったＮＡＮＤ型フラッシュメモリの製造方法を示す断面図である。図４は、第１の実施形態に従った表面処理方法を示すフロー図である。
本実施形態による表面処理方法は、例えば、ＮＡＮＤ型フラッシュメモリの電荷蓄積層ＣＡ（例えば、フローティングゲート）の加工における半導体基板１０の洗浄および乾燥工程に適用される。電荷蓄積層ＣＡの加工には側壁転写プロセスが用いられることが多いが、ここでは説明を簡略化するために通常のレジスト転写プロセスを用いている。勿論、本実施形態は、側壁転写プロセスにおける洗浄および乾燥工程に適用することもできる。また、本実施形態は、ＮＡＮＤ型フラッシュメモリ以外の半導体装置の製造工程にも適用することもできる。
まず、半導体基板Ｗ上にゲート絶縁膜２０を形成する。ゲート絶縁膜２０は、例えば、半導体基板Ｗを熱酸化することによって形成される。ゲート絶縁膜２０の膜厚は、例えば、約５ｎｍである。
次に、ゲート絶縁膜２０上にポリシリコン層３０を形成する。ポリシリコン層３０は、電荷蓄積層ＣＡの材料として用いられる。ポリシリコン層３０の膜厚は、例えば、約１００ｎｍである。
次に、ポリシリコン層３０上にシリコン窒化膜４０を形成する。シリコン窒化膜４０は、エッチングストッパとして機能する。シリコン窒化膜４０の膜厚は、例えば、約１００ｎｍである。
次に、シリコン窒化膜４０上にシリコン酸化膜５０を形成する。シリコン酸化膜５０は、ポリシリコン層３０（電荷蓄積層ＣＡ）等を加工するためのハードマスクＨＭとして用いられる。シリコン酸化膜５０の膜厚は、例えば、２５０ｎｍである。
次に、シリコン酸化膜５０上に犠牲膜６０を形成する。犠牲膜６０は、シリコン酸化膜５０を選択的にエッチングできる材料であればよい。例えば、犠牲膜６０は、シリコン窒化膜、ポリシリコン等でよい。犠牲膜６０の膜厚は、例えば、１００ｎｍである。
次に、リソグラフィ技術を用いて、犠牲膜６０上にレジスト層７０を形成する。レジスト層７０は、犠牲膜６０を電荷蓄積層ＣＡのパターンに加工するためにパターニングされる。例えば、レジスト層７０は、ライン・アンド・スペースのパターンに形成される。レジスト層７０のライン幅およびスペース幅は、例えば、それぞれ約２０ｎｍである。これにより、図３（Ａ）に示す構造が得られる。
次に、レジスト層７０をマスクとして用いて、ＲＩＥ（Reactive Ion Etching）法で犠牲膜６０を加工する。
次に、例えば、ＳＰＭ（硫酸および過酸化水素水の混合液）を用いてレジスト層７０を除去した後、犠牲膜６０をマスクとして用いて、ＲＩＥ法でシリコン酸化膜５０を加工する。シリコン酸化膜５０のエッチングは、シリコン窒化膜４０によってストップする。これにより、図３（Ｂ）に示すようにハードマスクＨＭの構造が得られる。このとき、ハードマスクＨＭのアスペクト比は、約１０である。尚、犠牲膜６０は、シリコン酸化膜５０のエッチング時に除去され得る。
尚、側壁転写プロセスを用いた場合、犠牲膜６０は、側壁マスク（図示せず）の芯材として用いられる。例えば、犠牲膜６０の幅をスリミングによって狭めた後に、犠牲膜６０の上に側壁膜（図示せず）を堆積する。その後、側壁膜をエッチングバックすることによって、犠牲膜６０の両側面に側壁膜を側壁マスクとして残置させる。犠牲膜６０を除去することによって側壁マスクが形成される。側壁マスクをマスクとして用いてシリコン酸化膜５０をエッチングすれば、リソグラフィ技術によって形成可能な最小加工寸法Ｆ（Feature size）よりも微細なライン幅およびスペース幅を有するハードマスクＨＭを形成することができる。このように、ハードマスクＨＭは側壁転写プロセスを用いて加工されたものであってもよい。勿論、側壁転写プロセスを繰り返し、ハードマスクＨＭをさらに微細なパターンに加工してもよい。
次に、シリコン酸化膜５０のエッチングにおいて発生したエッチング残渣を除去するために半導体基板Ｗを洗浄する。例えば、半導体基板Ｗは、ＳＰＭまたはＳＣ１を用いて洗浄処理される。
洗浄処理後、純水で薬液を洗い流す。このとき、純水が互いに隣接するハードマスクＨＭ間に入り込む。純水がハードマスクＨＭ間に存在する状態のもとで乾燥すると、純水の毛細管力あるいは表面張力（上記式１の力Ｐ）によってハードマスクＨＭが倒壊するおそれがある。
そこで、本実施形態による表面処理装置１０は、洗浄処理の後、半導体基板Ｗおよびパターンの表面上に撥水性保護膜Ｒを形成する。以下、図４を参照して、撥水性保護膜Ｒの形成方法を説明する。
図４は、第１の実施形態に従った表面処理方法を示すフロー図である。図４に示すように、半導体基板Ｗを搭載部１０に載せた（Ｓ１０）後、搭載部１０は、半導体基板Ｗを回転させる。第１の薬液供給部２１０がチャンバ３００内に配置された半導体基板Ｗの表面に該半導体基板Ｗを洗浄する洗浄液を供給する。洗浄液は、半導体基板Ｗの回転によって半導体基板Ｗの表面全体に行き渡る。これにより、エッチング残渣を除去する（Ｓ２０：洗浄処理）。半導体基板Ｗの洗浄後、純水供給部２３０が半導体基板Ｗに純水を供給する。純水は、半導体基板Ｗの回転によって半導体基板Ｗの表面全体に行き渡る。これにより、半導体基板Ｗの表面上の洗浄液を純水で洗い流す（Ｓ３０：純水リンス処理）。
次に、噴霧部４００が水分捕捉剤２を気化してチャンバ３００内に噴霧する。これにより、チャンバ３００内の雰囲気中の水分が水分捕捉剤２によって捕捉される（Ｓ４０：水分捕捉処理）。水分捕捉剤２は、例えば、シランカップリング剤としてのＨＭＤＳでよい。この場合、ＨＭＤＳは、水分と反応し、シラノールになる。さらに、２分子のシラノールが不活性なシロキサンに縮合する。このように、水分捕捉剤２は、水分と反応して不活性物質に変化するので、チャンバ３００内の水分を減少させることができる。
水分捕捉剤２の噴霧と同時、あるいは、その後に、第２の薬液供給部２２０が撥水剤を半導体基板Ｗの表面に供給する（Ｓ５０：シリル化処理）。撥水剤は、半導体基板Ｗの回転によって半導体基板Ｗの表面全体に行き渡る。撥水剤は、例えば、シランカップリング剤としてのＴＭＳＤＭＡである。このとき、チャンバ３００内に水分はほとんど無いので、撥水剤は失活することなく半導体基板Ｗの全面に行き渡ることができる。これにより、撥水保護膜Ｒが半導体基板Ｗ上のパターンの表面全体に形成される。
また、半導体基板Ｗ上のパターンがシリコン窒化膜やポリシリコン等のシリコン系の膜の場合、シランカップリング剤を用いたシリル化処理を行ってもシリル化反応が不十分となり、十分な撥水性を得られない場合がある。その場合、ステップＳ５０の前に、他の薬液を用いてシリコン系パターンの表面をシリコン酸化物系の化学酸化膜に変える。その後に、シリル化処理を行えば、シリル化処理後の撥水性を向上させることができる。
また、ＲＩＥ法によるエッチング後には残渣が多く発生する。残渣が残った状態では撥水性保護膜は形成されにくい。従って、洗浄処理によって残渣を除去することは、撥水性保護膜を形成するために有効である。さらに、ＲＩＥ法によりパターン表面にプラズマダメージが蓄積され、ダングリングボンドができる。酸化効果のある洗浄液で改質処理すると、ダングリングボンドはＯＨ基で終端される。ＯＨ基が多く存在すると、シリル化反応確率が高くなり、撥水性保護膜が形成されやすくなる。このため、撥水性がより高くなる。尚、パターンがシリコン酸化膜で形成されている場合であっても同様の効果が得られる。また、洗浄薬液が改質効果（酸化効果）を兼ね備えるものであれば、洗浄液は、洗浄処理および改質処理の両方を同時に実行することができる。
次に、純水供給部２３０が純水を半導体基板Ｗ上に供給し、半導体基板Ｗの表面を再度リンスする（Ｓ６０：純水リンス処理）。純水は、半導体基板Ｗの回転によって半導体基板Ｗの表面全体に行き渡る。次に、搭載部１００が半導体基板Ｗの回転速度を所定速度まで速めることによって半導体基板Ｗの表面にある純水を振り切り、乾燥させる（Ｓ７０：スピン乾燥処理）。このとき、ハードマスクＨＭの表面は既に撥水状態であるため、純水は半導体基板Ｗから除去されやすい。また、純水が互いに隣接するハードマスクＨＭのパターン間に存在しても、ハードマスクＨＭの表面は既に撥水状態であるため、その純水による毛細管力または表面張力は非常に弱い。よって、ハードマスクＨＭは倒壊し難い。
次に、ハードマスクＨＭをマスクとして用いて、ＲＩＥ法でポリシリコン層３０、ゲート絶縁膜２０、半導体基板Ｗを加工する。これにより、図３（Ｄ）に示す構造が得られる。
その後、既知のプロセスを用いて、ＳＴＩ（Shallow Trench Isolation）、ＩＰＤ（Inter Poly Dielectric）、コントロールゲート等を形成することによってＮＡＮＤ型フラッシュメモリが完成する。
このように、本実施形態では、半導体基板Ｗの表面に撥水剤を供給するタイミングと同時、あるいは、該タイミングより前にチャンバ３００内の雰囲気中に水分捕捉剤２が噴霧される。これにより、撥水剤が半導体基板Ｗに供給される前に水分捕捉剤２がチャンバ３００内の水分を捕捉する。よって、撥水剤がチャンバ３００内の雰囲気中の水分と反応して失活することを抑制することができる。その結果、本実施形態は、半導体基板Ｗの表面を確実に撥水化し、半導体基板Ｗ上のパターンの倒壊を抑制することができる。
（第２の実施形態）
第２の実施形態による表面処理装置１０および表面処理方法は、撥水剤に代えて有機溶媒を用いている点で第１の実施形態と異なる。よって、図１の第２の薬液供給部２２０は、撥水剤ではなく、有機溶媒を半導体基板Ｗへ供給する。この場合、図４に示すステップＳ６０の純水リンス処理は不要となる。第２の実施形態のその他の構成および工程は、第１の実施形態の対応する構成および工程と同様でよい。第２の実施形態による表面処理装置の構成は、基本的に図１に示す表面処理装置１０と同様であるので、その詳細な説明を省略する。
第２の実施形態において、有機溶媒は、例えば、ＩＰＡである。水分捕捉剤２は、第１の実施形態における水分捕捉剤２と同様に、撥水剤でよい。尚、第２の実施形態では、撥水剤に代えて有機溶媒を用いている。これは、ほとんどの有機溶媒は、表面張力が低く、かつ、揮発性が高いという特性を有するためである。表面張力が低いことによって、上述の通り、半導体基板Ｗ上のパターンの倒壊を抑制することができる。揮発性が高いことによって、乾燥処理が速くかつ容易になる。従って、第２の薬液供給部２２０から供給される液体は、特に有機溶媒に限定せず、表面張力が低い液体であればよい。その液体がさらに高い揮発性を有する場合、乾燥処理において有利になるので好ましい。
噴霧部４００は、第２の薬液供給部２２０が半導体基板Ｗの表面に有機溶媒を供給するタイミングと同時に、あるいは、該タイミングより前にチャンバ３００内の雰囲気中に水分捕捉剤２を噴霧する。噴霧部４００は、第２の薬液供給部２２０が有機溶媒を供給している期間中、有機溶媒の供給と並行して、チャンバ３００内に水分捕捉剤２を噴霧し続けてもよい。これにより、有機溶媒が半導体基板Ｗに供給される前に水分捕捉剤２がチャンバ３００内の水分を捕捉することができる。よって、有機溶媒がチャンバ３００内の雰囲気中の水分を吸収することを抑制し、半導体基板Ｗ上のパターンの表面上にある水分が有機溶媒に置換される。尚、噴霧部４００は、水分捕捉剤２を連続的に噴霧してもよく、瞬間的あるいは断続的に噴霧してもよい。
図５は、第２の実施形態に従った表面処理方法を示すフロー図である。図５のステップＳ１０〜Ｓ４０は、図４のステップＳ１０〜Ｓ４０と同様であるので、詳細な説明を省略する。
ステップＳ４０における水分捕捉剤２の噴霧と同時、あるいは、その後に、第２の薬液供給部２２０が有機溶媒（例えば、ＩＰＡ）を半導体基板Ｗの表面に供給する（Ｓ５１）。このとき、チャンバ３００内には水分がほとんど無いので、有機溶媒は吸湿することなく半導体基板Ｗの全面に行き渡る。これにより、半導体基板Ｗ上のパターンの表面上にある水分が有機溶媒に置換されるので、ＩＰＡ乾燥処理時に、ウォーターマークが半導体基板Ｗの表面に形成されることを抑制することができる。
その後、半導体基板Ｗは、スピン乾燥処理によって乾燥される。図５に示すステップＳ７０は、図４のステップＳ７０と同様である。
一般に、有機溶媒であるＩＰＡを洗浄工程に用いた場合、半導体基板Ｗ上の純水がＩＰＡに置換され、半導体基板Ｗの表面はＩＰＡ乾燥される（ＩＰＡ乾燥処理）。しかし、チャンバ３００内の雰囲気中に水分が多く含まれていると、ＩＰＡ乾燥処理時にＩＰＡがチャンバ３００内の水分を吸収して、乾燥時にウォーターマークが半導体基板Ｗの表面に形成されるおそれがある。
第２の実施形態によれば、半導体基板Ｗの表面に有機溶媒を供給するタイミングと同時、あるいは、該タイミングより前にチャンバ３００内の雰囲気中に水分捕捉剤２が噴霧される。これにより、有機溶媒が半導体基板Ｗに供給される前に水分捕捉剤２がチャンバ３００内の水分を捕捉することができる。よって、有機溶媒は、チャンバ３００内の水分を吸収すること無く、半導体基板Ｗおよびパターンの表面の水分に置き換わることができる。半導体基板Ｗ上のパターン上の表面の水分がＩＰＡで置換されている場合、半導体基板Ｗの表面における液体５の濡れ性は良くなり、上記式１のｃｏｓθが大きくなるが、上記式１のγが小さくなる。これにより、力Ｐは全体として小さくなる。その結果、半導体基板Ｗ上のパターンの倒壊を抑制することができ、かつ、ウォーターマークが半導体基板Ｗの表面に形成されることを抑制することができる。
上記第１および第２の実施形態は、上記ハードマスクＨＭのパターンに限らず、高アスペクト比を有する任意のパターンに適用できる。また、上記第１および第２の実施形態は、半導体基板Ｗの洗浄工程に限らず、リソグラフィ工程の現像後のレジストパターンにも適用できる。
また、第１の実施形態において、図１に示す噴霧部４００は、チャンバ３００の上部に配置されていてもよいが、第２の薬液供給部２２０と一体に形成されていてもよい。水分捕捉剤２が撥水剤と同一材料である場合、噴霧部４００と第２の薬液供給部２２０とを一体形成することによって、配管を共通化することができる。これにより、配管の引き回しが比較的容易となる。
第１の実施形態および第２の実施形態は組み合わせることもできる。この場合、表面処理装置１０は、撥水剤を供給する撥水剤供給部と、ＩＰＡを供給するＩＰＡ供給部との両方を備える。例えば、表面処理装置１０は、半導体基板Ｗの洗浄後、純水で洗浄液をリンスし、第２の実施形態に従った方法でＩＰＡを半導体基板Ｗへ供給する。これにより、半導体基板Ｗ上の水がＩＰＡに置換される。次に、表面処理装置１０は、第１の実施形態に従った方法で撥水剤を半導体基板Ｗへ供給する。これにより、半導体基板Ｗの表面（パターンの表面）に撥水性保護膜が形成される。次に、表面処理装置１０は、再度、第２の実施形態に従った方法でＩＰＡを半導体基板Ｗへ供給し、撥水剤をＩＰＡに置換する。さらに、表面処理装置１０は、再度、純水を半導体基板Ｗへ供給しＩＰＡを純水に置換する。その後、表面処理装置１０は、半導体基板Ｗをスピンさせることによって乾燥させる。このとき、半導体基板Ｗ上のパターンの表面は撥水状態となっているので、半導体基板Ｗ上のパターンは倒壊することなく半導体基板Ｗは乾燥され得る。
（第３の実施形態）
図６（Ａ）および図６（Ｂ）は、第３の実施形態に従った半導体基板の表面処理装置３０の構成の一例を示す図である。第１および第２の実施形態では、一枚ずつ半導体基板Ｗを処理する枚様式の表面処理装置１０である。これに対し、第３の実施形態による表面処理装置３０は、複数の半導体基板Ｗを一括で処理するバッチ式装置である。従って、チャンバ３００は、複数の半導体基板Ｗ（例えば、２ロット分の半導体基板Ｗ）を一度に収容する。半導体基板Ｗを処理する際に、チャンバ３００はその内部を真空状態に維持することができる。
薬剤供給部２２０は、複数の半導体基板Ｗに有機溶媒（例えば、ＩＰＡ）を供給するために、気化した有機溶媒３をチャンバ３００内に噴霧する。有機溶媒３は、気化されているので、複数の半導体基板Ｗの表面に行き渡ることができる。また、噴霧部４００は、チャンバ３００内に気化した水分捕捉剤２を噴霧する。水分捕捉剤２も、気化されているので、複数の半導体基板Ｗの表面に行き渡ることができる。尚、薬剤供給部２２０および噴霧部４００の形態は、特に限定せず、図６（Ａ）および図６（Ｂ）に示すようなノズル型であってもよく、あるいは、図１に示すような箱型であってもよい。
有機溶媒は、第２の実施形態における有機溶媒と同様に、例えば、ＩＰＡでよい。水分捕捉剤２は、第１の実施形態における水分捕捉剤と同様に撥水剤のいずれかでよい。
純水容器５００は、純水（ＤＩＷ）を溜めており、１バッチ分の半導体基板Ｗを純水に浸漬することができる容器である。純水容器５００内の純水は、循環しており、不純物の少ない状態を維持するために使用後にろ過されて再利用される。
図７は、第３の実施形態による表面処理方法を示すフロー図である。図６（Ａ）、図６（Ｂ）および図７を参照して、第３の実施形態による表面処理方法を説明する。
まず、半導体基板Ｗは、洗浄液によって洗浄処理される（Ｓ２２）。洗浄処理は、チャンバ３００の外部で実行されてもよく、あるいは、チャンバ３００の内部で実行されてもよい。第３の実施形態では、半導体基板Ｗは、チャンバ３００の外部で洗浄され、その後、純水で洗浄液を洗い流した後に、チャンバ３００内に配置されるものとする。
また、洗浄処理は、各半導体基板Ｗごとに行なってもよく、あるいは、複数の半導体基板Ｗを一括でバッチ処理してもよい。洗浄処理をバッチで行なう場合、純水容器５００と同様の容器（図示せず）に洗浄液を溜めておき、その容器内の洗浄液に複数の半導体基板Ｗを浸漬すればよい。尚、チャンバ３００内にて洗浄処理を実行する場合については、後述の変形例において説明する。
上述の通り、洗浄処理の後、半導体基板Ｗ上の洗浄液を純水で洗い流す（Ｓ３２）。次に、図６（Ａ）に示すように、複数の半導体基板Ｗを真空状態のチャンバ３００内に導入し、半導体基板Ｗを純水容器５００に浸漬させて半導体基板Ｗの表面を純水でリンスする（Ｓ４２）。半導体基板Ｗをチャンバ３００内に配置する前あるいはその後に、噴霧部４００が水分捕捉剤２を気化してチャンバ３００内に噴霧する。これにより、チャンバ３００内の雰囲気中の水分が水分捕捉剤２によって捕捉される（Ｓ５２）。
水分捕捉剤２の噴霧と同時、あるいは、その後に、薬剤供給部２２０が気化した有機溶媒３を半導体基板Ｗの表面に噴霧する（Ｓ６２）。有機溶媒３は、気化された状態で噴霧されるので、複数の半導体基板Ｗの表面に容易に行き渡ることができる。このとき、チャンバ３００内に水分はほとんど無いので、有機溶媒３は吸湿することなく複数の半導体基板Ｗの全面に行き渡ることができる。これにより、薬剤供給部２２０が有機溶媒３を供給する場合、半導体基板Ｗの全面の水分が有機溶媒（例えば、ＩＰＡ）３に容易に置換される。
次に、半導体基板Ｗを純水容器５００から取出して乾燥させる（Ｓ７２）。このとき、ハードマスクＨＭの表面の水分は、有機溶媒３に置換されている。従って、純水は半導体基板Ｗから除去されやすく、ハードマスクＨＭのパターンは倒壊しにくい。また、ウォーターマークが半導体基板Ｗの表面に形成されることを抑制することができる。
第３の実施形態のその他の工程は、第２の実施形態の対応する工程と同様でよい。これにより、第３の実施形態は、複数の半導体基板Ｗを１バッチとして一括でＩＰＡ乾燥処理することができる。第３の実施形態は、第２の実施形態と同様の効果を得ることができる。
（第３の実施形態の変形例）
第３の実施形態では、半導体基板Ｗの洗浄処理（図７のＳ２２）および洗浄液の純水リンス処理（図７のＳ３２）は、チャンバ３００の外部で実行されていた。本変形例では、半導体基板Ｗの洗浄処理および洗浄液の純水リンス処理をリンチャンバ３００の内部にて実行する。この場合には、最初、処理容器５００に洗浄液を溜めておき、洗浄処理の実行後、処理容器５００内の洗浄液を純水に入れ替えればよい。このとき、半導体基板Ｗは、処理容器５００内に収容されたままでもよい。あるいは、半導体基板Ｗは、洗浄処理後、一旦、処理容器５００から引き上げられ、容器５００内の洗浄液を純水に入れ替えた後に、処理容器５００内に再度収容して純水でリンス処理してもよい。
洗浄液を純水でリンスした後、半導体基板Ｗを処理容器５００から引き上げ、図７に示すステップＳ４２〜Ｓ７２を実行する。これにより、本変形例は、半導体基板Ｗをバッチごとに洗浄処理および乾燥処理することがきる。従って、本変形例も第３の実施形態と同様の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０・・・表面処理装置、Ｗ・・・半導体基板、１００・・・搭載部、２００・・・液体供給部、３００・・・チャンバ、４００・・・噴霧部、２１０・・・第１の薬液供給部、２２０・・・第２の薬液供給部（薬剤供給部）、２３０・・・純水供給部

Claims (8)

  1. チャンバと、
    前記チャンバ内において洗浄液で洗浄された半導体基板の表面に
    撥水剤または有機溶媒を供給する薬剤供給部と、
    前記チャンバ内の雰囲気中に水分を捕捉する水分捕捉剤としてシランカップリング剤を噴霧する噴霧部とを備え、
    前記噴霧部は、前記薬剤供給部が前記半導体基板の表面に前記撥水剤または前記有機溶媒を供給するタイミングと同時、あるいは、該タイミングより前に前記チャンバ内の雰囲気中に前記水分捕捉剤を噴霧することを特徴とする半導体製造装置。
  2. チャンバと、
    前記チャンバ内において洗浄液で洗浄された前記半導体基板の表面に撥水剤または有機溶媒を供給する薬剤供給部と、
    前記チャンバ内の雰囲気中に水分を捕捉する水分捕捉剤を噴霧する噴霧部とを備えた半導体製造装置。
  3. 前記水分捕捉剤は、前記撥水剤と同一材料であることを特徴とする請求項２に記載の半導体製造装置。
  4. 前記撥水剤は、シランカップリング剤であり、前記有機溶媒は、イソプロピルアルコールであることを特徴とする請求項２または請求項３に記載の半導体製造装置。
  5. 前記噴霧部は、前記薬液供給部が前記半導体基板の表面に前記撥水剤または前記有機溶媒を供給するタイミングと同時、あるいは、該タイミングより前に前記チャンバ内の雰囲気中に前記水分捕捉剤を噴霧することを特徴とする請求項２から請求項４のいずれか一項に記載の半導体製造装置。
  6. 前記薬剤供給部は、前記半導体基板の表面に前記有機溶媒を噴霧することを特徴とする請求項２から請求項５のいずれか一項に記載の半導体製造装置。
  7. 前記チャンバは、複数の前記半導体基板を収容し、
    前記薬剤供給部は、複数の前記半導体基板の表面に前記有機溶媒を噴霧することを特徴とする請求項２から請求項６のいずれか一項に記載の半導体製造装置。
  8. チャンバと、前記チャンバ内に撥水剤または有機溶媒を供給する薬剤供給部と、前記チャンバ内に、水分を捕捉する水分捕捉剤を噴霧する噴霧部とを備えた半導体製造装置を用いて半導体装置を製造する方法であって、
    洗浄液で洗浄された半導体基板をチャンバ内に配置し、
    前記チャンバ内の雰囲気中に水分を捕捉する水分捕捉剤を噴霧し、
    前記水分捕捉剤の噴霧と同時、あるいは、その後に、撥水剤または有機溶媒を前記半導体基板の表面に供給することを具備する半導体装置の製造方法。
JP2013011850A 2013-01-25 2013-01-25 半導体製造装置および半導体装置の製造方法 Active JP6148475B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013011850A JP6148475B2 (ja) 2013-01-25 2013-01-25 半導体製造装置および半導体装置の製造方法
US13/953,002 US20140213064A1 (en) 2013-01-25 2013-07-29 Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
TW102137378A TWI557795B (zh) 2013-01-25 2013-10-16 半導體製造設備及半導體裝置之製造方法
CN201310503545.XA CN103972045B (zh) 2013-01-25 2013-10-23 半导体制造设备及半导体器件的制造方法
US16/837,574 US11862484B2 (en) 2013-01-25 2020-04-01 Semiconductor manufacturing apparatus and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013011850A JP6148475B2 (ja) 2013-01-25 2013-01-25 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014143340A true JP2014143340A (ja) 2014-08-07
JP6148475B2 JP6148475B2 (ja) 2017-06-14

Family

ID=51223390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013011850A Active JP6148475B2 (ja) 2013-01-25 2013-01-25 半導体製造装置および半導体装置の製造方法

Country Status (4)

Country Link
US (2) US20140213064A1 (ja)
JP (1) JP6148475B2 (ja)
CN (1) CN103972045B (ja)
TW (1) TWI557795B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748091B2 (en) 2015-04-01 2017-08-29 Toshiba Memory Corporation Substrate treatment apparatus and substrate treatment method
JP2018206796A (ja) * 2017-05-30 2018-12-27 東京エレクトロン株式会社 基板処理方法
WO2022244516A1 (ja) * 2021-05-17 2022-11-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6148475B2 (ja) 2013-01-25 2017-06-14 株式会社東芝 半導体製造装置および半導体装置の製造方法
JP6484144B2 (ja) * 2014-10-17 2019-03-13 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
CN111933520B (zh) * 2020-10-09 2021-02-09 晶芯成(北京)科技有限公司 一种晶圆表面处理方法和表面处理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195821A (ja) * 1998-12-24 2000-07-14 Nec Corp 半導体製造方法及び装置
JP2010258068A (ja) * 2009-04-22 2010-11-11 Tokyo Electron Ltd 液処理装置および液処理方法
JP2011129583A (ja) * 2009-12-15 2011-06-30 Toshiba Corp 半導体基板の表面処理装置及び方法
JP2012138482A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2012209299A (ja) * 2011-03-29 2012-10-25 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273083A (ja) * 1994-03-30 1995-10-20 Nippon Telegr & Teleph Corp <Ntt> 微細パターン形成法
US6027760A (en) * 1997-12-08 2000-02-22 Gurer; Emir Photoresist coating process control with solvent vapor sensor
US7077585B2 (en) * 2002-07-22 2006-07-18 Yoshitake Ito Developing method and apparatus for performing development processing properly and a solution processing method enabling enhanced uniformity in the processing
TWI286353B (en) * 2004-10-12 2007-09-01 Tokyo Electron Ltd Substrate processing method and substrate processing apparatus
JP4514657B2 (ja) * 2005-06-24 2010-07-28 株式会社Ｓｏｋｕｄｏ 基板処理装置
US7592264B2 (en) * 2005-11-23 2009-09-22 Fsi International, Inc. Process for removing material from substrates
KR101019445B1 (ko) * 2006-04-18 2011-03-07 도쿄엘렉트론가부시키가이샤 액 처리 장치
ATE424038T1 (de) * 2006-06-16 2009-03-15 Tokyo Electron Ltd Flüssigkeitsbearbeitungsvorrichtung und - verfahren
JP4907400B2 (ja) * 2006-07-25 2012-03-28 大日本スクリーン製造株式会社 基板処理装置及び基板処理方法
US8051862B2 (en) * 2006-07-26 2011-11-08 Tokyo Electron Limited Liquid processing apparatus and liquid processing method
JP2008034648A (ja) * 2006-07-28 2008-02-14 Dainippon Screen Mfg Co Ltd 基板処理装置
JP4763567B2 (ja) * 2006-10-03 2011-08-31 大日本スクリーン製造株式会社 基板処理装置
JP5143498B2 (ja) * 2006-10-06 2013-02-13 東京エレクトロン株式会社 基板処理方法、基板処理装置、プログラムならびに記録媒体
JP4886544B2 (ja) * 2007-02-09 2012-02-29 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
US9732416B1 (en) * 2007-04-18 2017-08-15 Novellus Systems, Inc. Wafer chuck with aerodynamic design for turbulence reduction
JP2009140992A (ja) 2007-12-04 2009-06-25 Tecdia Kk チューナブルレーザ光源及びその制御方法
JP5016525B2 (ja) * 2008-03-12 2012-09-05 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
US7838425B2 (en) 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
JP2010007168A (ja) 2008-06-30 2010-01-14 Seiko Epson Corp 表面処理装置および表面処理方法
JP2010024484A (ja) * 2008-07-17 2010-02-04 Seiko Epson Corp 表面処理装置および表面処理方法
JP5523062B2 (ja) * 2008-11-20 2014-06-18 芝浦メカトロニクス株式会社 基板処理装置および基板処理方法
JP5404364B2 (ja) * 2009-12-15 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法
KR101266620B1 (ko) 2010-08-20 2013-05-22 다이닛뽕스크린 세이조오 가부시키가이샤 기판처리방법 및 기판처리장치
JP5472169B2 (ja) * 2011-03-16 2014-04-16 東京エレクトロン株式会社 液処理装置、液処理方法および記憶媒体
JP5905666B2 (ja) 2011-03-31 2016-04-20 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP5789400B2 (ja) * 2011-04-12 2015-10-07 東京エレクトロン株式会社 液処理方法及び液処理装置
JP2012222329A (ja) * 2011-04-14 2012-11-12 Tokyo Electron Ltd 液処理方法及び液処理装置
JP5890108B2 (ja) * 2011-04-27 2016-03-22 株式会社Ｓｃｒｅｅｎホールディングス 洗浄処理方法
JP5829092B2 (ja) * 2011-10-13 2015-12-09 東京エレクトロン株式会社 液処理装置および液処理方法
JP5996381B2 (ja) * 2011-12-28 2016-09-21 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP6051919B2 (ja) * 2012-04-11 2016-12-27 東京エレクトロン株式会社 液処理装置
JP6148475B2 (ja) 2013-01-25 2017-06-14 株式会社東芝 半導体製造装置および半導体装置の製造方法
JP6229933B2 (ja) * 2013-09-27 2017-11-15 株式会社Ｓｃｒｅｅｎホールディングス 処理カップ洗浄方法、基板処理方法および基板処理装置
JP6281161B2 (ja) * 2013-09-27 2018-02-21 東京エレクトロン株式会社 液処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195821A (ja) * 1998-12-24 2000-07-14 Nec Corp 半導体製造方法及び装置
JP2010258068A (ja) * 2009-04-22 2010-11-11 Tokyo Electron Ltd 液処理装置および液処理方法
JP2011129583A (ja) * 2009-12-15 2011-06-30 Toshiba Corp 半導体基板の表面処理装置及び方法
JP2012138482A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2012209299A (ja) * 2011-03-29 2012-10-25 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748091B2 (en) 2015-04-01 2017-08-29 Toshiba Memory Corporation Substrate treatment apparatus and substrate treatment method
US10290491B2 (en) 2015-04-01 2019-05-14 Toshiba Memory Corporation Substrate treatment apparatus and substrate treatment method
JP2018206796A (ja) * 2017-05-30 2018-12-27 東京エレクトロン株式会社 基板処理方法
WO2022244516A1 (ja) * 2021-05-17 2022-11-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
TWI830205B (zh) * 2021-05-17 2024-01-21 日商斯庫林集團股份有限公司 基板處理方法以及基板處理裝置

Also Published As

Publication number Publication date
TWI557795B (zh) 2016-11-11
US20200251356A1 (en) 2020-08-06
CN103972045A (zh) 2014-08-06
US20140213064A1 (en) 2014-07-31
CN103972045B (zh) 2018-07-27
US11862484B2 (en) 2024-01-02
TW201430939A (zh) 2014-08-01
JP6148475B2 (ja) 2017-06-14

Similar Documents

Publication Publication Date Title
KR101118437B1 (ko) 반도체 기판의 표면 처리 방법
US11862484B2 (en) Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
KR101170255B1 (ko) 반도체 기판의 표면 처리 방법 및 장치
JP6139890B2 (ja) 半導体装置の製造方法および半導体製造装置
US10573508B2 (en) Surface treatment apparatus and method for semiconductor substrate
TWI431682B (zh) Surface treatment method of semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170519

R151 Written notification of patent or utility model registration

Ref document number: 6148475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350