KR101170255B1 - 반도체 기판의 표면 처리 방법 및 장치 - Google Patents

반도체 기판의 표면 처리 방법 및 장치 Download PDF

Info

Publication number
KR101170255B1
KR101170255B1 KR1020100088200A KR20100088200A KR101170255B1 KR 101170255 B1 KR101170255 B1 KR 101170255B1 KR 1020100088200 A KR1020100088200 A KR 1020100088200A KR 20100088200 A KR20100088200 A KR 20100088200A KR 101170255 B1 KR101170255 B1 KR 101170255B1
Authority
KR
South Korea
Prior art keywords
water repellent
semiconductor substrate
diluent
protective film
supply line
Prior art date
Application number
KR1020100088200A
Other languages
English (en)
Other versions
KR20110068824A (ko
Inventor
히사시 오쿠치
타츠히코 코이데
신스케 키무라
요시히로 오가와
히로시 토미타
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20110068824A publication Critical patent/KR20110068824A/ko
Application granted granted Critical
Publication of KR101170255B1 publication Critical patent/KR101170255B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

일 실시태양에서, 반도체 기판의 표면 처리 장치는 그 위에 형성된 볼록 패턴을 갖는 표면이 있는 반도체 기판을 고정하고 반도체 기판을 회전하는 기판 고정 및 회전 유닛, 화학약품 및/또는 순수한 물을 반도체 기판의 표면에 공급하는 제1 공급 유닛, 및 희석된 발수제를 반도체 기판의 표면에 공급하여 볼록 패턴의 표면 위에 발수성 보호막을 형성하는 제2 공급 유닛을 포함한다. 제2 공급 유닛은 발수제를 저장하는 버퍼 탱크, 퍼지 가스를 버퍼 탱크에 공급하는 제1 공급 라인, 희석액을 공급하는 제2 공급 라인, 버퍼 탱크 내부의 발수제를 내보내는 펌프, 펌프로부터 보내어진 발수제를 공급하는 제3 공급 라인, 및 희석액 및 발수제를 혼합하여 희석된 발수제를 생산하는 혼합 밸브를 포함한다.

Description

반도체 기판의 표면 처리 방법 및 장치{APPARATUS AND METHOD OF TREATING SURFACE OF SEMICONDUCTOR SUBSTRATE}
본 출원은 그 전체내용이 본원에 참고문헌으로 도입된 2009.12.15에 출원된 일본 특허 출원 제2009-284361호에 기초하여 우선권 이익을 주장한다.
본원에 설명된 실시태양은 일반적으로 반도체 기판의 표면 처리 방법 및 장치에 관한다.
반도체 장치의 제조 공정은 각종 공정들, 예컨대, 리소그래피 공정, 에칭 공정 및 이온 주입 공정을 포함한다. 각 공정의 종료 후, 다음 공정으로 옮겨가기 전에, 웨이퍼 표면 위에 잔존하는 불순물이나 잔류물을 제거하여 웨이퍼 표면을 청정하게 하기 위한 세정 공정 및 건조 공정이 수행된다.
최근, 소자의 소형화를 위한 진전이 있었고, 그에 수반하여 리소그래피 공정(노출 및 현상) 후에 레지스트 패턴의 현상 및 건조 동안, 모세관 현상에 의해 레지스트 패턴이 붕괴하는 문제점이 발생했다. 이러한 문제를 해결하기 위해서, 레지스트 패턴과 현상액 사이 및 레지스트 패턴과 헹굼을 위한 순수한 물과의 사이에 작용하는 모관력을 저하시키기 위해 레지스트 패턴의 표면을 발수성화(water-repellent)하는 방법이 제안되었다 (예를 들어, 일본 특허 출원 공개 제7-142349호 참조). 이러한 방법 하에서, 유기 물질이 레지스트 패턴의 표면 위에 부착하지만; 그러나, 유기 물질은 리소그래피 공정 후의 에칭 공정에서 레지스트 패턴과 함께 제거된다.
예를 들어, 에칭 공정 후의 웨이퍼의 세정 처리에서는, 웨이퍼의 표면 위에 세정 처리를 위한 화학약품이 공급되고, 그 후에 순수한 물이 공급되어서 헹굼이 수행된다. 헹굼 후에는, 웨이퍼 표면 위에 남아있는 순수한 물을 제거하고 웨이퍼를 건조시키는 건조가 행해진다.
건조를 행하는 방법으로서는, 이소프로필알콜(IPA)을 사용하고 웨이퍼 위의 순수한 물을 IPA로 치환해서 웨이퍼를 건조시키는 공지된 방법이 있다 (예를 들어, 일본 특허 제3866130호 참조). 그러나 여기에는, 건조 동안 액체의 표면 장력에 의해 웨이퍼 위로 형성된 실제 디바이스 패턴이 부서지는 문제가 있었다. IPA보다 낮은 표면 장력을 가지는 히드로플루오로에테르(HFE)에서조차 패턴 붕괴를 억제하는 것이 어려웠다.
이와 같은 문제를 해결하기 위해서, 표면 장력이 0이 되는 초임계 건조가 제안되었다. 그러나, 초임계 건조의 완성도는 거대 직경 웨이퍼에 대한 공정 설비로서의 관점에서 낮다. 고압 가스의 사용 상에 적용되는 각종 법적 규제에 의해, 초임계 건조를 양산 공정에 적용하는 것은 어렵다. 또한, 초임계 대기를 제공하는 챔버 내에 수분 등이 들어갔을 경우, 패턴의 붕괴를 방지할 수 없다는 점에서 초임계 건조는 문제를 가졌다.
일 실시태양에서, 반도체 기판의 표면 처리 장치는, 그 위에 형성된 볼록 패턴을 갖는 표면을 가지는 반도체 기판을 고정하고, 상기 반도체 기판을 회전시키는 기판 고정 및 회전 유닛과, 상기 기판 고정 및 회전 유닛에 고정된 상기 반도체 기판의 표면에 화학약품 및/또는 순수한 물을 공급하는 제1 공급 유닛과, 상기 기판 고정 및 회전 유닛에 고정된 상기 반도체 기판의 표면에 희석된 발수제를 공급하여, 상기 볼록 패턴의 표면에 발수성 보호막을 형성하는 제2 공급 유닛을 포함한다. 제2 공급 유닛은 상기 발수제를 저장하는 버퍼 탱크와, 퍼지 가스를 버퍼 탱크에 공급하는 제1 공급 라인, 희석액을 공급하는 제2 공급 라인, 버퍼 탱크 내의 발수제를 내보내는 펌프, 펌프로부터 내보내진 발수제를 공급하는 제3 공급 라인, 제2 공급 라인과 제3 공급 라인에 연결되고 희석액과 발수제를 혼합하여 희석된 발수제를 생산하는 혼합 밸브, 그리고 혼합 밸브에서 생산된 희석된 발수제를 반도체 기판의 표면에 방출하는 노즐을 포함한다.
반도체 장치의 제조 공정 내의 세척 공정에서 수행될 목적은 반도체 기판 상에 형성된 미세 패턴 구조에 어떠한 결함(패턴 결핍, 흠집, 가늘어지는 패턴, 패어진 기판 등)도 발생시키지 않고 반도체 기판 표면을 청정한 표면 상태로 회복시키는 것이다. 구체적으로, 세척될 표적 물질은 리소그래피 공정에서 사용되는 레지스트 물질, 건식 에칭 공정에서 반도체 웨이퍼 표면 위에 잔류하는 반응 부산물(잔류물) 및 금속 불순물, 유기 오염물 등을 포함하며, 이들 공정은 일반적으로 반도체 제조 공정에서 사용된다. 만일 웨이퍼가 세척될 표적 물질을 남긴 채로 다음의 제조 공정으로 흘러가게 되면, 장치 제조 수율이 저하되어야 한다.
따라서, 세정 공정은 세정 후에 반도체 기판 위에 형성된 미세 패턴 구조에 어떠한 결함(패턴 결핍, 흠집, 가늘어지는 패턴, 패어진 기판 등)도 발생시키지 않고 청정한 반도체 웨이퍼 표면을 형성하는데 중요한 역할을 한다. 소자가 소형화되면서, 세정 공정에 요구되는 청정도는 높아진다.
한편, 높은 종횡(high aspect)의 볼록 미세 패턴이 제공된 최근의 구조(예컨대, 30 nm 이하의 패턴 크기 및 10 이상의 종횡비를 갖는 구조)에서는, 레지스트 공정에서 사용되는 소수성 기술을 적용하는 것만으로는 소수성 힘이 불충분하기 때문에, 패턴의 붕괴를 억제하는 것이 어려웠다. 더욱이, 이 방법에서는 패턴 표면이 오염된다는 문제가 있었다. 하기의 실시태양에 따르면, 높은 종횡의 볼록 미세 패턴을 갖는 구조에 대하여 패턴 표면을 청정하게 유지하면서 종래의 것보다 더 높은 소수성 접촉을 달성하고 패턴 붕괴를 억제하는 것이 가능하다.
도 1은 본 발명의 실시태양에 따른 반도체 기판의 표면 처리 장치의 개략적인 구성도이다;
도 2는 본 실시태양에 따른 반도체 기판의 표면 처리 방법을 나타내는 흐름도이다;
도 3a는 세정 순서와 패턴과 물의 접촉각 간의 관계를 나타내는 그래프이다;
도 3b는 세정 순서와 패턴과 물의 접촉각 간의 관계를 나타내는 그래프이다;
도 4는 패턴 위에 작용하는 액체의 표면 장력을 나타내는 도면이다;
도 5a는 발수성 보호막이 형성되지 않은 건조 후의 패턴의 상태를 나타내는 도면이다;
도 5b는 발수성 보호막이 형성된 건조 후의 패턴의 상태를 나타내는 도면이다;
도 6은 발수제와 희석액이 혼합되는 지점으로부터 희석된 발수제가 방출되는 지점까지의 거리; 및 발수 처리 후의 패턴과 물의 접촉각 간의 예시적인 관계를 나타내는 도면이다; 및
도 7은 변형에 따른 반도체 기판의 표면 처리 장치의 개략적인 구성도이다.
도 1은 본 발명의 일 실시태양에 따른 반도체 기판의 표면 처리 장치(본원에서 이하 "표면 처리 장치"로 지칭한다)의 개략적인 구성을 나타낸다. 표면 처리 장치는 기판 고정 및 회전 유닛(10), 희석된 발수제 공급 유닛(20) 및 화학약품 공급 유닛(70)을 포함한다.
기판 고정 및 회전 유닛(10)은 처리 챔버에 포함되는 스핀 컵(11), 회전축(12), 스핀 베이스(13) 및 척(chuck) 핀(14)을 가진다. 회전축(12)는 대략적으로 수직 방향으로 연장하고, 디스크 형상 스핀 베이스(13)가 회전축(12)의 최상단 연부 위에 탑재된다. 회전축(12) 및 스핀 베이스(13)는 모터(도시되지 않음)에 의해서 회전될 수 있다.
척 핀(14)은 스핀 베이스(13)의 주연부에 제공된다. 척 핀(14)은 기판(웨이퍼) W를 움켜쥐고, 이는 기판 고정 및 회전 유닛(10)이 기판 W를 거의 수평으로 유지하면서 이를 회전시키는 것을 가능하게 한다.
액체가 희석된 발수제 공급 유닛(20) 또는 화학약품 공급 유닛(70)으로부터 기판 W의 표면의 회전 중심 부근에 공급되는 경우, 액체는 기판 W의 반경 방향으로 분산된다. 기판 W의 반경 방향으로 흩어진 추가의 액체는 스핀 컵(11)에 의해서 포획되고, 폐액관(15)를 통해서 배출된다.
희석된 발수제 공급 유닛(20)은 희석된 발수제를 기판 고정 및 회전 유닛(10)에 고정된 기판 W에 공급한다. 발수제는 기판 W의 표면 위에 형성된 볼록 패턴의 표면을 발수성으로 만드는 화학약품이다. 볼록 패턴의 표면의 발수성은 이하에 설명될 것이다.
발수제는 화학약품 공급 라인(배관)(21)을 통해서 버퍼 탱크(50)에 저장된다. 발수제는, 예컨대, 실란 커플링제이다. 실란 커플링제는, 그의 분자 안에, 히드록실기와 반응성을 가지는 가수분해성기와 유기 물질과 친화력을 가지는 유기 관능기를 가진다. 예컨대, 헥사메틸디실라잔(HMDS), 테트라메틸실릴디에틸아민(TMSDEA) 등이 실란 커플링제로서 사용될 수 있다.
화학약품 공급 라인(21)에는 유량계(22) 및 밸브(23)가 제공된다. 이는 버퍼 탱크(50)에 공급되는 양을 조정하는 것을 가능하게 한다.
습기를 함유하는 대기와 접촉하게 되면, 발수제는 열화되어서 볼록 패턴의 표면 위의 발수 성능을 감소시킨다. 이러한 열화를 방지하기 위해서, 불활성 가스, 예컨대, N2 가스 또는 낮은 습도를 가지는 가스가 퍼지 가스로서 가스 공급 라인(51)을 통해서 버퍼 탱크(50)로 공급된다.
버퍼 탱크(50) 안의 발수제는 펌프(52)에 의해서 배출되고, 필터(53)를 통과해서, 화학약품 공급 라인(54)을 통해서 혼합 밸브(61)로 공급된다. 필터(53)을 통과한 발수제의 일부는 버퍼 탱크(50)로 되돌아가서 순환을 달성한다.
희석액은 화학약품 공급 라인(31)을 통해서 혼합 밸브(61)에 공급된다. 화학약품 공급 라인(31)에는 유량계(32) 및 밸브(33)가 제공된다. 이는 혼합 밸브(61)에 제공되는 양을 조정하는 것이 가능하게 한다. 알콜계 물질, 예컨대, 에탄올 및 IPA 및 시너(thinner)계 물질, 예컨대, 시클로헥산온 및 프로필렌 글리콜 모노메틸 에테르(PGME)와 같은 저렴한 화학약품이 희석액으로서 사용된다.
혼합 밸브(61)는 화학약품 공급 라인(54) 및 화학약품 공급 라인(31)에 연결되고, 발수제 및 희석액을 혼합한다. 혼합 밸브(61)로부터 배출된 희석된 발수제는 화학약품 공급 라인(62)을 통과하고 노즐(64)로부터 방출되어 기판 W의 표면에 공급된다. 화학약품 공급 라인(62)에는 밸브(63)가 제공된다. 이는 기판 W의 표면에 대한 희석된 발수제의 유속 및 공급량의 조정을 가능케 한다.
발수제는 희석액 내에 함유된 히드록실기 및 반응 중간체로서 발생된 히드록실기에 반응하여 볼록 패턴의 표면 위의 발수 성능을 감소시킨다. 발수제 및 희석액의 혼합으로부터 희석된 발수제의 기판 W의 표면 상으로의 공급까지의 시간 기간이 길어질수록, 발수 성능은 저하된다. 따라서, 발수제 및 희석액이 혼합되는 지점(혼합 밸브(61)의 지점)은 가능한 한 노즐(64)에 가까운 것이 바람직하다. 혼합 밸브(61) 및 밸브(63)의 개방 및 다른 설정들이 발수제 및 희석액의 혼합으로부터 노즐(64)로부터 희석된 발수제의 방출까지의 시간 기간이 주어진 시간 이내가 되도록 설정된다.
화학약품 공급 라인(54)는 혼합 밸브(61)의 상류 측에서 분기하여, 발수제를 또 다른 처리 챔버로 공급한다. 또 다른 처리 챔버에서, 유사하게, 발수제 및 희석액이 이들이 노즐로부터 방출되기 직전에 혼합되고, 희석된 발수제가 기판 표면으로 공급된다.
소량의 발수제가 웨이퍼 W 위에 형성된 볼록 패턴의 표면의 발수화 처리에 필요하다. 그러나, 약 300 mm 직경을 가지는 거대 직경 웨이퍼의 고효율 발수 처리를 수행하기 위해서 요구되는 액체의 양은 전체 웨이퍼가 잠기는 범위이다. 저렴한 희석액으로의 발수제의 희석은 웨이퍼 표면에 필요한 양의 발수제를 공급하는 동시에 발수성 처리를 저가에 수행하는 것을 가능하게 한다.
화학약품 공급 유닛(70)은 각각 기판 W의 표면으로 IPA 및 순수한 물을 공급하는 노즐(71) 및 노즐(72)을 포함한다. 화학약품 공급 유닛(70)은 또 다른 화학약품, 예컨대, 황산/과산화수소 혼합물(SPM) 또는 혼합된 황산 및 과산화수소 용액을 기판 W의 표면으로 공급하는 또 다른 노즐(도시되지 않음)을 포함한다.
도 2에 도시된 흐름도를 참고로 하여, 이러한 표면 처리 장치를 사용하여 반도체 기판의 표면을 처리하는 방법의 설명이 주어진다.
(S101 단계) 표면의 주어진 영역에서 복수의 볼록 패턴을 가지는 처리될 반도체 기판(W)이 운반자(도시되지 않음)에 의해 운반되고, 기판 고정 및 회전 유닛(10)에 고정된다. 볼록 패턴들은, 예컨대, 라인 및 스페이스 패턴이다. 볼록 패턴의 적어도 일부가 규소 함유 막으로 형성될 수 있다. 볼록 패턴은 예컨대, 반응성 이온 에칭(RIE) 방법으로 형성된다.
(S102 단계) 반도체 기판 W는 주어진 회전 속도에서 회전하고, 화학약품은 화학약품 공급 유닛(70)으로부터 반도체 기판 W의 표면의 회전 중심의 부근으로 공급된다. 화학약품은, 예컨대, SPM 또는 표준 세정제 1(SC-1)이다.
반도체 기판 W의 회전에 의해 발생한 원심력을 받으면, 화학약품은 반도체 기판 W의 표면 전역에 걸쳐 퍼지고, 반도체 기판 W의 화학약품 (세정) 처리가 행해진다.
(S103 단계) 화학약품 공급 유닛(70)으로부터 반도체 기판 W 표면의 회전 중심 부근에 순수한 물이 공급된다. 반도체 기판 W의 회전에 의해 발생한 원심력을 받으면, 순수한 물이 반도체 기판 W 표면 전역에 걸쳐 널리 퍼진다. 이에 의해, 반도체 기판 W의 표면 위에 잔류하는 화학약품을 씻어 버리는 순수한 물 헹굼이 행해진다.
(S104 단계) 화학약품 공급 유닛(70)으로부터 반도체 기판 W의 표면의 회전 중심 부근에 알코올, 예컨대, IPA를 공급한다. 반도체 기판 W의 회전에 의해 발생한 원심력을 받으면, IPA는 반도체 기판 W 표면 전역에 걸쳐 널리 퍼진다. 이에 의해, 반도체 기판 W의 표면에 잔류하는 순수한 물을 IPA로 치환하는 알콜 헹굼이 행해진다.
(S105 단계) 희석된 발수제 공급 유닛(20)으로부터 반도체 기판 W의 표면의 회전 중심 부근에 희석된 발수제를 공급한다. 발수제는, 예를 들어, 실란 커플링제이다.
반도체 기판 W의 회전에 의해 발생한 원심력을 받으면, 희석된 실란 커플링제가 반도체 기판 W 표면 전역에 걸쳐 널리 퍼진다. 이에 의해, 볼록 패턴의 표면 위에 물에 대해 습윤성이 낮은 보호막(발수성 보호막)이 형성된다.
이 발수성 보호막은 실란 커플링제의 에스테르 반응의 결과로서 형성된다. 따라서, 어닐링에 의해 액온을 상승시키거나, 그리고 자외선을 조사함으로써 반응을 촉진시킬 수 있다.
노즐(64)의 근방에 위치하는 혼합 밸브(61)에서 발수제와 희석제가 혼합된다. 혼합 후 단시간 안에, 희석된 발수제가 반도체 기판 W의 표면에 공급될 수 있다. 이는 볼록 패턴 표면 위의 발수제의 발수화 성능의 열화를 감소시키는 것을 가능하게 한다.
볼록 패턴이 질화 규소, 폴리규소 등의 규소계 막인 경우, 만약 실란 커플링제를 사용한 실릴화 처리가 행해져도 실릴화 반응이 불충분해질 수 있고, 따라서 패턴의 붕괴를 억제하기에 충분한 발수성이 얻어지지 않을 수 있다. 이러한 경우, 규소계 물질의 표면을 산화 규소계의 화학물질 산화물막으로 바꾸기 위해, 규소계 물질의 표면을 산화시킬 수 있는 산화제를 함유하는 처리 화학약품에 의한 처리를 추가하는 것이 바람직하다. 추가된 처리 후에, 실릴화 처리를 행하는 것은, 실릴화 처리 후의 발수성을 향상시키는 것을 가능하게 한다.
예를 들어, 규소계 막의 경우, 도 3a에 나타낸 바와 같이, 발수성 보호막을 형성하기 위해 dHF 처리만이 행해진 경우, 패턴에 대한 물의 접촉각은 89 도이다. 상기 처리에 H2O2 처리를 첨가하면, 접촉각은 95 도까지 향상한다. 이것은 규소계 막의 표면 위에 적당한 산화물막이 형성되었기 때문이라고 생각된다.
질화 규소막의 경우, 도 3b에 나타낸 바와 같이, dHF 처리만을 행해서 발수성 보호막을 형성한 경우, 물의 접촉각은 46 도이다. 상기 처리에 H2O2 처리를 추가하면 접촉각은 54 도까지 향상하고, SPM 처리를 추가하면 접촉각이 59 도까지 향상한다. 이는 세정 후의 기판 표면에 발수 처리가 가해지기 용이하도록 최적의 개질 처리가 수행되기 때문, 즉, SiN 표면이 산화제에 의해 SiO2로 변화되어, 발수성 보호막이 형성되기 쉬워졌기 때문이라고 생각된다.
RIE 공정 후에는, 많은 공정 잔류물이 생산된다. 공정 잔류물이 남은 상태에서, 발수성 보호막은 거의 형성되지 않는다. SPM 처리 등에 의해서 잔류물을 제거하는 것은 발수성 보호막을 형성하기 위해 효과적이다. 또한, RIE 공정에 의해 유발된 플라즈마 손상이 축적되어서 표면 위에 댕글링 본드(dangling bond)가 생산된다. 이러한 결함을 극복하기 위해서, 산화 효과가 있는 화학약품을 사용하여 표면을 개질 처리하면, 댕글링 본드는 OH기로 개질된다. 만약 다량의 OH기가 존재하면, 실릴화 반응의 가능성이 높아진다. 결과로서, 발수성 보호막이 형성될 것이고, 따라서 더 높은 발수성이 획득될 수 있다. 이 예에서, 미세 패턴들이 산화 규소막으로 만들어진 경우에조차 효과가 얻어질 수 있다.
상기 설명에서, 예들은 반도체 기판W의 세정 후에, 반도체 기판 W의 표면이 세정 화학약품과 상이한 처리 화학약품으로 개질되는 것으로 설명되었음을 인식하라. 만약 세정 화학약품이 또한 개질 효과를 가진다면, 즉, 이것이 산화 효과를 가지면, 개질 처리는 별도로 수행되지 않을 수 있다. 그러나, 개질 공정으로부터 세정 공정을 분리하는 것이 바람직한데, 그 이유는 이 경우에 볼록 미세 패턴의 표적 표면이 세정되고, 그 후 세정된 표면이 개질되므로, 개질 효과는 산화 효과를 가지는 화학약품을 사용한 경우에서보다 더 개선될 수 있기 때문이다.
(S106 단계) 알콜, 예컨대, IPA를 화학약품 공급 유닛(70)으로부터 반도체 기판 W의 표면의 회전 중심 부근에 공급한다. 반도체 기판 W의 회전에 의해 유발된 원심력을 받으면, IPA가 반도체 기판 W 표면 전역에 걸쳐 널리 퍼진다. 이에 의해, 반도체 기판 W의 표면 위에 잔류하는 미반응의 실란 커플링제를 IPA로 치환하는 알콜 헹굼이 행해진다.
(S107 단계) 순수한 물을 화학약품 공급 유닛(70)으로부터 반도체 기판 W의 표면의 회전 중심 부근에 공급한다. 반도체 기판 W의 회전에 의해 유발된 원심력을 받으면, 순수한 물이 반도체 기판 W 표면 전역에 걸쳐 퍼진다. 이에 의해, 반도체 기판 W의 표면 위에 잔류하는 IPA가 순수한 물에 의해 씻겨 버려지는 순수한 물 헹굼이 행해진다.
(S108 단계) 반도체 기판W의 건조를 행한다. 예를 들어, 반도체 기판 W의 회전 속도가 소정의 스핀 건조 회전 속도까지 증가되어서, 반도체 기판 W의 표면 위에 남아있는 순수한 물이 제거되고 기판이 건조되는 스핀 건조를 행한다.
반도체 기판 W 위에 형성된 볼록 패턴은 발수성 보호막으로 덮여 있고, 따라서 액체의 접촉각θ이 크게 (90°가까이) 된다.
도 4는 반도체 기판 W 위에 형성된 패턴(4)의 일부가 액체(5)로 적셔진 상태를 보인다. 패턴(4)에 가해지는 힘은 다음의 방정식으로 표현된다:
P = 2 × γ ×cos θ ·H / 스페이스 (1)
식 중에서, 패턴(4) 간의 거리는 스페이스, 패턴(4)의 높이는 H, 그리고 액체(5)의 표면 장력은 γ이다.
각 θ가 90 °에 접근할수록, cos θ는 0에 접근한다. 건조 동안 패턴 상에 작용하는 액체의 표면 장력 P가 감소하는 것이 나타난다. 이는 건조 시간에 패턴이 붕괴하는 것의 방지를 가능하게 한다.
(S109 단계) 회화(Ashing), 예컨대, 건식 회화 또는 오존 가스 처리를 행해서 볼록 패턴 표면 위에 형성된 발수성 보호막을 제거한다. 본 실시 형태는 반도체 기판의 표면을 세정 및 건조시키기 위한 것이므로, 발수성 보호막이 제거되는 경우 세정 공정이 종료된다. 이 공정 후의 공정에서 발수성 보호막을 제거하는 경우에는, 건조 후에 즉시 발수성 보호막이 제거되지 않을 수 있다는 것을 인식하라.
이러한 발수성 보호막이 형성되지 않았을 경우 및 보호막이 형성된 경우의 건조 후의 패턴의 상태가 도 5a 및 5b에 각각 나타난다. 150 nm, 170 nm 및 200 nm의 세 종류의 라인 길이 및 보통, 얇음 및 매우 얇음의 세 종류의 라인 폭(보통 > 얇음 > 매우 얇음)을 가지는 패턴에 대해 표면 처리를 행했다.
도 5a에 나타난 바와 같이, 보호막이 형성되지 않은 경우에, 그의 라인들이 매우 얇은 모든 패턴들이 비록 그들이 상이한 라인 높이, 150 nm, 170 nm 및 200 nm를 가졌음에도 불구하고 붕괴된다. 그의 라인이 얇고 200 nm의 라인 높이를 가지는 패턴 역시 붕괴된다.
한편, 도 5b에 나타난 바와 같이, 발수성 보호막이 형성된 경우, 그 라인이 매우 얇고 200 nm의 라인 높이를 가지는 패턴을 제외하고는 모든 패턴들이 붕괴되지 않을 수 있었다. 이는 발수성 보호막의 형성이 높은 종횡비를 가지는 패턴조차도 세정 및 건조에 의해 붕괴되는 것을 막을 수 있음을 나타내었고, 이는 붕괴 마진(margin)을 향상시키는 것을 야기한다.
따라서, 본 실시태양에 따른 반도체 기판의 표면 처리는 발수성을 가지는 보호막이 반도체 기판 W의 표면을 세정하는 때에 기판 표면 위에 형성되는 것을 가능하게 하여, 미세 볼록 패턴이 건조 동안 붕괴하는 것을 방지한다. 저렴한 희석액으로 희석된 발수제가 발수성 보호막의 형성에 사용되고, 따라서 비용이 절감될 수 있다.
기판 위에 형성된 패턴이 붕괴되는 것을 방지하기 위해, 패턴 위에 가해지는 힘(상기 방정식 1에서 P로 표현됨)이 감소되어야 한다. 방정식 1의 변수들 중에서, 스페이스는 패턴 치수에 의해 결정되는 고정 변수이고, 습윤성 cos θ는 볼록 패턴(의 표면)에 함유된 물질과 액체 간의 관계에 의해 결정되는 고정 변수이다. 따라서, 종래의 기판 처리는 표면 장력 γ에 착안하고, 적은 γ를 갖는 액체를 사용함으로써 패턴 위에 가해지는 힘을 감소시키려고 노력했다. 그러나, γ의 감소는 일정 범위까지로 제한되고, 따라서 패턴 붕괴는 방지되지 않았다.
대조적으로, 상술한 바와 같이, 본 발명의 실시태양에 따른 표면 처리 방법에서는, 발수성 보호막이 패턴 표면 위에 형성되어서 습윤성 cos θ를 조정하고, 이에 의해 건조 동안 패턴 위에 매우 적은 힘이 가해지도록 한다. 이 배열은 붕괴된 패턴의 방지를 가능하게 한다.
상기 실시형태에 따른 표면 처리 방법은 종횡비가 8 이상일 때 패턴 붕괴의 예방을 위해 특히 효과적이다.
상기 실시태양에서, 발수성 보호막의 형성 공정(단계 S105)의 전 및 후에 알콜 헹굼이 행해진다(단계 S104 및 단계 S106). 이는 발수성 보호막의 형성 동안 사용되는 실란 커플링제가 때때로, 그 종류에 따라, 순수한 물로 대체가능하지 않기 때문이다. 따라서, 사용되는 실란 커플링제가 순수로 대체가능한 물질인 경우에, 알콜 헹굼은 생략될 수 있다.
도 6은 발수제 및 희석액의 혼합 지점(혼합 밸브(61)의 지점)부터 희석된 발수제를 방출하는 지점(노즐(64)의 지점)까지의 거리; 및 발수 처리 후의 볼록 패턴과 물의 접촉각 간의 관계의 하나의 예를 나타낸다.
접촉각은 바람직하게는 80 내지 100°의 범위이고, 도 6에 나타난 바와 같이, 혼합 지점으로부터 방출 지점까지의 거리(화학약품 공급 라인(62)의 배관의 길이)는 바람직하게는 2 m 이내이다. 혼합 지점으로부터 방출 지점까지의 바람직한 거리는 또한 화학약품 공급 라인(62) 내의 희석된 발수제의 유속에 의존한다. 유속이 높은 경우, 혼합 지점으로부터 방출 지점까지의 거리는 연장될 수 있다.
미량의 발수제(예컨대, 약 1 %의 농도를 갖는 희석된 발수제)가 반도체 기판 W의 볼록 패턴 표면의 발수 처리를 위해서 요구되는 경우, 화학약품 공급 라인(41)이 도 7에 나타난 바와 같이 제공될 수 있어서, 희석액이 버퍼 탱크(50)으로 공급되어 예비 희석이 수행되고, 버퍼 탱크(50)에 저장된다. 예비 희석을 위한 희석액은 발수제를 열화시키지 않는 화학약품이다. 예비 희석제로, 예컨대, 시너 등에서 사용되는 톨루엔 또는 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 화합물 자체 내에 히드록실 기를 가지지 않는 용매, 예컨대, 헥산 및 자일렌 또는 중간 생성물로서 히드록실 기를 생산하지 않는 용매가 사용된다. 버퍼 탱크(50) 내에서 희석되는 발수제는 혼합 밸브(61)에서 추가로 희석된다. 이러한 방식으로 희석된 발수제의 발수제 농도가 감소하는 경우, 희석 공정은 두 단계로 분할될 수 있다.
발수제 및 희석액이 빛에 노출되면 열화하는 화학약품이고, 배관 등에 이들 화학약품들이 빛에 노출되는 지점을 가지는 경우, 이들을 빛으로부터 차폐할 수 있는 광 차폐막 등이 이들 부분에 제공되는 것이 바람직하다.
특정 실시태양들이 설명되었으며, 이들 실시태양들은 단지 예시의 방법으로 제시된 것이고, 발명의 범위를 제한하도록 의도되지 않았다. 사실상, 본원에 설명된 신규한 방법 및 시스템은 각종 다른 형태로 실시될 수 있다; 더욱이, 본원에 설명된 방법 및 시스템의 형태에서 각종 생략, 치환 및 변화가 본 발명의 취지를 벗어남이 없이 만들어질 수 있다. 첨부되는 청구항 및 이들의 동등물들이 이러한 형태 및 변경을 아우르도록 의도되었으며, 본 발명의 범위 및 취지 내에 속한다.
10: 기판 고정 및 회전 유닛
11: 스핀 컵
12: 회전축
13: 스핀 베이스
14: 척 핀
15: 폐액관
20: 희석된 발수제 공급 유닛
21: 화학약품 공급 라인
22: 유량계
23: 밸브
31: 화학약품 공급 라인
32: 유량계
33: 밸브
50: 버퍼 탱크
51: 가스 공급 라인
52: 펌프
53: 필터
54: 화학약품 공급 라인
61: 혼합 밸브
62: 화학약품 공급 라인
63: 밸브
64: 노즐
70: 화학약품 공급 유닛
71: 노즐
72: 노즐

Claims (15)

  1. 볼록 패턴이 그 위에 형성된 표면이 있는 반도체 기판을 고정하고 반도체 기판을 회전시키는 기판 고정 및 회전 유닛;
    화학약품 및/또는 순수한 물을 기판 고정 및 회전 유닛에 고정된 반도체 기판의 표면에 공급하는 제1 공급 유닛; 및
    발수제를 저장하는 버퍼 탱크;
    퍼지 가스를 버퍼 탱크에 공급하는 제1 공급 라인;
    희석액을 공급하는 제2 공급 라인;
    버퍼 탱크 내부의 발수제를 내보내는 펌프;
    펌프로부터 보내어진 발수제를 공급하는 제3 공급 라인;
    제2 공급 라인 및 제3 공급 라인에 연결되고 희석액 및 발수제를 혼합하여 희석된 발수제를 생산하는 혼합 밸브; 및
    혼합 밸브 안에서 생성된 희석된 발수제를 반도체 기판의 표면으로 방출하는 노즐
    을 포함하는, 희석된 발수제를 기판 고정 및 회전 유닛에 고정된 반도체 기판의 표면에 공급하여 볼록 패턴을 갖는 표면 상에 발수성 보호막을 형성하는 제2 공급 유닛
    을 포함하는 반도체 기판의 표면 처리 장치.
  2. 제1항에 있어서, 상기 제2 공급 유닛이 제2 희석액을 버퍼 탱크로 공급하는 제4 공급 라인을 추가적으로 포함하는 장치.
  3. 제2항에 있어서, 상기 제2 희석액이 톨루엔, PGMEA, 헥산 및 자일렌 중 임의의 것인 장치.
  4. 제1항에 있어서, 상기 펌프로부터 보내어진 발수제의 일부가 버퍼 탱크로 되돌아가는 장치.
  5. 제1항에 있어서, 상기 버퍼 탱크가 실란 커플링제를 발수제로서 저장하는 장치.
  6. 제1항에 있어서, 상기 혼합 밸브와 노즐을 연결하는 배관이 2 m 이하의 길이를 가지는 장치.
  7. 제1항에 있어서, 상기 제1 공급 라인이 질소 가스를 퍼지 가스로서 공급하는 장치.
  8. 제1항에 있어서, 상기 희석액이 에탄올, 이소프로필 알콜, 아세톤, 시클로헥산온 및 PGME 중 임의의 것인 장치.
  9. 제1항에 있어서, 상기 제2 공급 유닛의 적어도 일부에 광 차단막이 제공된 장치.
  10. 건식 에칭에 의해 반도체 기판 상에 복수의 볼록 패턴을 형성하는 단계;
    화학약품을 사용하여 볼록 패턴의 표면을 세정 및 개질하는 단계;
    희석된 발수제를 사용하여 볼록 패턴을 갖는 개질된 표면 상에 발수성 보호막을 형성하는 단계;
    발수성 보호막의 형성 후에 물을 사용하여 반도체 기판을 헹구는 단계;
    반도체 기판을 건조시키는 단계; 및
    표면 위에 볼록 패턴을 남기고 발수성 보호막을 제거하는 단계
    를 포함하는 반도체 기판의 표면 처리 방법.
  11. 제10항에 있어서, 희석액 및 발수제의 혼합 후에 주어진 시간 안에 희석된 발수제가 볼록 패턴의 표면으로 공급되어서 발수성 보호막을 형성하는 방법.
  12. 제10항에 있어서,
    상기 발수제 및 제1 희석액이 혼합되어서 제1 희석된 발수제를 생성하고,
    제2 희석액이 제1 희석된 발수제 내로 혼합되어서 제2 희석된 발수제를 생성하고, 그리고
    제1 희석된 발수제 및 제2 희석액의 혼합 후에 주어진 시간 안에, 제2 희석된 발수제가 볼록 패턴의 표면으로 공급되어 발수성 보호막을 형성하는 방법.
  13. 제12항에 있어서, 상기 제1 희석액이 톨루엔, PGMEA, 헥산 및 자일렌 중 임의의 것이고, 제2 희석액이 에탄올, 이소프로필 알콜, 아세톤, 시클로헥산온 및 PGME 중 임의의 것인 방법.
  14. 제10항에 있어서, 상기 발수제가 실란 커플링제인 방법.
  15. 제14항에 있어서, 상기 반도체 기판을 볼록 패턴의 표면을 개질한 후이고 발수성 보호막을 형성하기 전의 타이밍 및 발수성 보호막을 형성한 후이고 물을 사용하여 헹구기 전의 타이밍 중 적어도 하나의 타이밍에 알콜을 사용하여 헹구는 방법.
KR1020100088200A 2009-12-15 2010-09-09 반도체 기판의 표면 처리 방법 및 장치 KR101170255B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009284361A JP5404364B2 (ja) 2009-12-15 2009-12-15 半導体基板の表面処理装置及び方法
JPJP-P-2009-284361 2009-12-15

Publications (2)

Publication Number Publication Date
KR20110068824A KR20110068824A (ko) 2011-06-22
KR101170255B1 true KR101170255B1 (ko) 2012-07-31

Family

ID=44143416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100088200A KR101170255B1 (ko) 2009-12-15 2010-09-09 반도체 기판의 표면 처리 방법 및 장치

Country Status (3)

Country Link
US (1) US20110143545A1 (ko)
JP (1) JP5404364B2 (ko)
KR (1) KR101170255B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5404361B2 (ja) 2009-12-11 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法
JP5622512B2 (ja) 2010-10-06 2014-11-12 株式会社東芝 半導体装置の製造方法
JP5320383B2 (ja) * 2010-12-27 2013-10-23 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記録したコンピュータ読み取り可能な記録媒体
JP5979700B2 (ja) 2011-09-28 2016-08-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP6213616B2 (ja) * 2011-10-28 2017-10-18 セントラル硝子株式会社 保護膜形成用薬液の調製方法
JP5743939B2 (ja) * 2012-03-27 2015-07-01 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法
JP6611848B2 (ja) * 2012-08-28 2019-11-27 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
JP6148475B2 (ja) 2013-01-25 2017-06-14 株式会社東芝 半導体製造装置および半導体装置の製造方法
CN103323375B (zh) * 2013-05-23 2015-06-10 中山大学 一种用于张力计的疏水探头
JP6013289B2 (ja) * 2013-08-05 2016-10-25 株式会社東芝 半導体基板の洗浄方法および半導体基板の洗浄装置
JP6211458B2 (ja) * 2014-04-30 2017-10-11 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法
CN106463397A (zh) * 2014-05-12 2017-02-22 东京毅力科创株式会社 用于改善柔性纳米结构的干燥的方法和系统
US10026629B2 (en) * 2014-10-17 2018-07-17 Tokyo Electron Limited Substrate liquid processing apparatus, substrate liquid processing method, and computer-readable storage medium storing substrate liquid processing program
JP6484144B2 (ja) * 2014-10-17 2019-03-13 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP6454245B2 (ja) * 2014-10-21 2019-01-16 東京エレクトロン株式会社 基板液処理方法及び基板液処理装置並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP6419053B2 (ja) * 2015-10-08 2018-11-07 東京エレクトロン株式会社 基板処理方法および基板処理装置
US10727044B2 (en) 2017-09-21 2020-07-28 Honeywell International Inc. Fill material to mitigate pattern collapse
US10748757B2 (en) 2017-09-21 2020-08-18 Honeywell International, Inc. Thermally removable fill materials for anti-stiction applications
US20190374982A1 (en) * 2018-06-06 2019-12-12 Tokyo Ohka Kogyo Co., Ltd. Method for treating substrate and rinsing liquid

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175079A (ja) 2003-12-09 2005-06-30 Tokyo Electron Ltd 塗布・現像装置及び塗布・現像方法
JP2007048870A (ja) 2005-08-09 2007-02-22 Tokyo Electron Ltd 塗布処理装置および塗布処理方法、ならびにコンピュータ読み取可能な記憶媒体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326464A (ja) * 1992-05-15 1993-12-10 Dainippon Screen Mfg Co Ltd 基板表面の気相洗浄方法
JP4866165B2 (ja) * 2006-07-10 2012-02-01 大日本スクリーン製造株式会社 基板の現像処理方法および基板の現像処理装置
US20080008973A1 (en) * 2006-07-10 2008-01-10 Tomohiro Goto Substrate processing method and substrate processing apparatus
JP5043487B2 (ja) * 2007-03-29 2012-10-10 大日本スクリーン製造株式会社 基板処理装置
JP2008277748A (ja) * 2007-03-30 2008-11-13 Renesas Technology Corp レジストパターンの形成方法とその方法により製造した半導体デバイス
US20080241489A1 (en) * 2007-03-30 2008-10-02 Renesas Technology Corp. Method of forming resist pattern and semiconductor device manufactured with the same
JP2009016800A (ja) * 2007-06-04 2009-01-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板洗浄装置
JP5016525B2 (ja) * 2008-03-12 2012-09-05 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
US8567420B2 (en) * 2008-03-31 2013-10-29 Kabushiki Kaisha Toshiba Cleaning apparatus for semiconductor wafer
US7838425B2 (en) * 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175079A (ja) 2003-12-09 2005-06-30 Tokyo Electron Ltd 塗布・現像装置及び塗布・現像方法
JP2007048870A (ja) 2005-08-09 2007-02-22 Tokyo Electron Ltd 塗布処理装置および塗布処理方法、ならびにコンピュータ読み取可能な記憶媒体

Also Published As

Publication number Publication date
KR20110068824A (ko) 2011-06-22
JP5404364B2 (ja) 2014-01-29
US20110143545A1 (en) 2011-06-16
JP2011129585A (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
KR101170255B1 (ko) 반도체 기판의 표면 처리 방법 및 장치
US9991111B2 (en) Apparatus and method of treating surface of semiconductor substrate
US7985683B2 (en) Method of treating a semiconductor substrate
KR101264481B1 (ko) 반도체 기판의 표면 처리 장치 및 방법
JP5361790B2 (ja) 半導体基板の表面処理方法
JP6139890B2 (ja) 半導体装置の製造方法および半導体製造装置
JP6148475B2 (ja) 半導体製造装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 7