KR101264481B1 - 반도체 기판의 표면 처리 장치 및 방법 - Google Patents

반도체 기판의 표면 처리 장치 및 방법 Download PDF

Info

Publication number
KR101264481B1
KR101264481B1 KR1020100088288A KR20100088288A KR101264481B1 KR 101264481 B1 KR101264481 B1 KR 101264481B1 KR 1020100088288 A KR1020100088288 A KR 1020100088288A KR 20100088288 A KR20100088288 A KR 20100088288A KR 101264481 B1 KR101264481 B1 KR 101264481B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
water repellent
convex pattern
protective film
pattern
Prior art date
Application number
KR1020100088288A
Other languages
English (en)
Other versions
KR20110068825A (ko
Inventor
다쯔히꼬 고이데
신스께 기무라
요시히로 오가와
히사시 오꾸찌
히로시 도미따
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20110068825A publication Critical patent/KR20110068825A/ko
Application granted granted Critical
Publication of KR101264481B1 publication Critical patent/KR101264481B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

본 발명의 일 실시예에 있어서, 반도체 기판의 표면 처리 장치는 보유부와, 제1 공급부와, 제2 공급부와, 제3 공급부와, 건조 처리부와, 제거부를 포함한다. 보유부는 표면에 볼록 형상 패턴이 형성된 반도체 기판을 보유한다. 제1 공급부는 반도체 기판의 표면에 약액을 공급하여, 세정 및 산화를 수행한다. 제2 공급부는 반도체 기판의 표면에 순수(pure water)를 공급하여, 반도체 기판을 린스한다. 제3 공급부는 반도체 기판의 표면에 발수화제를 공급하여, 볼록 형상 패턴의 표면에 발수성 보호막을 형성한다. 건조 처리부는 반도체 기판을 건조시킨다. 제거부는 볼록 형상 패턴을 잔존시킨 채로 발수성 보호막을 제거한다.

Description

반도체 기판의 표면 처리 장치 및 방법{SURFACE TREATMENT APPARATUS AND METHOD FOR SEMICONDUCTOR SUBSTRATE}
[관련 출원의 상호 참조]
본 출원은 2009년 12월 15일에 출원된 일본 특허 출원 제2009-284347호에 기초한 것이며, 이를 우선권 주장하고, 이의 전체 내용이 참조로 본 명세서에 원용된다.
일반적으로 본 명세서에 설명되는 실시예들은 반도체 기판의 표면 처리 장치 및 방법에 관한 것이다.
반도체 장치의 제조 공정에는, 리소그래피 공정, 에칭 공정, 이온 주입 공정등의 여러가지 공정이 포함되어 있다. 각각의 공정의 종료 후, 다음 공정에 옮겨지기 전에, 웨이퍼 표면에 잔존한 불순물이나 잔여물 제거해서 웨이퍼 표면을 청정하게 하기 위한 클리닝 공정 및 건조 공정이 실시된다.
최근, 소자들의 미세화에 수반하여, 리소그래피 공정(노광 및 현상)후에 레지스트 패턴을 현상 및 건조시킬 때 모세관 현상에 의해, 레지스트 패턴이 붕괴되는 문제가 발생하였다. 이러한 문제를 해결하기 위해서, 레지스트 패턴의 표면을 발수화하여 레지스트 패턴과 현상액 및 레지스트 패턴과 린스용의 순수(pure water)와의 사이에 작용하는 모세관 현상을 저하시키는 방법이 제안되어 있다(예를 들어 일본 특허 공개 평 제7-142349호 참조). 이 방법에서는, 레지스트 패턴의 표면에 유기물이 부착되지만, 이 유기물은 레지스트 패턴들과 함께, 리소그래피 공정 후의 에칭 공정에서 제거된다.
또한, 예를 들어, 에칭 공정 후의 웨이퍼의 세정 처리에서는, 웨이퍼의 표면에 세정 처리를 위한 약액이 공급되며, 그 후에 순수가 공급되어서 린스 처리가 행하여진다. 린스 처리 후는, 웨이퍼 표면에 남아 있는 순수를 제거해서 웨이퍼를 건조시키는 건조 처리가 행하여진다.
건조 처리를 행하는 방법으로서는, IPA(isopropyl alcohol)을 사용해서 웨이퍼상의 순수를 IPA로 치환해서 웨이퍼를 건조시키는 방법이 알려져 있다(예를 들어 일본 특허 문헌 제3866130호 참조). 그러나, 이 건조 처리시에, 액체의 표면 장력에 의해 웨이퍼 위로 형성된 실제의 디바이스 패턴들이 붕괴되는 문제가 있었다. 또한, IPA보다 표면 장력의 낮은 HFE(수소화불화에테르; hydrofluoroether)를 사용해도 패턴 붕괴를 억제하는 것은 곤란하였다.
이러한 문제점들을 해결하기 위해서, 표면 장력이 제로가 되는 초임계(supercritical) 건조가 제안되어 있다. 그러나, 초임계 건조는 양산 공정에 적용하는 것이 곤란하다. 또한, 초임계 분위기를 제공하는 챔버 내에 수분 등이 유입되었을 경우, 패턴의 붕괴를 방지할 수 없다는 문제가 있었다.
일 실시예에 있어서, 반도체 기판의 표면 처리 장치는 보유부와, 제1 공급부와, 제2 공급부와, 제3 공급부와, 건조 처리부와, 제거부를 포함한다. 보유부는 표면에 볼록 형상 패턴이 형성된 반도체 기판을 보유한다. 제1 공급부는 반도체 기판의 표면에 약액을 공급하여, 세정 및 산화를 수행한다. 제2 공급부는 반도체 기판의 표면에 순수(pure water)를 공급하여, 반도체 기판을 린스한다. 제3 공급부는 반도체 기판의 표면에 발수화제를 공급하여, 볼록 형상 패턴의 표면에 발수성 보호막을 형성한다. 건조 처리부는 반도체 기판을 건조시킨다. 제거부는 볼록 형상 패턴을 잔존시킨 채로 발수성 보호막을 제거한다.
반도체 장치의 제조 공정중의 세정 공정에서 수행되어야 할 목적은, 반도체 기판상에 형성되는 미세 패턴 구조로, 어떠한 결함(패턴 손실, 스크래치, 패턴 좁혀짐(thinned pattern), 기판 패임(dug substrate) 등) 없이, 반도체 기판면을 청정의 표면 상태로 복귀시키는 것이다. 구체적으로, 세정되어야 할 대상물은 일반적으로 반도체 제조 공정에서 채용되는 리소그래피 공정에 사용되는 레지스트 물질과, 건식 에칭 공정에서 반도체 웨이퍼면에 잔류하는 반응 부산물(잔류물)과, 금속성 불순물과, 유기 오염 물질 등을 포함한다. 세정되어야 할 대상물이 잔류한 채로 웨이퍼가 이하의 제조 공정들을 거친다면, 디바이스 제조 수율은 저하하게 된다.
따라서, 세정 공정에서는, 반도체 기판 상에 형성되는 미세 패턴 구조로, 어떠한 결함(패턴 손실, 스크래치, 패턴 좁혀짐, 기판 패임 등)을 발생시키지 않고 세정 후에 청정의 반도체 웨이퍼면을 형성하는 것이 대단히 중요하다. 소자가 작아질수록, 세정 공정에서의 청정도의 요구는 높아지게 된다.
한편, 높은 애스펙트의 볼록 미세 패턴이 제공되는 최근의 구조(예컨대, 30㎚ 이하의 패턴 크기 및 10 이상의 애스펙트비를 가지는 구조)에서는, 레지스트 공정에서 사용되는 발수화 기술을 적용하는 것만으로는 발수성이 불충분하기 때문에, 패턴 붕괴를 억제하는 것이 곤란하다. 또한, 이러한 방법으로는 패턴면이 오염되는 문제점이 있다. 이하의 실시예들에 따르면, 높은 애스펙트의 볼록 미세 패턴을 갖는 구조에 관하여 패턴면을 청정하게 유지하면서, 통상의 것보다 높은 발수성의 표면을 달성할 수 있어, 패턴 붕괴를 억제할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 기판의 표면 처리 장치의 개략 구성도.
도 2는 제1 실시예에 따른 반도체 기판의 표면 처리 방법을 설명하는 흐름도.
도 3은 패턴에 대한 액체의 표면 장력을 도시하는 도면.
도 4의 (a)는 발수성 보호막을 형성하지 않았을 경우의 건조 처리 후의 패턴 상태를 도시하는 도면.
도 4의 (b)는 발수성 보호막을 형성했을 경우의 건조 처리 후의 패턴 상태를 도시하는 도면.
도 5는 본 발명의 제2 실시예에 따른 반도체 기판의 표면 처리 장치의 개략 구성도.
도 6은 제2 실시예에 따른 반도체 기판의 표면 처리 방법을 설명하는 흐름도.
도 7은 본 발명의 제3 실시예에 따른 반도체 기판의 표면 처리 장치의 개략 구성도.
도 8은 제3 실시예에 따른 반도체 기판의 표면 처리 방법을 설명하는 흐름도.
도 9는 본 발명의 제4 실시예에 따른 반도체 기판의 표면 처리 장치에 설치되는 발수화 막 제거부의 개략 구성도.
도 10은 제4 실시예에 따른 반도체 기판의 표면 처리 방법을 설명하는 흐름도.
도 11의 (a)는 변형예에 따른 반도체 기판의 표면 처리 방법을 설명하는 단면도.
도 11의 (b)는 도 11의 (a)에 계속되는 단계를 도시하는 단면도.
도 11의 (c)는 도 11의 (b)에 계속되는 단계를 도시하는 단면도.
도 11의 (d)는 도 11의 (c)에 계속되는 단계를 도시하는 단면도.
도 12의 (a)는 도 11의 (d)에 계속되는 단계를 도시하는 단면도.
도 12의 (b)는 도 12의 (a)에 계속되는 단계를 도시하는 단면도.
도 12의 (c)는 도 12의 (b)에 계속되는 단계를 도시하는 단면도.
도 13의 (a)는 측벽 전사 프로세스를 도시하는 단면도.
도 13의 (b)는 도 13의 (a)에 계속되는 단계를 도시하는 단면도.
도 13의 (c)는 도 13의 (b)에 계속되는 단계를 도시하는 단면도.
도 13의 (d)는 도 13의 (c)에 계속되는 단계를 도시하는 단면도.
도 14의 (a)는 도 13의 (d)에 계속되는 단계를 도시하는 단면도.
도 14의 (b)는 도 14의 (a)에 계속되는 단계를 도시하는 단면도.
도 14의 (c)는 도 14의 (b)에 계속되는 단계를 도시하는 단면도.
도 15의 (a)는 패턴에 대한 액체의 표면 장력을 도시하는 도면.
도 15의 (b)는 모든 패턴이 경사진 구성을 도시하는 도면.
(제1 실시예)
도 1에 본 발명의 제1 실시에 따른 반도체 기판의 표면 처리 장치의 개략 구성을 도시한다. 표면 처리 장치는 처리 조(101), 반송부(102), 약액 공급부(103), 순수 공급부(104), IPA 공급부(105), 발수화제 공급부(106), 기체 공급부(107) 및 발수화 막 제거부(108)를 포함한다. 이 표면 처리 장치는 복수매의 반도체 기판의 세정 및 건조를 일괄하여 행하는 배치식(batch type) 장치이다.
반송부(102)는 표면에 볼록 형상 패턴이 형성된 반도체 기판 W를 보유하여, 반송한다. 예를 들어, 반송부(102)는 반도체 기판 W를 처리 조(101) 내에 도입하고, 반도체 기판 W를 발수화 막 제거부(108)에 반송하거나 한다.
약액 공급부(103)는 처리 조(101)에 반도체 기판 W를 세정하기 위한 약액을 공급한다. 약액 공급부(103)는, 예를 들어, 황산과 과산화수소물의 혼합 용액(SPM)의 온도를 80℃ 이상으로 증온시켜 얻어진 용액이나, 황산등의 산화력의 강한 약액을 공급한다. 약액 공급부(103)에, 약액을 고온으로 하기 위한 가열 기구 (예를 들어 히터 등)를 설치해도 좋다.
순수 공급부(104)는 처리 조(101)에 반도체 기판 W를 린스하기 위한 순수를 공급한다.
IPA 공급부(105)는 처리 조(101)에 반도체 기판 W를 린스하기 위한 IPA(이소프로필 알코올)를 공급한다.
발수화제 공급부(106)는 반도체 기판 W에 형성된 볼록 형상 패턴의 표면에 발수성 보호막을 형성하기 위한 발수화제를 처리 조(101)에 공급한다. 발수화제는, 예를 들어 실란 커플링제이다. 실란 커플링제는 분자중에 무기 재료와 친화성, 반응성을 갖는 가수분해기와, 유기 재료와 화학 결합하는 유기 관능기를 갖는 것이며, 예를 들어 헥사메틸디실란(HMDS), 테트라메틸 실릴 디에틸아민(TMSDEA; tetramethyl silyl diethylamine) 등을 사용할 수 있다. 실란 커플링제의 에스테르 반응이 일어남으로써, 발수성 보호막이 형성된다.
기체 공급부(건조 처리부; 107)는 건식 공기를 공급하여, 반도체 기판 W를 건조시킬 수 있다.
처리 조(101)는 약액 공급부(103), 순수 공급부(104), IPA 공급부(105), 발수화제 공급부(106) 등으로부터 공급되는 액체를 보유 및 배출할 수 있다. 처리 조(101)는 약액 공급부(103)로부터 공급되는 산화력이 강한 약액을 처리할 수 있게 하기 위해서, 테프론(등록 상표)계 재료로 구성되는 것이 적합하다.
발수화 막 제거부(108)는 반도체 기판 W상의 볼록 형상 패턴 표면에 형성된 발수성 보호막을 제거할 수 있고, 예를 들어, 드라이 애싱(dry ashing), 오존 가스처리, UV 광 조사 등을 행한다.
이러한 표면 처리 장치를 사용해서 반도체 기판의 표면 처리를 행하는 방법에 대해서, 도 2에 도시된 흐름도를 사용해서 설명한다.
(스텝 S101)
반송부(102)는 볼록 형상 패턴의 가공이 행하여진 반도체 기판 W를 처리 조(101)에 도입한다. 이 볼록 형상 패턴은, 예를 들어, 라인 및 공간 패턴(line-and-space pattern)이다. 볼록 형상 패턴은, 예컨대 10 이상의 애스펙트비를 갖는 높은 애스펙트비 구조이다. 볼록 형상 패턴은, 예를 들어, RIE(Reactive Ion Etching)법에 의해 형성된다.
(스텝 S102)
약액 공급부(103)로부터 처리 조(101)에 산화력이 강한 약액을 공급하여, 반도체 기판 W의 세정을 행한다. 이에 의해, 반도체 기판 W상의 볼록 형상 패턴의 가공에 의해 발생한 잔류물을 제거하며, 또한 표면을 산화할 수 있다.
(스텝 S103)
순수 공급부(104)로부터 처리 조(101)에 순수를 공급하여, 반도체 기판 W를 린스하고, 스텝 S102에서 사용된 약액 성분을 제거한다.
(스텝 S104)
IPA 공급부(105)로부터 처리층(101)에 IPA를 공급하여, 순수를 IPA로 치환하는 알코올 린스 처리를 행한다.
(스텝 S105)
발수화제 공급부(106)로부터 처리 조(101)에 실란 커플링제를 공급하여, 반도체 기판 W(볼록 형상 패턴) 표면에 습윤성이 낮은 보호막(발수성 보호막)을 형성한다.
반도체 기판 W(볼록 형상 패턴)의 OH기와, 실란 커플링제의 R-Si-OH와의 시릴화 반응에 의해, 반도체 기판 W(볼록 형상 패턴)의 표면에 R-Si-O가 형성된다.
R-Si-O 중 R기가 외측을 향하고 있는 분자 구조에 의해, 발수성 보호막이 얻어진다.
따라서, 반도체 기판 W(볼록 형상 패턴)에서의 OH기의 수가 많을수록, 발수성 보호막이 형성되기 쉽고, 반도체 기판 W(볼록 형상 패턴) 표면의 발수도가 높게 된다. 본 실시예에서는, 스텝 S102의 세정 처리시에 산화력이 강한 약액을 사용하고 있기 때문에, 반도체 기판 W(볼록 형상 패턴)에서의 OH기의 수는 많아진다.
(스텝 S106)
IPA 공급부(105)로부터 처리 조(101)에 IPA를 공급하여, 실란 커플링제를 IPA로 치환한다.
(스텝 S107)
순수 공급부(104)로부터 처리 조(101)에 순수를 공급하여, 잔류하고 있는 IPA를 린스한다.
(스텝 S108)
반송부(102)는 반도체 기판 W를 처리 조(101)로부터 끌어 올리고, 기체 공급부(107)는 반도체 기판 W에 건식 공기를 공급하여 증발 건조시킨다.
반도체 기판 W에 형성되어 있는 패턴은 발수성 보호막에 덮어져 있기 때문에, 순수의 접촉각 θ가 크다(90°에 근접).
도 3은, 반도체 기판 W 상에 형성되어 있는 패턴(4)의 일부가 액체(5)에 젖은 상태를 도시한다. 여기서, 패턴(4)들 사이의 공간을 "Space"라 하고, 액체(5)의 표면 장력을 γ라 하면, 패턴(4)에 적용되는 힘 P는
[수학식 1]
P = 2 × γ × cosθ·H/Space
가 된다.
θ가 90°에 근접함에 따라, cosθ가 0에 근접하며, 그래서, 건조 처리시에 패턴에 작용하는 액체의 힘 P이 작아진다는 것을 알았다. 이에 의해 건조 처리 시에 패턴이 붕괴되는 것을 방지할 수 있다.
(스텝 S109)
반송부(102)는 반도체 기판 W를 발수화 막 제거부(108)로 반송한다. 발수화 막 제거부(108)는, 반도체 기판 W상의 볼록 형상 패턴 표면에 형성된 발수성 보호막을, 볼록 형상 패턴을 잔존시킨 채로 제거한다.
상술된 바와 같이, 도 4의 (a)는 발수성 보호막을 형성하지 않았을 경우의 건조 처리 후의 패턴의 상태를 도시하며, 도 4의 (b)는 발수성 보호막을 형성했을 경우의 건조 처리 후의 패턴의 상태를 도시한다. 라인 높이가 150㎚, 170㎚ 및 200㎚의 3종류 및, 패턴 폭이 보통, 미세, 아주 미세(보통 > 미세 > 아주 미세)의 3 종류의 패턴에 대해서 표면 처리를 행했다.
도 4의 (a)로부터 알 수 있는 바와 같이, 보호막의 형성을 행하지 않을 경우, 라인 폭이 아주 미세하고, 150㎚, 170㎚ 및 200㎚의 어느 한 라인 높이의 패턴에서 패턴 붕괴가 발생했다. 또한, 라인 폭이 미세하고, 라인 높이가 200㎚인 패턴에서도 패턴 붕괴가 발생했다.
한편, 도 4의 (b)로부터 알 수 있는 바와 같이, 발수성 보호막이 형성되면, 라인 폭이 아주 미세하고 라인 높이가 200㎚인 패턴 이외에서는 패턴 붕괴를 방지할 수 있었다. 발수성 보호막을 형성함으로써, 애스펙트비가 높은 패턴에서도, 세정/건조에 의한 패턴 붕괴를 방지할 수 있고, 붕괴 마진을 향상시킬 수 있다는 것을 알게 되었다.
이와 같이, 산화력이 강한 약액을 사용해서 반도체 기판 표면을 형성(및 강제 산화)한 후에, 기판 표면에 발수성의 보호막을 형성함으로써, 건조 처리시의 미세 패턴 붕괴를 방지할 수 있다.
(제2 실시예)
도 5에 본 발명의 제2의 실시예에 따른 반도체 기판의 표면 처리 장치의 개략 구성을 도시한다. 표면 처리 장치는 기판 보유/회전부(200), 약액 공급부(210), 순수 공급부(211), IPA 공급부(212), 발수화제 공급부(213) 및 발수화 막 제거부(214)를 포함한다. 이 표면 처리 장치는 반도체 기판에 처리액을 공급해서 기판을 1매씩 처리하는 싱글 타입의 장치이다.
기판 보유 회전부(200)는 처리 챔버를 구성하는 스핀 컵(201), 회전축(202), 스핀 베이스(203) 및 척 핀(204)을 갖는다. 회전축(202)은 거의 수직 방향으로 연장되고, 회전축(202)의 상부에는 원반 형상의 스핀 베이스(203)가 탑재되어 있다. 회전축(202) 및 스핀 베이스(203)는 도시하지 않은 모터에 의해 회전될 수 있다.
척 핀(204)은 스핀 베이스(203)의 엣지부에 설치되어 있다. 척 핀(204)이 기판(웨이퍼) W를 끼움 지지함으로써, 기판 보유/회전부(200)는 기판 W를 거의 수평으로 보유하면서 회전시킬 수 있다.
약액 공급부(210), 순수 공급부(211), IPA 공급부(212), 또는 발수화제 공급부(213)로부터 액체가 공급되면, 액체는 반도체 기판 W의 반경 방향으로 기판 W의 회전 중심 부근으로 넓혀진다. 또한, 기판 보유/회전부(200)는 반도체 기판 W 상에서 스핀 건조를 행할 수 있다. 기판 W의 반경 방향으로 비산된 여분의 액체는, 스핀 컵(201)에서 포획되어, 폐액 관(205)을 통해서 배출된다.
약액 공급부(210)는 기판 보유/회전부(200)에 보유된 반도체 기판 W에, 반도체 기판 W를 세정하기 위한 약액을 공급한다. 약액 공급부(210)는, 예를 들어, 황산과 과산화수소물의 혼합 용액(SPM)을 80℃ 이상의 고온으로 한 것이나, 질산등의 산화력이 강한 약액을 공급한다.
순수 공급부(211)는 기판 보유/회전부(200)에 보유된 반도체 기판 W에, 반도체 기판 W를 린스하기 위한 순수를 공급한다.
IPA 공급부(212)는 기판 보유/회전부(200)에 보유된 반도체 기판 W에, 반도체 기판 W를 린스하기 위한 IPA를 공급한다.
발수화제 공급부(213)는 기판 보유/회전부(200)에 보유된 반도체 기판 W에 발수화제를 공급한다. 발수화제는, 반도체 기판 W의 표면에 형성된 볼록 형상 패턴의 표면에 발수성 보호막을 형성하여 패턴 표면을 발수화하는 약액이며, 예를 들어 헥사메틸디실란(HMDS), 테트라메틸 실릴 디에틸아민(TMSDEA) 등을 사용할 수 있다.
발수화 막 제거부(214)는 볼록 형상 패턴을 잔존시킨 채로 발수성 보호막을 제거할 수 있다. 발수화 막 제거부(214)는, 예를 들어 UV 광을 조사해서 발수성 보호막을 제거한다. 발수화 막 제거부(214)는 기판 보유/회전부(200)의 위에 설치되어 있고, 수직으로 이동가능하다.
반송부(215)는 반도체 기판 W를 기판 보유/회전부(200)로 반송한다.
이러한 표면 처리 장치를 사용해서 반도체 기판의 표면 처리를 행하는 방법에 대해서 도 6에 도시된 흐름도를 사용해서 설명한다. 또한, 기판 보유/회전부(200), 약액 공급부(210), 순수 공급부(211), IPA 공급부(212), 발수화제 공급부(213) 및 발수화 막 제거부(214)의 동작은 도시하지 않은 제어부에 의해 제어될 수 있다.
(스텝 S201)
표면의 미리 정해진 영역에 복수의 볼록 형상 패턴을 갖는 처리 대상의 반도체 기판 W가 반송부(도시하지 않음)에 의해 반입되어, 기판 보유/회전부(200)에 보유된다. 볼록 형상 패턴은, 예를 들어, 라인 및 공간 패턴이다. 볼록 형상 패턴의 적어도 일부는 실리콘을 포함하는 막으로 형성되어도 된다. 볼록 형상 패턴은, 예를 들어, RIE 법에 의해 형성된다.
(스텝 S202)
반도체 기판 W를 미리 정해진 회전 속도로 회전시켜, 약액 공급부(210)로부터 반도체 기판 W의 표면의 회전 중심 부근으로 약액을 공급한다. 약액은 산화력이 강한 약액이다. 약액이 반도체 기판 W의 회전에 의한 원심력을 받는다면, 반도체 기판 W 부분들 전역에 약액이 널리 퍼지고, 반도체 기판 W의 약액(세정) 처리가 행하여진다.
(스텝 S203)
순수 공급부(211)로부터 반도체 기판 W의 표면의 회전 중심 부근으로 순수를 공급한다. 순수가 반도체 기판 W의 회전에 의한 원심력을 받는다면, 반도체 기판 W 부분들 전역에 순수가 널리 퍼진다. 이에 의해, 반도체 기판 W의 표면에 잔류하고 있었던 약액을 순수에 의해 린스하는 순수 린스 처리가 행하여진다. 이에 의해, 가공 잔류물의 제거 및 기판 표면의 산화가 행하여진다.
(스텝 S204)
IPA 공급부(212)로부터 반도체 기판 W의 표면의 회전 중심 부근으로 IPA 등의 알코올을 공급한다. IPA가 반도체 기판 W의 회전에 의한 원심력을 받는다면, 반도체 기판 W 부분들 전역에 IPA가 널리 퍼진다. 이에 의해, 반도체 기판 W의 표면에 잔류하고 있었던 순수를 IPA로 치환하는 알코올 린스 처리가 행하여진다.
(스텝 S205)
발수화제 공급부(213)로부터 반도체 기판 W의 표면의 회전 중심 부근으로 발수화제를 공급한다. 발수화제는, 예를 들어 실란 커플링제이다.
실란 커플링제가 반도체 기판 W의 회전에 의한 원심력을 받는다면, 반도체 기판 W 부분들 전역에 실란 커플링제가 널리 퍼진다. 이에 의해, 볼록 형상 패턴의 표면에 습윤성이 낮은 보호막(발수성 보호막)이 형성된다. 이 발수성 보호막은, 실란 커플링제의 에스테르 반응이 일어나는 것으로, 형성된다
상기 제1 실시예에서 설명한 바와 같이, 반도체 기판 W(볼록 형상 패턴)에서의 OH기 수가 많을수록, 반도체 기판 W(볼록 형상 패턴) 표면의 발수도가 높아지게 된다. 본 실시예에서는, 스텝 S202에서의 세정 처리시에 산화력이 높은 약액을 사용하고 있기 때문에, 반도체 기판 W(볼록 형상 패턴)에서의 OH기 수는 많아진다.
(스텝 S206)
IPA 공급부(212)로부터 반도체 기판 W의 표면의 회전 중심 부근으로 IPA 등의 알코올을 공급한다. IPA가 반도체 기판 W의 회전에 의한 원심력을 받는다면, 반도체 기판 W 부분들 전역에 IPA가 널리 퍼진다. 이에 의해, 반도체 기판 W의 표면에 잔류하고 있었던 실란 커플링제를 IPA로 치환하는 알코올 린스 처리가 행하여진다.
(스텝 S207)
순수 공급부(211)로부터 반도체 기판 W의 표면의 회전 중심 부근으로 순수를 공급한다. 순수가 반도체 기판 W의 회전에 의한 원심력을 받는다면, 반도체 기판 W 부분들 전역에 순수가 널리 퍼진다. 이에 의해, 반도체 기판 W의 표면에 잔류하는 순수가 IPA로 치환되는 순수 린스 처리가 행하여진다.
(스텝 S208)
기판 보유/회전부(200)는 반도체 기판 W의 회전 속도를 미리 정해진 스핀 드라이 회전 속도로 올려, 반도체 기판 W의 표면에 남아있는 순수를 원심력으로 제거하여 건조시키는 스핀 드라이 처리를 행한다.
반도체 기판 W상의 볼록 형상 패턴은 발수성 보호막으로 덮어져 있기 때문에, 순수의 접촉각 θ가 크다(90°에 근접). 이로 인해, 상기 수학식(1)에서의 cosθ가 0 에 근접하고, 건조 처리시에 패턴에 작용하는 액체의 힘이 작아져, 패턴 붕괴를 방지할 수 있다.
(스텝 S209)
발수화 막 제거부(214)는 반도체 기판 W의 근방까지 하강한다. 이후, 발수화 막 제거부(214)는 반도체 기판 W 상의 볼록 형상 패턴 표면에 형성된 발수성 보호막을, 볼록 형상 패턴을 잔존시킨 채로 제거한다.
본 실시예에 의한 반도체 기판의 표면 처리를 행함으로써도, 상기 제1 실시예와 마찬가지의 효과(도 4 참조)을 얻을 수 있다.
이와 같이, 산화력이 강한 약액을 사용해서 반도체 기판 표면을 형성한 후에, 기판 표면에 발수성의 보호막을 형성함으로써, 건조 처리시의 미세 패턴 붕괴를 방지할 수 있다.
(제3 실시예)
상기 제1 실시예에서는, 산화력이 강한 약액을 사용한 세정 처리에 의해 반도체 기판 W(볼록 형상 패턴)에서의 OH기 수를 증가시키지만, 통상의 세정 약액에 의한 세정후에 UV 광을 조사하여 기판 표면을 더 산화시켜도 좋다.
도 7에 본 실시예에 따른 표면 처리 장치의 개략 구성을 도시한다. 표면 처리 장치는, 도 1에 도시된 상기 제1 실시예에 따른 표면 처리 장치에 비하여, UV 광 조사부(111)가 설치되고 있다는 점이 상이하다. 또한, 약액 공급부(103)는, 예를 들어 SPM, SC-1(Standard Clean 1) 또는 SC-2 등의 통상의 세정 약액을 공급한다. 약액 공급부(103)는 1종류의 약액을 공급해도 좋고, 복수의 약액을 동시에 또는 연속적으로 공급해도 좋다. 도 7에서는, 도 1에 도시된 제1 실시예와 동일부분에는 동일한 부호를 부여하며 그 설명을 생략한다.
UV 광 조사부(111)는 처리 조(101) 내의 반도체 기판에 UV 광을 조사한다. 발수화 막 제거부(108)는 UV 광 조사부(111)이여도 좋다. 반송부(102) 또는 도시하지 않은 다른 이동 기구가, UV 광 조사부(111)를 처리 조(101)의 위로 반송한다.
이러한 표면 처리 장치를 사용해서 반도체 기판의 표면 처리를 행하는 방법에 대해서 도 8에 도시된 흐름도를 사용해서 설명한다.
(스텝 S301)
반송부(102)는 볼록 형상 패턴의 가공이 행하여진 반도체 기판 W를 처리 조(101)로 도입한다.
(스텝 S302)
약액 공급부(103)로부터 처리 조(101)로 약액을 공급하여, 반도체 기판 W의 세정을 행한다. 이에 의해, 반도체 기판 W상의 볼록 형상 패턴의 가공에 의해 발생된 잔류물을 제거할 수 있다.
(스텝 S303)
순수 공급부(104)로부터 처리 조(101)로 순수를 공급하여, 반도체 기판 W를 린스하여 스텝 S302에서 사용된 약액 성분을 제거한다.
(스텝 S304)
UV 광 조사부(111)가 처리 조(101)의 위로 반송된다. 이후, UV 광 조사부(111)가 반도체 기판 W에 UV 광을 조사한다. 이에 의해, 기판 표면이 더 산화된다.
(스텝 S305)
IPA 공급부(105)로부터 처리 조(101)로 IPA를 공급하여, 순수를 IPA로 치환하는 알코올 린스 처리를 행한다.
(스텝 S306)
발수화제 공급부(106)로부터 처리 조(101)로 실란 커플링제를 공급하여, 반도체 기판 W(볼록 형상 패턴) 표면에 습윤성이 낮은 보호막(발수성 보호막)을 형성한다.
상기 제1 실시예에서 설명한 바와 같이, 반도체 기판 W(볼록 형상 패턴)에서의 OH기 수가 많을수록, 반도체 기판 W(볼록 형상 패턴) 표면의 발수도가 높아지게 된다. 본 실시예에서는, 스텝 S304에서의 UV 광 조사 처리에 의해, 반도체 기판 W(볼록 형상 패턴)에서의 OH기 수가 커진다.
(스텝 S307)
IPA 공급부(105)로부터 처리 조(101)로 IPA를 공급하여, 실란 커플링제를 IPA로 치환한다.
(스텝 S308)
순수 공급부(104)로부터 처리 조(101)로 순수를 공급하여, 잔류하고 있는 IPA를 린스한다.
(스텝 S309)
반송부(102)가 반도체 기판 W를 처리 조(101)로부터 끌어 올리고, 기체 공급부(107)가 반도체 기판 W에 건식 공기를 공급하여 증발 건조시킨다.
반도체 기판 W에 형성되어 있는 패턴은 발수성 보호막에 덮어져 있기 때문에, 액체의 접촉각 θ가 크다(90°에 근접). 건조 처리시에는 패턴에 작용하는 액체의 힘이 작아지기 때문에, 건조 처리 시에 패턴이 붕괴되는 것을 방지할 수 있다.
(스텝 S310)
반송부(102)가 반도체 기판 W를 발수화 막 제거부(108)로 반송한다. 발수화 막 제거부(108)는, 반도체 기판 W상의 볼록 형상 패턴 표면에 형성된 발수성 보호막을, 볼록 형상 패턴을 잔존시킨 채로 제거한다.
이와 같이, 반도체 기판 표면에 UV 광을 조사해서 산화 반응을 촉진시킨 후에, 기판 표면에 발수성의 보호막을 형성함으로써, 상기 제1 실시예와 마찬가지로, 건조 처리시의 미세 패턴 붕괴를 방지할 수 있다.
(제4 실시예)
상기 제2 실시예에서는, 산화력이 강한 약액을 사용한 세정 처리에 의해 반도체 기판 W(볼록 형상 패턴)에서의 OH기 수를 증가시키지만, 통상의 세정 약액에 의한 세정후에 UV 광을 조사하여, 기판 표면을 더 산화시켜도 좋다. 발수화 막 제거부(214)는 UV 광 조사를 행한다.
실시예에 관한 표면 처리 장치는, 도 5에 도시된 상기 제2 의 실시예에 따른 표면 처리 장치와 마찬가지의 구성을 가진다. 단, 발수화 막 제거부(214)는 반도체 기판 W 표면에 UV 광을 조사해서 산화시킬 때에, 기판 표면을 젖은 상태로 해 둘 필요가 있다. 따라서, 발수화 막 제거부(214)는, 도 9에 도시된 바와 같이, 순수를 토출하는 토출구(214a)를 포함한다.
또한, 약액 공급부(210)는, SPM, SC-1(Standard Clean 1) 또는 SC-2등의 통상의 세정 약액을 공급한다. 약액 공급부(210)는 1종류의 약액을 공급해도 좋고, 복수의 약액을 동시에 또는 연속적으로 공급해도 좋다.
본 실시예에 따른 표면 처리 장치를 사용해서 반도체 기판의 표면 처리를 행하는 방법에 대해서 도 10에 도시된 흐름도를 사용해서 설명한다.
(스텝 S401)
표면의 미리 정해진 영역에 복수의 볼록 형상 패턴을 갖는 처리 대상의 반도체 기판 W가 반입되어, 기판 보유/회전부(200)에 보유된다. 볼록 형상 패턴은, 예를 들어, 라인 및 공간 패턴이다. 볼록 형상 패턴의 적어도 일부가 실리콘을 포함하는 막으로 형성되어도 된다. 볼록 형상 패턴은, 예를 들어, RIE 법에 의해 형성된다.
(스텝 S402)
반도체 기판 W를 미리 정해진 회전 속도로 회전시켜, 약액 공급부(210)로부터 반도체 기판 W의 표면의 회전 중심 부근으로 약액을 공급한다. 약액이 반도체 기판 W의 회전에 의한 원심력을 받는다면, 반도체 기판 W 부분들 전역에 약액이 널리 퍼져, 반도체 기판 W의 약액(세정) 처리를 행할 수 있다. 이 처리에 의해, 반도체 기판 W상의 볼록 형상 패턴의 가공에 의해 발생한 잔류물을 제거할 수 있다.
(스텝 S403)
순수 공급부(211)로부터 반도체 기판 W의 표면의 회전 중심 부근으로 순수를 공급한다. 순수가 반도체 기판 W의 회전에 의한 원심력을 받는다면, 반도체 기판 W 부분들 전역에 순수가 널리 퍼진다. 이에 의해, 반도체 기판 W의 표면에 잔류하고 있었던 약액을 순수에 의해 린스하는 순수 린스 처리가 행하여진다.
(스텝 S404)
발수화 막 제거부(214)가 하강하고, 반도체 기판 W의 표면에 순수를 토출하면서 UV 광을 조사한다. 이에 의해, 기판 표면이 더 산화된다.
(스텝 S405)
IPA 공급부(212)로부터 반도체 기판 W의 표면의 회전 중심 부근으로 IPA 등의 알코올을 공급한다. IPA가 반도체 기판 W의 회전에 의한 원심력을 받는다면, 반도체 기판 W 부분들 전역에 IPA가 널리 퍼진다. 이에 의해, 반도체 기판 W의 표면에 잔류하고 있었던 순수를 IPA로 치환하는 알코올 린스 처리가 행하여진다.
(스텝 S406)
발수화제 공급부(213)로부터 반도체 기판 W의 표면의 회전 중심 부근으로 발수화제를 공급한다. 발수화제는, 예를 들어 실란 커플링제이다.
실란 커플링제가 반도체 기판 W의 회전에 의한 원심력을 받는다면, 반도체 기판 W 부분들 전역에 실란 커플링제가 널리 퍼진다. 이에 의해, 볼록 형상 패턴의 표면에 습윤성이 낮은 보호막(발수성 보호막)이 형성된다. 이 발수성 보호막은, 실란 커플링제의 에스테르 반응이 일어나는 것으로, 형성된다.
상기 제1 실시예에서 설명한 바와 같이, 반도체 기판 W(볼록 형상 패턴)에서의 OH기 수가 커질수록, 반도체 기판 W(볼록 형상 패턴) 표면의 발수도가 높아진다. 본 실시예에서는, 스텝 S404에서의 UV 광 조사에 의해, 반도체 기판 W(볼록 형상 패턴)에서의 OH기 수가 커진다.
(스텝 S407)
IPA 공급부(212)로부터 반도체 기판 W의 표면의 회전 중심 부근으로 IPA 등의 알코올을 공급한다. IPA가 반도체 기판 W의 회전에 의한 원심력을 받는다면, 반도체 기판 W 부분들 전역에 IPA가 널리 퍼진다. 이에 의해, 반도체 기판 W의 표면에 잔류하고 있었던 실란 커플링제를 IPA로 치환하는 알코올 린스 처리가 행하여진다.
(스텝 S408)
순수 공급부(211)로부터 반도체 기판 W의 표면의 회전 중심 부근으로 순수를 공급한다. 순수가 반도체 기판 W의 회전에 의한 원심력을 받는다면, 반도체 기판 W 부분들 전역에 순수가 널리 퍼진다. 이에 의해, 반도체 기판 W의 표면에 잔류하는 순수가 IPA로 치환되는 순수 린스 처리가 행하여진다.
(스텝 S409)
기판 보유/회전부(200)가 반도체 기판 W의 회전 속도를 미리 정해진 스핀 드라이 회전 속도로 올려, 반도체 기판 W의 표면에 남아있는 순수를 원심력으로 제거하여 건조시키는 스핀 드라이 처리를 행한다.
반도체 기판 W상의 볼록 형상 패턴은 발수성 보호막에 의해 덮어져 있기 때문에, 순수의 접촉각 θ가 크다(90°에 근접). 그로 인해, 상기 수학식 (1)에서의cosθ가 0에 근접하고, 건조 처리시에 패턴에 작용하는 액체의 힘이 작아져, 패턴 붕괴를 방지할 수 있다.
(스텝 S410)
발수화 막 제거부(214)가 반도체 기판 W의 근방까지 하강한다. 이후, 발수화 막 제거부(214)는 반도체 기판 W에 UV 광을 조사하여, 볼록 형상 패턴 표면에 형성된 발수성 보호막을, 볼록 형상 패턴을 잔존시킨 채로 제거한다.
본 실시예에 따른 반도체 기판의 표면 처리를 행함으로써도, 상기 제1 실시예와 마찬가지의 효과(도 4 참조)를 얻을 수 있다.
이와 같이, 반도체 기판 표면에 UV 광을 조사해서 산화 반응을 촉진시킨 후에, 기판 표면에 발수성의 보호막을 형성함으로써, 건조 처리시의 미세 패턴 붕괴를 방지할 수 있다.
상기 제1 내지 제4 실시예에 있어서, 실란 커플링제가 순수와 치환가능인 경우에는, 발수화 처리 전후의 알코올 린스 처리를 생략할 수 있다.
발수화 처리에 사용되는 실란 커플링제는, 히드록실기를 갖는 IPA 및 H2O가 부가되면, 가수분해를 일으켜, 발수화 능력이 저하하는 것으로 알려져 있다. 발수화 능력의 저하는 패턴 붕괴 방지 효과를 감소시킨다.
따라서, 순수 린스 및 IPA 치환을 행한 후 및 발수화 처리를 행하기 전에, 시너 처리(thinner treatment)를 행하여 히드록실기를 포함하지 않는 시너로 IPA를 치환해도 좋다. 시너에는 톨루엔 등, 화합물 자체에 히드록실기를 갖지 않는 용제, 또는 중간 생성물로서 히드록실기를 발생시키지 않는 용제나, 시클로헥사논(cyclohexanone)을 사용할 수 있다. 시너가 물과 치환가능할 경우에는, 순수 린스후의 IPA 치환(알코올 린스)을 생략해도 상관없다.
상기 제1 내지 제4 실시예에서는 실란 커플링제를 사용해서 발수화 처리를 행하였지만, 계면 활성제(수용성 계면 활성제)를 사용해도 된다. 계면 활성제를 사용하는 경우에는, 발수화 처리전후의 IPA 치환(알코올 린스)을 생략할 수 있기 때문에, 표면 처리 장치에는 IPA 공급부(105, 212)를 설치하지 않아도 좋다.
상기 제1, 제3 실시예에 따른 각각의 표면 처리 장치는, 단일인 처리 조를 사용하는 오버플로우형이었지만, 각각 약액, 순수, 발수화제 등을 저류시킨 복수의 처리 조를 설치하고, 기판 보유 반송부(102)가 반도체 기판을 각각의 처리 조에 순서대로 침지 시켜도 좋다.
상기 제1, 제3 실시예에서는 증발 건조법을 사용해서 반도체 기판을 건조시켰지만, 감압 건조법이나 스핀 건조법 등을 사용해도 된다. 또한, 순수를 IPA나 HFE를 포함하는 용제로 치환하고, 용제를 증발 건조시켜도 좋다.
상기 제2, 제4 실시예에 있어서, 발수화 막 제거부를 복수의 기판 보유/회전부(200)의 각각에 설치해도 좋고, 1개의 발수화 막 제거부가 복수의 기판 보유/회전부(200)위로 이동 할 수 있도록 하여도 좋다.
상기 제3, 제4 실시예에서는, 반도체 기판 W를 산화하기 위해서 자외선을 조사하였지만, 적외선등 다른 광을 조사하여도 좋다.
반도체 기판 W의 표면을 산화하기 위한 자외선 조사는 볼록 형상 패턴의 가공 도중에 행해도 된다. 이러한 표면 처리 방법의 일례를 도 11의 (a), (b), (c), (d), 도 12의 (a), (b), (c)에 도시한다.
우선, 도 11의 (a)에 도시된 바와 같이, 반도체 기판 W 상에 실리콘계 부재층(11), 실리콘 질화막(12) 및 실리콘 산화막(13)을 순차 형성한다. 실리콘계 부재층(11)은 실리콘 산화물이나 폴리실리콘 등을 사용해서 형성된다. 실리콘계 부재층(11)은 복수의 막으로 구성되어도 된다.
다음으로, 도 11의 (b)에 도시된 바와 같이, 실리콘 산화막(13) 상에 포토리소그래피 기술을 사용하여, 라인 및 공간 패턴을 갖는 레지스트층(14)을 형성한다.
다음으로, 도 11의 (c)에 도시된 바와 같이, 건식 에칭을 실시하여, 실리콘 산화막(13)을 패터닝한다.
다음으로, 도 11의 (d)에 도시된 바와 같이, 레지스트층(14)을 박리한다.
다음으로, 도 12의 (a)에 도시된 바와 같이, 건식 에칭을 실시하여, 실리콘 질화막(12)을 패터닝한다. 여기에서는, 실리콘 질화막(12) 아래의 실리콘계 부재층(11)에는 가공을 실시하지 않는다. 그리고, SC-1, SC-2, SPM 등의 약액을 사용해서 세정을 행하여, 건식 에칭에 의해 발생된 잔류물을 제거한다.
다음으로, 도 12의 (b)에 도시된 바와 같이, UV 광을 조사한다. 이에 의해, 실리콘 산화막(13)의 표면, 실리콘 질화막(12)의 측면 등의 산화가 진행된다. 또한, 실리콘 산화막(13)은 UV 광 조사전에 제거해도 좋다.
다음으로, 도 12의 (c)에 도시된 바와 같이, 건식 에칭을 실시하여, 실리콘계 부재층(11)을 패터닝한다.
이와 같이 하여 볼록 형상 패턴(15)이 형성된 반도체 기판 W에 대하여, 상기 제3, 제4 실시예에 따른 표면 처리 방법(단, 스텝 S304, S404을 제외함)을 적용한다. UV 광 조사에 의해 실리콘 질화막(12)의 측면을 강제 산화시키기 때문에, 발수성 보호막을 형성하기 쉽고, 발수도가 향상하므로, 건조 처리시의 미세 패턴 붕괴를 방지할 수 있다.
상기 제1 내지 제4 실시예의 각각의 표면 처리 장치는, 측벽 전사 프로세스에 의해 형성된 볼록 형상 패턴을 갖는 반도체 기판의 세정/건조에 적합하다. 측벽 전사 프로세스는, 도 13의 (a)에 도시된 바와 같이, 우선, 반도체 기판(도시하지 않음) 위에 형성된 제1 막(501) 위에 제2 막(502)을 형성한다. 이후, 제2 막(502) 상에 라인 및 공간 패턴을 갖는 레지스트(503)를 형성한다.
다음으로, 도 13의 (b)에 도시된 바와 같이, 레지스트(503)를 마스크로 하여, 제2 막(502)에 에칭을 실시하여, 패턴을 전사한다.
다음으로, 도 13의 (c)에 도시된 바와 같이, 제2 막(502)에 슬리밍 처리(slimming treatment)를 실시하여, 폭을 1/2정도로 감소시켜 코어재(504)로 가공한다. 레지스트(503)는 슬리밍 처리 전 또는 후에 제거된다. 슬리밍 처리는 습식 처리, 건식 처리, 또는 습식 처리와 건식 처리의 조합에 의해 행하여진다.
다음으로, 도 13의 (d)에 도시된 바와 같이, CVD(화학적 기상 증착; Chemical Vapor Deposition)법 등에 의해, 코어재(504)의 상면 및 측면이 덮여지도록 제3 막(505)을 형성한다. 제3 막(505)은 코어재(504)와의 에칭 선택비를 크게 취할 수 있는 재료로 형성된다.
다음으로, 도 14의 (a)에 도시된 바와 같이, 코어재(504)의 상면이 노출될 때 까지, 제3 막(505)을 건식 에칭한다. 건식 에칭은 코어재(504)에 대하여 선택성을 갖는 에칭 조건에서 행하여진다. 이에 의해, 제3 막(505)은 코어재(504)의 측면에 따라 스페이서 형상으로 잔류한다. 이때에 잔류하는 제3 막(505)은, 코어재(504) 측면 상부와 상단부(505a)가 접촉하여 위치하는 동시에, 코어재(504)의 외측을 향해서 상측부가 볼록하게 만곡한 형상을 이루고 있다.
다음으로, 도 14의 (b)에 도시된 바와 같이, 코어재(504)를 습식 에칭 처리에 의해 제거한다. 제3 막(505)은, 인접하는 2개의 패턴의 상부들 간의 거리(스페이스 패턴의 개구 폭 치수)가 좁은 공간과, 넓은 공간이 교대로 존재하는 비대칭 형상이 된다.
제3 막(505)과 같은 비대칭의 형상의 패턴을 세정 및 건조시킬 경우, 도 14의 (c)에 도시된 바와 같이, 스페이스 부분의 유체의 액면 하강 속도가 크게 상이하여, 패턴에 큰 힘이 들기 때문에, 패턴 붕괴의 방지가 곤란하였다.
그러나, 상기 제1 내지 제4 실시예의 표면 처리 장치를 사용함으로써, 측벽 전사 프로세스에 의해 형성된 비대칭 형상의 패턴인 경우에도, 패턴 표면의 강제 산화(forcible oxidation)와, 패턴 표면의 발수화 처리를 행함으로써, 패턴의 붕괴를 방지하면서 기판을 세정 및 건조시킬 수 있다.
상기 수학식 1 및 도 3으로부터 알 수 있는 바와 같이, 패턴 4에 적용되는 힘P은 표면 장력 γ의 수직 성분에 의존한다. 따라서, 도 15의 (a)에 도시된 바와 같이, 패턴의 상부가 경사진 구조, 즉, 패턴 상부의 측면이 기판 표면에 대하여 이루는 각도와, 패턴 하부의 측면이 기판 표면에 대하여 이루는 각도를 상이한 구조로 함으로써, 표면 장력 γ의 수직 성분을 작게 하여, 패턴에 가해지는 힘을 감소시킬 수 있다.
이러한 구조는, 패턴을 RIE 처리할 때에, 온도를 낮게 하게 함으로써 형성될 수 있다. 또한, 도 15의 (b)에 도시된 바와 같이, 패턴이 마스크 재료(1501) 및 패턴 재료(1502)로 구성되어 있을 경우, 마스크 재료(1501)와 패턴 재료(1502)와의 선택비가 낮은 조건 또는 선택비가 동일한 조건에서 RIE 처리를 행함으로써, 마찬가지의 구조가 얻어진다.
특정 실시예를 설명하였지만, 이들 실시예들은 단지 예로서 제시된 것일 뿐, 본 발명의 범위를 한정하는 것을 의도하지 않는다. 본 명세서에 설명된 신규한 방법 및 시스템은 다른 여러 형태로 구현될 수 있으며, 또한 본 발명의 요지를 벗어남 없이 본 명세서에 설명된 방법 및 시스템의 형태로 다양한 생략, 치환 및 변경될 수 있다. 첨부된 청구범위 및 이의 등가물은 본 발명의 범위 및 요지내에서 상기 형태 및 변경을 포함한다는 것을 의도한다.
101: 처리 조
102: 반송부
103: 약액 공급부
104: 순수 공급부

Claims (10)

  1. 반도체 기판의 표면 처리 장치로서,
    표면에 볼록 형상 패턴이 형성된 반도체 기판을 보유하는 보유부와,
    상기 반도체 기판의 표면에 약액을 공급하여, 세정 및 산화를 수행하는 제1 공급부와,
    상기 반도체 기판의 표면에 순수(pure water)를 공급하여, 상기 반도체 기판을 린스하는 제2 공급부와,
    상기 제1 공급부에서 상기 반도체 기판의 상기 표면을 산화한 이후에, 상기 반도체 기판의 표면에 발수화제를 공급하여, 상기 볼록 형상 패턴의 표면에 발수성 보호막을 형성하는 제3 공급부와,
    상기 제3 공급부에서 상기 발수성 보호막을 형성한 후, 상기 반도체 기판을 건조시키는 건조 처리부와,
    상기 건조 처리부에서 상기 반도체 기판을 건조시킨 후, 상기 볼록 형상 패턴을 잔존시킨 채로 상기 발수성 보호막을 제거하는 제거부
    를 포함하는, 반도체 기판의 표면 처리 장치.
  2. 제1항에 있어서,
    상기 제1 공급부는 상기 약액을 가열하는 가열부를 갖는, 반도체 기판의 표면 처리 장치.
  3. 제1항에 있어서,
    상기 반도체 기판의 표면에 알코올을 공급하여, 상기 반도체 기판을 린스하는 제4 공급부를 더 포함하는, 반도체 기판의 표면 처리 장치.
  4. 제2항에 있어서,
    상기 반도체 기판의 표면에 알코올을 공급하여, 상기 반도체 기판을 린스하는 제4 공급부를 더 포함하는, 반도체 기판의 표면 처리 장치.
  5. 반도체 기판의 표면 처리 장치로서,
    표면에 볼록 형상 패턴이 형성된 반도체 기판을 보유하는 보유부와,
    상기 반도체 기판의 표면에 약액을 공급하여, 세정 및 산화를 수행하는 제1 공급부와,
    상기 반도체 기판의 표면에 순수를 공급하여, 상기 반도체 기판을 린스하는 제2 공급부와,
    상기 제1 공급부에서 상기 반도체 기판의 상기 표면을 산화한 이후에, 상기 반도체 기판의 표면에 발수화제를 공급하여, 상기 볼록 형상 패턴의 표면에 발수성 보호막을 형성하는 제3 공급부와,
    상기 제3 공급부에서 상기 발수성 보호막을 형성한 후, 상기 반도체 기판을 건조시키는 건조 처리부와,
    상기 건조 처리부에서 상기 반도체 기판을 건조시킨 후, 상기 반도체 기판에 광을 조사하여, 상기 반도체 기판 표면의 산화와, 상기 볼록 형상 패턴을 잔존시킨 채로 상기 발수성 보호막의 제거를 수행하는 제거부
    를 포함하는, 반도체 기판의 표면 처리 장치.
  6. 제5항에 있어서,
    상기 건조 처리부는 상기 보유부에 포함되고, 상기 보유부는 상기 반도체 기판의 스핀 건조 처리(spin drying treatment)를 수행하는, 반도체 기판의 표면 처리 장치.
  7. 제6항에 있어서,
    상기 제거부는 상기 반도체 기판 표면의 산화시에 순수를 토출하는 토출구를 갖는, 반도체 기판의 표면 처리 장치.
  8. 반도체 기판의 표면 처리 방법으로서,
    반도체 기판 상에 복수의 볼록 형상 패턴을 형성하는 단계와,
    상기 반도체 기판의 상기 표면을 산화하기 위해 약액을 사용하여 상기 볼록 형상 패턴 표면을 세정하는 단계와,
    세정후에, 순수를 사용하여 상기 반도체 기판을 린스하는 단계와,
    린스 후에, 광을 상기 볼록 형상 패턴 표면에 조사하는 단계와,
    상기 광이 조사된 상기 볼록 형상 패턴 표면에 발수화제를 사용하여 발수성 보호막을 형성하는 단계와,
    상기 발수성 보호막의 형성후에, 순수를 사용하여 상기 반도체 기판을 린스하는 단계와,
    상기 반도체 기판을 건조시키는 단계와,
    상기 볼록 형상 패턴을 잔존시킨 채로 상기 발수성 보호막을 제거하는 단계
    를 포함하는, 반도체 기판의 표면 처리 방법.
  9. 제8항에 있어서,
    상기 볼록 형상 패턴은 측벽 전사 프로세스에 의해 형성되는, 반도체 기판의 표면 처리 방법.
  10. 제8항에 있어서,
    상기 볼록 형상 패턴은 상기 반도체 기판의 표면에 대하여 제1 각도를 이루는 제1 측면과, 상기 제1 측면 위에 위치하고 상기 반도체 기판의 표면에 대하여 상기 제1 각도와는 다른 제2 각도를 이루는 제2 측면을 갖는, 반도체 기판의 표면 처리 방법.

KR1020100088288A 2009-12-15 2010-09-09 반도체 기판의 표면 처리 장치 및 방법 KR101264481B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009284347A JP5424848B2 (ja) 2009-12-15 2009-12-15 半導体基板の表面処理装置及び方法
JPJP-P-2009-284347 2009-12-15

Publications (2)

Publication Number Publication Date
KR20110068825A KR20110068825A (ko) 2011-06-22
KR101264481B1 true KR101264481B1 (ko) 2013-05-14

Family

ID=44141534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100088288A KR101264481B1 (ko) 2009-12-15 2010-09-09 반도체 기판의 표면 처리 장치 및 방법

Country Status (4)

Country Link
US (2) US20110139192A1 (ko)
JP (1) JP5424848B2 (ko)
KR (1) KR101264481B1 (ko)
TW (1) TWI512806B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110186088A1 (en) * 2010-01-31 2011-08-04 Miller Kenneth C Substrate nest with drip remover
JP5622512B2 (ja) 2010-10-06 2014-11-12 株式会社東芝 半導体装置の製造方法
JP5931428B2 (ja) 2011-12-15 2016-06-08 株式会社東芝 配線パターンの形成方法及び半導体装置
JP6148475B2 (ja) 2013-01-25 2017-06-14 株式会社東芝 半導体製造装置および半導体装置の製造方法
JP6770887B2 (ja) 2016-12-28 2020-10-21 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理システム
WO2020004047A1 (ja) * 2018-06-27 2020-01-02 東京エレクトロン株式会社 基板洗浄方法、基板洗浄システムおよび記憶媒体
US11094527B2 (en) 2018-10-10 2021-08-17 International Business Machines Corporation Wet clean solutions to prevent pattern collapse
IT201900002485A1 (it) * 2019-02-20 2020-08-20 Protim S R L Procedimento di rivestimento di pezzi
CN113394074A (zh) * 2020-03-11 2021-09-14 长鑫存储技术有限公司 半导体结构的处理方法
JP2023046537A (ja) * 2021-09-24 2023-04-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、および、基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026265A (ja) 2003-06-30 2005-01-27 Nec Kansai Ltd クリーニング機構付きプローバ及びそのクリーニング方法
JP2007140075A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd バリア膜形成用材料及びそれを用いたパターン形成方法
JP2009177069A (ja) 2008-01-28 2009-08-06 Toshiba Corp 半導体装置の製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105683B2 (ja) 1992-04-23 1994-12-21 株式会社ソルテック レジストパターン形成方法
JPH05326464A (ja) * 1992-05-15 1993-12-10 Dainippon Screen Mfg Co Ltd 基板表面の気相洗浄方法
JPH07142349A (ja) 1993-11-16 1995-06-02 Mitsubishi Electric Corp 現像工程におけるフォトレジストパターンの倒れを防止する方法
JP2910546B2 (ja) * 1993-12-28 1999-06-23 日本電気株式会社 反射板の製造方法
JPH07273083A (ja) 1994-03-30 1995-10-20 Nippon Telegr & Teleph Corp <Ntt> 微細パターン形成法
US5767789A (en) * 1995-08-31 1998-06-16 International Business Machines Corporation Communication channels through electrically conducting enclosures via frequency selective windows
US6451512B1 (en) * 2000-05-01 2002-09-17 Advanced Micro Devices, Inc. UV-enhanced silylation process to increase etch resistance of ultra thin resists
TW477882B (en) * 2000-07-03 2002-03-01 Tokyo Electron Ltd Processing apparatus with sealing mechanism
JP3866130B2 (ja) 2001-05-25 2007-01-10 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
JP3795867B2 (ja) * 2003-01-30 2006-07-12 株式会社ルネサステクノロジ エッチング装置、エッチング方法および半導体装置の製造方法
US7467635B2 (en) * 2003-05-12 2008-12-23 Sprout Co., Ltd. Apparatus and method for substrate processing
JP3857692B2 (ja) * 2004-01-15 2006-12-13 株式会社東芝 パターン形成方法
JP2005294789A (ja) * 2004-03-10 2005-10-20 Toshiba Corp 半導体装置及びその製造方法
US7585614B2 (en) * 2004-09-20 2009-09-08 International Business Machines Corporation Sub-lithographic imaging techniques and processes
JP4936659B2 (ja) * 2004-12-27 2012-05-23 株式会社東芝 半導体装置の製造方法
JP4612424B2 (ja) * 2005-01-12 2011-01-12 富士通セミコンダクター株式会社 基板処理方法および半導体装置の製造方法
JP4895256B2 (ja) 2005-02-23 2012-03-14 東京エレクトロン株式会社 基板の表面処理方法
JP5247999B2 (ja) * 2005-09-29 2013-07-24 東京エレクトロン株式会社 基板処理方法およびコンピュータ読取可能な記憶媒体
US7482281B2 (en) * 2005-09-29 2009-01-27 Tokyo Electron Limited Substrate processing method
JP2008034779A (ja) * 2006-06-27 2008-02-14 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US20080008973A1 (en) * 2006-07-10 2008-01-10 Tomohiro Goto Substrate processing method and substrate processing apparatus
JP4866165B2 (ja) * 2006-07-10 2012-02-01 大日本スクリーン製造株式会社 基板の現像処理方法および基板の現像処理装置
US7851232B2 (en) * 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
JP4818140B2 (ja) * 2007-01-31 2011-11-16 東京エレクトロン株式会社 基板の処理方法及び基板処理装置
JP4803821B2 (ja) * 2007-03-23 2011-10-26 大日本スクリーン製造株式会社 基板処理装置
US20080295868A1 (en) * 2007-06-04 2008-12-04 Hitachi Kokusai Electric Inc. Manufacturing method of a semiconductor device and substrate cleaning apparatus
JP2009088253A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 微細構造体の製造方法および微細構造体の製造システム
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7838425B2 (en) * 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
ES2461294T3 (es) * 2008-07-30 2014-05-19 Askoll Holding S.R.L. Procedimiento para la fabricación de un estator para un motor eléctrico y de un motor eléctrico, estator y motor eléctrico
US20100122711A1 (en) * 2008-11-14 2010-05-20 Advanced Micro Devices, Inc. wet clean method for semiconductor device fabrication processes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026265A (ja) 2003-06-30 2005-01-27 Nec Kansai Ltd クリーニング機構付きプローバ及びそのクリーニング方法
JP2007140075A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd バリア膜形成用材料及びそれを用いたパターン形成方法
JP2009177069A (ja) 2008-01-28 2009-08-06 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI512806B (zh) 2015-12-11
US10573508B2 (en) 2020-02-25
US20150371845A1 (en) 2015-12-24
US20110139192A1 (en) 2011-06-16
TW201133585A (en) 2011-10-01
KR20110068825A (ko) 2011-06-22
JP5424848B2 (ja) 2014-02-26
JP2011129583A (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
KR101264481B1 (ko) 반도체 기판의 표면 처리 장치 및 방법
KR101170258B1 (ko) 반도체 기판의 표면 처리 장치 및 방법
KR101118437B1 (ko) 반도체 기판의 표면 처리 방법
KR101170255B1 (ko) 반도체 기판의 표면 처리 방법 및 장치
US11862484B2 (en) Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
KR20110120208A (ko) 반도체 기판의 표면 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7