TWI512806B - 半導體基板用表面處理裝置及方法 - Google Patents

半導體基板用表面處理裝置及方法 Download PDF

Info

Publication number
TWI512806B
TWI512806B TW099130213A TW99130213A TWI512806B TW I512806 B TWI512806 B TW I512806B TW 099130213 A TW099130213 A TW 099130213A TW 99130213 A TW99130213 A TW 99130213A TW I512806 B TWI512806 B TW I512806B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
pattern
supply unit
unit
pure water
Prior art date
Application number
TW099130213A
Other languages
English (en)
Other versions
TW201133585A (en
Inventor
Tatsuhiko Koide
Shinsuke Kimura
Yoshihiro Ogawa
Hisashi Okuchi
Hiroshi Tomita
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201133585A publication Critical patent/TW201133585A/zh
Application granted granted Critical
Publication of TWI512806B publication Critical patent/TWI512806B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like

Description

半導體基板用表面處理裝置及方法
本文描述的實施例一般係關於一種用於一半導體基板之表面處理裝置及一種表面處理方法。
本申請案係基於且主張2009年12月15日申請之日本專利申請案第2009-284347號之優先權之權利，該案全文以引用方式併入本文中。
製造一半導體裝置之過程包含多種過程，諸如一微影過程、一蝕刻過程及一離子植入過程。完成每一過程之後，在轉移至下一過程之前執行用於清除殘留在一晶圓表面上之雜質及殘留物以清洗該晶圓表面之一清洗過程及一乾燥過程。
近年來，隨著元件小型化之進展，已出現在該微影過程後之抗蝕圖案之顯影及乾燥(曝露及顯影)期間，該等抗蝕圖案由於毛細現象而坍縮之問題。為了解決此一問題，已提出一種使抗蝕圖案之該等表面防水以減小作用在該等抗蝕圖案及顯影劑間以及在該等抗蝕圖案及用於沖洗之純水間之毛細管力的方法(例如，見日本專利特許公開申請案第7-142349號)。在此方法中，一有機物質附著在抗蝕圖案之該等表面上；然而，在該微影過程後之該蝕刻過程中將該有機物質與該等抗蝕圖案一起清除。
舉例而言，在該蝕刻過程後之一晶圓的清洗處理中，將用於該清洗處理之一化學藥品供應至該晶圓之該表面上，且接著供應純水以執行沖洗。沖洗之後，執行乾燥，其清除殘留在該晶圓表面上之純水且乾燥該晶圓。
關於執行乾燥之方法，已知一種使用異丙醇(IPA)且用IPA取代一晶圓上之純水來乾燥該晶圓之方法(例如，見日本專利第3866130號)。然而，存在在乾燥期間，在該晶圓上形成之實際的裝置圖案藉由一液體之表面張力而坍縮的問題。即使利用具有比IPA更低表面張力之氫氟醚(HFE)，也難以抑制該圖案坍縮。
為解決此等問題，已提出超臨界乾燥，其中該表面張力變為0。然而，難以將該超臨界乾燥應用於大量生產過程。此外，該超臨界乾燥具有當水分或類似物被帶進提供一超臨界氛圍之一室內時，不能阻止圖案坍縮的問題。
在一實施例中，一種用於一半導體基板之表面處理裝置包含一固持單元、一第一供應單元、一第二供應單元、一第三供應單元、一乾燥處理單元及一清除單元。該固持單元固持一半導體基板，該半導體基板具有包括在其上形成之一凸起圖案之一表面。該第一供應單元供應一化學溶液至該半導體基板之該表面，以執行清洗及氧化。該第二供應單元供應純水至該半導體基板之該表面，以沖洗該半導體基板。該第三供應單元供應一防水劑至該半導體基板之該表面，以在該凸起圖案之表面上形成一防水保護膜。該乾燥處理單元乾燥該半導體基板。該清除單元清除該防水保護膜同時保留該凸起圖案。
在半導體裝置之製造過程中執行清洗過程之一目標係在一半導體基板上形成之一精細圖案結構中不產生任何缺陷(圖案丟失、劃痕、圖案薄化、挖掘基板或類似物)之情況下，將一半導體基板表面恢復至一潔淨表面狀態。特定而言，待清洗之目標物質包含在一微影過程中使用的抗蝕物質、在一乾式蝕刻過程中殘留在一半導體晶圓表面上之一反應副產物(殘留物)及金屬雜質、有機污染物或類似物，此等過程一般被使用在半導體製作過程中。若當留下待清洗之目標物質時該晶圓轉至隨後的製造過程，則裝置製造良率必然降低。
因此，該清洗過程對於在清洗之後形成一潔淨半導體晶圓表面，而不在該半導體基板上形成之一精細圖案結構中產生任何缺陷(圖案丟失、劃痕、圖案薄化、挖掘基板或類似物)扮演一重要角色。隨著元件小型化，在該清洗過程中要求的潔淨度變得更高。
另一方面，在其中提供一高寬高比之凸起精細圖案之新近結構中(舉例而言，具有30 nm或更小之圖案尺寸及10或更大之寬高比之一結構)，由於僅藉由應用在該抗蝕過程中使用之疏水技術的疏水性係不充足的，故難以抑制該圖案坍縮。此外，此方法存在該圖案表面被污染之問題。根據以下實施例，關於具有高寬高比之該凸起精細圖案之該結構，當保持該圖案表面潔淨時，可能實現比習知方法更高的疏水表面且可能抑制該圖案坍縮。
 (第一實施例)
圖1顯示根據本發明之第一實施例用於一半導體基板之一表面處理裝置之一示意性組態。該表面處理裝置包含一處理槽101、一載體單元102、一化學溶液供應單元103、一純水供應單元104、一IPA供應單元105、一防水劑供應單元106、一氣體供應單元107及一防水膜清除單元108。此表面處理裝置係一於區塊中清洗且乾燥複數個半導體基板之分批型裝置。
該載體單元102固持且遞送於其表面上形成一凸起圖案之一半導體基板W。舉例而言，該載體單元102將該半導體基板W引入該處理槽101中，且將該半導體基板W遞送至該防水膜清除單元108。
該化學溶液供應單元103供應用於清洗該半導體基板W之一化學溶液至該處理槽101。該化學溶液供應單元103供應一高度氧化性化學溶液，諸如藉由將硫酸及過氧化氫之混合溶液(SPM)之溫度提高至80℃或更高而獲得之一溶液，或硫酸。該化學溶液供應單元103可設有用於提高該化學溶液溫度之一加熱機構(例如，加熱器等等)。
該純水供應單元104供應用於沖洗該半導體基板W之純水至該處理槽101。
該IPA供應單元105供應用於沖洗該半導體基板W之IPA(異丙醇)至該處理槽101。
該防水劑供應單元106供應用於在該半導體基板W上形成之一凸起圖案表面上形成一防水保護膜之一防水劑至該處理槽101。舉例而言，該防水劑係一矽烷偶合劑。該矽烷偶合劑含有對一無機分子材料具有親和性及反應性之一水解基及與一有機材料形成一化學鍵之一有機官能基，且舉例而言，可應用六甲基二矽氮烷(HMDS)、四甲基矽烷基二乙胺(TMSDEA)或類似物。產生該矽烷偶合劑之一酯反應導致形成一防水保護膜。
該氣體供應單元(乾燥處理單元)107可供應乾燥空氣以便乾燥該半導體基板W。
該處理槽101可儲存且排除由該化學溶液供應單元103、該純水供應單元104、該IPA供應單元105、該防水劑供應單元106或類似物供應之液體。該處理槽101較佳由一基於鐵氟龍(Teflon；註冊商標)的材料製成，以便能夠處理由該化學溶液供應單元103供應之該高度氧化性化學溶液。
該防水膜清除單元108可清除在該半導體基板W上之該凸起圖案表面上形成之該防水保護膜，且舉例而言，執行一乾式灰化、臭氧氣體處理、UV光照射或類似操作。
將使用圖2中顯示之流程圖描述使用此一表面處理裝置在一半導體基板上執行表面處理之方法。
(步驟S101)該載體單元102將經處理具有該凸起圖案之該半導體基板W引入該處理槽101中。舉例而言，此凸起圖案係一線條空間圖案。舉例而言，此凸起圖案係具有10或更大之寬高比之一高寬高比結構。舉例而言，該凸起圖案係藉由RIE(反應性離子蝕刻)方法形成。
(步驟S102)一高度氧化性化學溶液由該化學溶液供應單元103供應至該處理槽101，且清洗該半導體基板W。藉此，可清除由於處理該半導體基板W上之該凸起圖案而產生之殘留物，且亦可氧化該表面。
(步驟S103)純水由該純水供應單元104供應至該處理槽101，且沖洗該半導體基板W，以致清除步驟102中使用之該化學溶液成份。
(步驟S104)IPA由該IPA供應單元105供應至該處理槽101，以執行由IPA取代純水之醇沖洗處理。
(步驟S105)一矽烷偶合劑由該防水劑供應單元106供應至該處理槽101，且在該半導體基板W(凸起圖案)表面上形成具有低可濕性之一保護膜(防水保護膜)。
在該半導體基板W(凸起圖案)之OH基及該矽烷偶合劑之R-Si-OH間產生一矽烷化反應導致在該半導體基板W(凸起圖案)上形成R-Si-O。藉由具有在R-Si-O間向外翻轉之一R基之分子結構獲得該防水保護膜。
因此，在該半導體基板W(凸起圖案)上之OH基數目越大，則形成該防水保護膜越容易且該半導體基板W(凸起圖案)之防水性變得越高。在本實施例中，利用在步驟S102中之清洗處理時使用的該高度氧化性化學溶液，該半導體基板W(凸起圖案)上之OH基數目係巨大的。
(步驟S106)IPA由該IPA供應單元105供應至該處理槽101，且由IPA取代該矽烷偶合劑。
(步驟S107)純水由該純水供應單元104供應至該處理槽101，且沖掉IPA殘留物。
(步驟S108)該載體單元102從該處理槽101拉起該半導體基板W，且該氣體供應單元107將用於蒸發乾燥之乾燥空氣供應至該半導體基板W。
因為在該半導體基板W上形成之該圖案係經該防水保護膜覆蓋，所以純水的接觸角θ大(接近90°)。
圖3顯示在該半導體基板W上形成之圖案4之一部份被液體5弄濕之狀態。當將該等圖案4間之空間視為「間距」且該液體5的表面張力為γ時，施加至該圖案4之力P係：
P=2×γ×cosθ.H/間距　…(方程式1)
頃發現：θ若接近90°，則cosθ接近0，且因此在乾燥處理時作用在該圖案上之該液體之力P小。藉此可能阻止在該乾燥處理時之圖案坍縮。
(步驟S109)該載體單元102將該半導體基板W遞送至該防水膜清除單元108。該防水膜清除單元108清除在該半導體基板W上之該凸起圖案表面上形成之該防水保護膜同時保留該凸起圖案。
圖4A顯示在不形成該防水保護膜情況下之該乾燥處理後之該圖案的狀態，且圖4B顯示在形成如所述之該防水保護膜情況下之該乾燥處理後之該圖案的狀態。在具有三種線高(150 nm、170 nm及200 nm)及三種圖案寬度(正常、精細及超細(正常>精細>超細))之圖案上執行表面處理。
如從圖4A中看出，在不形成該保護膜之情況下，在具有超細線寬及150 nm、170 nm及200 nm任一者之線高之圖案中發生圖案坍縮。此外，在具有精細線寬及200 nm線高之圖案中亦發生圖案坍縮。
另一方面，如從圖4B中看出，當形成該防水保護膜時，除了具有超細線寬及200 nm線高之圖案外，可防止圖案坍縮。頃發現形成該防水保護膜可防止由於清洗/乾燥所引起之圖案坍縮(即使係在具有高寬高比之一圖案中)，以便改良坍縮裕度。
如此描述，使用該高度氧化性化學溶液形成(及強制氧化)該半導體基板表面且接著在該基板表面上形成該防水保護膜可防止在乾燥處理時該超細圖案之坍縮。
(第二實施例)
圖5顯示根據本發明之第二實施例用於一半導體基板之一表面處理裝置之一示意性組態。該表面處理裝置包含一基板固持/旋轉單元200、一化學溶液供應單元210、一純水供應單元211、一IPA供應單元212、一防水劑供應單元213及一防水膜清除單元214。此表面處理裝置係將一處理溶液供應至一半導體基板之一單一類型的裝置，以在逐一基礎上處理該基板。
該基板固持/旋轉單元200具有構成一處理室之一旋轉杯201、一旋轉軸202、一旋轉底座203及一卡盤針腳204。該旋轉軸202在一大體垂直方向上延伸，且圓盤形狀的該旋轉底座203係安裝在該旋轉軸202之頂部上。可藉由一馬達(圖中未顯示)旋轉該旋轉軸202及該旋轉底座203。
該卡盤針腳204係圍繞該旋轉底座203之邊緣設置。藉由該卡盤針腳204夾壓一基板(晶圓)W，該基板固持/旋轉單元200可旋轉該基板W同時保持其幾乎水平。
當由該化學溶液供應單元210、該純水供應單元211、該IPA供應單元212或該防水劑供應單元213供應一液體時，該液體在該半導體基板W之徑向方向上擴展至該基板W的旋轉中心附近。此外，該基板固持/旋轉單元200可在該半導體基板W上執行旋轉乾燥。在該基板W之徑向方向上散佈的額外液體被收在該旋轉杯201中，且通過一廢物管205排出。
該化學溶液供應單元210供應用於清洗該半導體基板W之一化學溶液至固持在該基板固持/旋轉單元200中之該半導體基板W。該化學溶液供應單元210供應一高度氧化性化學溶液，諸如藉由將硫酸及過氧化氫之混合溶液(SPM)加熱至80℃或更高而獲得之一溶液，或硫酸。
該純水供應單元211供應用於沖洗該半導體基板W之純水至固持在該基板固持/旋轉單元200中之該半導體基板W。
該IPA供應單元212供應用於沖洗該半導體基板W之IPA至固持在該基板固持/旋轉單元200中之該半導體基板W。
該防水劑供應單元213供應一防水劑至固持在該基板固持/旋轉單元200中之該半導體基板W。該防水劑係一化學溶液，其在該半導體基板W表面上形成之一凸起圖案表面上形成一防水保護膜，以使該圖案表面防水，且舉例而言，可應用六甲基二矽氮烷(HMDS)、四甲基矽烷基二乙胺(TMSDEA)或類似物。
該防水膜清除單元214可清除該防水保護膜同時保留該凸起圖案。舉例而言，該防水膜清除單元214藉由UV光照射清除該防水保護膜。該防水膜清除單元214係設置在該基板固持/旋轉單元200上方，且可垂直移動。
一載體單元215將該半導體基板W遞送至該基板固持/旋轉單元200。
將使用圖6中顯示之流程圖來描述使用此一表面處理裝置在一半導體基板上執行表面處理之方法。應注意可由一控制單元(圖中未顯示)來控制該基板固持/旋轉單元200、該化學溶液供應單元210、該純水供應單元211、該IPA供應單元212、該防水劑供應單元213及該防水膜清除單元214之操作。
(步驟S201)由該載體單元(圖中未顯示)遞送待處理之一半導體基板W，其具有在其表面之一預定區域中之複數個凸起圖案，且固持在該基板固持/旋轉單元200中。舉例而言，該凸起圖案係一線條空間圖案。可由一含矽薄膜形成該凸起圖案之至少一部份。舉例而言，該凸起圖案係藉由RIE(反應性離子蝕刻)方法形成。
(步驟S202)使該半導體基板W以一預定旋轉速度旋轉，且由該化學溶液供應單元210將該化學溶液供應至該半導體基板W表面之旋轉中心附近。該化學溶液係一高度氧化性化學溶液。當收到由該半導體基板W之旋轉產生的離心力時，該化學溶液到達該半導體基板W表面之所有部份，且在該半導體基板W上執行化學溶液(清洗)處理。
(步驟S203)由純水供應單元211供應純水至該半導體基板W表面之旋轉中心附近。當收到由該半導體基板W之旋轉產生的離心力時，該純水到達該半導體基板W表面之所有部份。藉此，執行純水沖洗處理，其中由該純水沖掉殘留在該半導體基板W表面上的化學溶液。此可清除處理殘留物且氧化該基板表面。
(步驟S204)由該IPA供應單元212供應醇(諸如IPA)至該半導體基板W表面之旋轉中心附近。當收到由該半導體基板W之旋轉產生的離心力時，IPA到達該半導體基板W表面之所有部份。藉此，執行醇沖洗處理，其中由IPA取代殘留在該半導體基板W表面上的純水。
(步驟S205)由該防水劑供應單元213供應一防水劑至該半導體基板W表面之旋轉中心附近。舉例而言，該防水劑係一矽烷偶合劑。
當收到由該半導體基板W之旋轉產生的離心力時，該矽烷偶合劑到達該半導體基板W表面之所有部份。藉此，在該凸起圖案表面上形成具有低可濕性之一保護膜(防水保護膜)。藉由產生該矽烷偶合劑之一酯反應形成此防水保護膜。
如上文第一實施例描述，在該半導體基板W(凸起圖案)上之OH基數目越大，該半導體基板W(凸起圖案)之防水性就變得越高。在本實施例中，利用在步驟S202中之清洗處理時使用的該高度氧化性化學溶液，該半導體基板W(凸起圖案)上之OH基數目係大的。
(步驟S206)由該IPA供應單元212供應醇(諸如IPA)至該半導體基板W表面之旋轉中心附近。當收到由該半導體基板W之旋轉產生的離心力時，IPA到達該半導體基板W表面之所有部份。藉此，執行醇沖洗處理，其中由IPA取代殘留在該半導體基板W表面上的矽烷偶合劑。
(步驟S207)由純水供應單元211供應純水至該半導體基板W表面之旋轉中心附近。當收到由該半導體基板W之旋轉產生的離心力時，該純水到達該半導體基板W表面之所有部份。藉此，執行純水沖洗處理，其中由IPA取代殘留在該半導體基板W表面上的純水。
(步驟S208)該基板固持/旋轉單元200將該半導體基板W之旋轉速度增加至一預定旋轉乾燥旋轉速度，以執行旋轉乾燥處理，在此處理中殘留在該半導體基板W表面上的純水被旋掉且被乾燥。
因為在該半導體基板W上之該凸起圖案係經該防水保護膜覆蓋，所以純水的接觸角θ大(接近90°)。藉此，上文方程式1中的cosθ接近於0，且在乾燥處理時作用在該圖案上之該液體之力小，以致可防止圖案坍縮。
(步驟S209)該防水膜清除單元214向下移動至該半導體基板W附近。接著，該防水膜清除單元214清除在該半導體基板W上之該凸起圖案表面上形成的該防水保護膜，同時保留該凸起圖案。
根據本實施例在一半導體基板上執行該表面處理亦可能獲得與上文第一實施例之效應類似的效應(參照圖4)。
如此描述，使用該高度氧化性化學溶液形成該半導體基板表面且接著在該基板表面上形成該防水保護膜可防止在乾燥處理時該超細圖案之坍縮。
(第三實施例)
雖然在上文第一實施例中藉由使用該高度氧化性化學溶液之該清洗處理增加在該半導體基板W(凸起圖案)上的OH基數目，但在用一標準清洗化學溶液清洗之後可藉由用UV光照射該基板表面來增加OH基數目，以進一步氧化該基板表面。
圖7顯示根據本實施例之一表面處理裝置之一示意性組態。此裝置不同於根據圖1中顯示的上文第一實施例之該表面處理裝置處在於提供一UV光照射單元111。此外，該化學溶液供應單元103供應一標準清洗化學溶液，諸如SPM、SC-1(標準清潔(Standard Clean)1)或SC-2。該化學溶液供應單元103可供應一種化學溶液，或可同時或依序供應多種化學溶液。在圖7中，與圖1中顯示之該第一實施例中相同的部份具有相同的數字，且將不再重複其等之描述。
該UV光照射單元111用UV光照射該處理槽101內之該半導體基板。該防水膜清除單元108可係該UV光照射單元111。該載體單元102或另一移動機構(圖中未顯示)在該處理槽101上方遞送該UV光照射單元111。
將使用圖8中顯示之流程圖來描述使用此一表面處理裝置在一半導體基板上執行表面處理之方法。
(步驟S301)該載體單元102將經處理具有該凸起圖案之該半導體基板W引入該處理槽101中。
(步驟S302)由該化學溶液供應單元103供應一化學溶液至該處理槽101，且清洗該半導體基板W。藉此，可清除由於處理該半導體基板W上之該凸起圖案而產生之殘留物。
(步驟S303)由該純水供應單元104供應純水至該處理槽101，且沖洗該半導體基板W，以致清除步驟S302中使用之該化學溶液成份。
(步驟S304)該UV光照射單元111在該處理槽101上方遞送。該UV光照射單元111接著用UV光照射該半導體基板W。藉此，進一步氧化該基板表面。
(步驟S305)由該IPA供應單元105供應IPA至該處理槽101，且執行由IPA取代純水之醇沖洗處理。
(步驟S306)由該防水劑供應單元106供應一矽烷偶合劑至該處理槽101，且在該半導體基板W(凸起圖案)表面上形成具有低可濕性之一保護膜(防水保護膜)。
如上文第一實施例中描述，在該半導體基板W(凸起圖案)上之OH基數目越大，該半導體基板W(凸起圖案)表面之防水性就變得越高。在本實施例中，由於在步驟S304中之該UV光照射處理，該半導體基板W(凸起圖案)上之OH基數目係大的。
(步驟S307)由該IPA供應單元105供應IPA至該處理槽101，且由IPA取代該矽烷偶合劑。
(步驟S308)由該純水供應單元104供應純水至該處理槽101，且沖掉一IPA殘留物。
(步驟S309)該載體單元102從該處理槽101拉起該半導體基板W，且該氣體供應單元107將用於蒸發乾燥之乾燥空氣供應至該半導體基板W。
因為在該半導體基板W上形成之該圖案係經該防水保護膜覆蓋，所以液體的接觸角θ大(接近90°)。因此在乾燥處理時作用在該圖案上之液體力小，且因此可防止在乾燥處理時的圖案坍縮。
(步驟S310)該載體單元102將該半導體基板W遞送至該防水膜清除單元108。該防水膜清除單元108清除在該半導體基板W上之該凸起圖案表面上形成之該防水保護膜，同時保留該凸起圖案。
如此描述，用UV光照射該半導體基板表面以促進氧化反應且接著在該基板表面上形成該防水保護膜可防止在乾燥處理時的超細圖案坍縮，如同上文第一實施例。
(第四實施例)
雖然在上文第二實施例中藉由使用該高度氧化性化學溶液之該清洗處理增加在該半導體基板W(凸起圖案)上的OH基數目，但在用一標準清洗化學溶液清洗之後可藉由用UV光照射該基板表面來增加OH基數目，以進一步氧化該基板表面。該防水膜清除單元214執行UV光照射。
根據本實施例之該表面處理裝置具有與根據圖5中所示之上述第二實施例之該表面處理裝置相似的組態。然而，在用UV光照射該基板表面用於氧化時，該防水膜清除單元214需要該半導體基板W表面處於潮濕狀態。因此，如圖9中顯示，該防水膜清除單元214包含用於排出純水之一出口214a。
此外，該化學溶液供應單元210供應一標準清洗化學溶液，諸如SPM、SC-1(標準清潔1)或SC-2。該化學溶液供應單元210可供應一種化學溶液，或可同時或依序供應多種化學溶液。
將使用圖10中顯示之流程圖來描述使用根據本實施例之該表面處理裝置在一半導體基板上執行表面處理之方法。
(步驟S401)遞送待處理之一半導體基板W(其具有在其表面之一預定區域中之複數個凸起圖案)且將其固持在該基板固持/旋轉單元200中。舉例而言，該凸起圖案係一線條空間圖案。可由一含矽薄膜形成該凸起圖案之至少一部份。舉例而言，該凸起圖案係藉由RIE(反應性離子蝕刻)方法形成。
(步驟S402)使該半導體基板W以一預定旋轉速度旋轉，且由該化學溶液供應單元210將該化學溶液供應至該半導體基板W表面之旋轉中心附近。當收到由該半導體基板W之旋轉產生的離心力時，該化學溶液到達該半導體基板W表面之所有部份，且在該半導體基板W上執行化學溶液(清洗)處理。藉由此處理可清除由處理該半導體基板W上之該凸起圖案所產生之一殘留物。
(步驟S403)由純水供應單元211供應純水至該半導體基板W表面之旋轉中心附近。當收到由該半導體基板W之旋轉所產生的離心力時，該純水到達該半導體基板W表面之所有部份。藉此，執行純水沖洗處理，其中由該純水沖掉殘留在該半導體基板W表面上的化學溶液。
(步驟S404)該防水膜清除單元214向下移動，且在排出純水的同時用UV光照射該半導體基板W表面。藉此，進一步氧化該基板表面。
(步驟S405)由該IPA供應單元212供應醇(諸如IPA)至該半導體基板W表面之旋轉中心附近。當收到由該半導體基板W之旋轉所產生的離心力時，IPA到達該半導體基板W表面之所有部份。藉此，執行醇沖洗處理，其中由IPA取代殘留在該半導體基板W表面上的純水。
(步驟S406)由該防水劑供應單元213供應一防水劑至該半導體基板W表面之旋轉中心附近。舉例而言，該防水劑係一矽烷偶合劑。
當收到由該半導體基板W之旋轉所產生的離心力時，該矽烷偶合劑到達該半導體基板W表面之所有部份。藉此，在該凸起圖案表面上形成具有低可濕性之一保護膜(防水保護膜)。藉由產生該矽烷偶合劑之一酯反應來形成此防水保護膜。
如上文第一實施例描述，在該半導體基板W(凸起圖案)上之OH基數目越大，該半導體基板W(凸起圖案)表面之防水性就變得越高。在本實施例中，由於步驟S404中之該UV光照射處理，該半導體基板W(凸起圖案)上之OH基數目大。
(步驟S407)由該IPA供應單元212供應醇(諸如IPA)至該半導體基板W表面之旋轉中心附近。當收到由該半導體基板W之旋轉所產生的離心力時，IPA到達該半導體基板W表面之所有部份。藉此，執行醇沖洗處理，其中由IPA取代殘留在該半導體基板W表面上的矽烷偶合劑。
(步驟S408)由該純水供應單元211供應純水至該半導體基板W表面之旋轉中心附近。當收到由該半導體基板W之旋轉所產生的離心力時，該純水到達該半導體基板W表面之所有部份。藉此，執行純水沖洗處理，其中由IPA取代殘留在該半導體基板W表面上的純水。
(步驟S409)該基板固持/旋轉單元200將該半導體基板W之旋轉速度增加至一預定旋轉乾燥旋轉速度，以執行旋轉乾燥處理，在此處理中殘留在該半導體基板W表面上的純水被旋掉且被乾燥。
因為在該半導體基板W上之該凸起圖案係經該防水保護膜覆蓋，所以純水的接觸角θ大(接近90°)。藉此，上文方程式1中的cosθ接近於0，且在乾燥處理時作用在該圖案上之該液體之力小，以致可防止圖案坍縮。
(步驟S410)該防水膜清除單元214向下移動至該半導體基板W附近。接著，該防水膜清除單元214用UV光照射該半導體基板W，以清除在該半導體基板W上之該凸起圖案表面上形成的該防水保護膜，同時保留該凸起圖案。
在根據本實施例之一半導體基板上執行該表面處理亦可能獲得與上文第一實施例之效應類似的效應(參照圖4)。
如此描述，用UV光照射該半導體基板表面以促進氧化反應且接著在該基板表面上形成該防水保護膜可防止在乾燥處理時該超細圖案之坍縮。
在上文第一至第四實施例中，在可由純水取代該矽烷偶合劑之情況下，可省略該防水處理之前及之後的該醇清洗處理。
已知當加入含羥基的IPA及水時，用於該防水處理之該矽烷偶合劑經歷水解且防水能力減小。該防水能力的退化導致圖案坍縮阻止效應減小。
鑒於此原因，在該純水沖洗及該IPA取代之後且在該防水處理之前，可執行稀釋劑處理，以由不含羥基之一稀釋劑取代IPA。如使用的該稀釋劑可係在其自身化合物中不含羥基之一溶劑，諸如甲苯(作為一中間產物不產生一羥基之一溶劑)或環己酮。當可由水取代該稀釋劑時，可省略在該純水沖洗之後之該IPA取代(醇沖洗)。
雖然在上文第一至第四實施例中使用該矽烷偶合劑執行該防水處理，但可使用一表面活性劑(水性表面活性劑)。在使用該表面活性劑之情況下，可省略在該防水處理之前及之後的該IPA取代(醇沖洗)，藉此消除在該表面處理裝置中提供該等IPA供應單元105、212之需要。
雖然根據該第一及第三實施例之該等表面處理裝置之每一者係使用單一處理槽之溢出類型裝置，但可提供分別儲存一化學溶液、純水、一防水劑及類似物之複數個處理槽，且該基板固持/遞送單元102可依序在該等各別槽中浸漬該半導體基板。
雖然在上文第一及第三實施例中使用該蒸發乾燥方法乾燥該半導體基板，但可使用一減壓乾燥方法、一旋轉乾燥方法或類似方法。此外，可由一含IPA或HFE之溶劑取代純水，且該溶劑可經受蒸發乾燥。
在上文第二及第四實施例中，可在該等複數個基板固持/旋轉單元200之每一者中提供該防水膜清除單元，或可使一防水膜清除單元在該等複數個基板固持/旋轉單元200上方移動。
雖然在上文第三及第四實施例中用紫外光照射該半導體基板W以便進行氧化，但可使用另一光線，諸如紅外光。
可在該凸起圖案處理中間執行用於氧化該半導體基板W表面之紫外光照射。圖11A、11B、11C、11D、12A、12B、12C顯示此一表面處理方法之一實例。
首先，如圖11A中顯示，在該半導體基板W上依序形成一基於矽之部件層11、一氮化矽薄膜12及一氧化矽薄膜13。使用氧化矽、多晶矽或類似物形成該基於矽之部件層11。該基於矽之部件層11可由複數個薄膜組成。
接著，如圖11B中顯示，利用一微影技術在該氧化矽薄膜13上形成具有一線條空間圖案之一抗蝕層14。
接著，如圖11C中顯示，執行乾式蝕刻，以圖案化該氧化矽薄膜13。
接著，如圖11D中顯示，剝離該抗蝕層14。
接著，如圖12A中顯示，實施乾式蝕刻，以圖案化該氮化矽薄膜12。此處，該氮化矽薄膜12下之該基於矽之部件層11未經處理。接著使用一化學溶液(諸如SC-1、SC-2、或SPM)執行沖洗，以清除由於該乾式蝕刻所產生之一殘留物。
接著，如圖12B中顯示，執行UV光照射。隨之，在該氧化矽薄膜13之表面、該氮化矽薄膜12之側面及類似物上進行氧化。應注意可在該UV光照射之前清除該氧化矽薄膜13。
接著，如圖12C中顯示，實施乾式蝕刻，以圖案化該基於矽之部件層11。
對以如此描述的方式形成具有一凸起圖案15之該半導體基板W，實施根據上文第三及第四實施例之該表面處理方法(除了步驟S304、S404外)。該氮化矽薄膜12之該等側面已藉由紫外光照射被強制氧化，藉此有利於形成該防水保護膜且改良防水性，因此可能防止在該乾燥處理時該超細圖案之坍縮。
上文第一至第四實施例中之該等表面處理裝置之每一者適合於清洗/乾燥具有藉由側壁轉移過程形成之一凸起圖案之一半導體基板。如圖13A中顯示，以此一方式執行該側壁轉移過程：首先，在一半導體基板(圖中未顯示)上形成之一第一薄膜501上形成一第二薄膜502。接著在該第二薄膜502上形成具有一線條空間圖案之一抗蝕劑503。
接著，如圖13B中顯示，使用該抗蝕劑503作為一掩膜蝕刻該第二薄膜502，以轉移該圖案。
接著，如圖13C中顯示，使該第二薄膜502經受纖化(slimmimg)處理，以將寬度減小約一半以便處理成為核心部件504。應注意在該纖化處理之前或之後清除該抗蝕劑503。該纖化處理係藉由濕處理或乾燥處理或結合該濕處理及該乾燥處理執行。
接著，如圖13D中顯示，利用CVD(化學氣相沈積)或類似方法形成一第三部件505以覆蓋該等核心部件504之上表面及側面。該第三部件505係由能夠相對該核心部件504採取一大的蝕刻選擇比之一材料形成。
接著，如圖14A中顯示，乾式蝕刻該第三部件505直到曝露該核心部件504之上表面。乾式蝕刻係在對該核心部件504具有選擇性之蝕刻條件下執行。藉此，該第三部件505以沿該核心部件504側面之一間隔物的形狀殘留。在此時殘留之該第三部件505中，一頂端505a係經定位與該核心部件504之側面頂部接觸，且一上側部份呈朝該核心部件504之外側彎曲突出的形狀。
接著，如圖14B中顯示，藉由濕式蝕刻處理清除該核心部件504。該第三部件505係以一不對稱形狀形成，其中在相鄰兩個圖案頂部間之距離(空間圖案的開口寬度大小)小的空間及該距離大之空間交替地出現。
如圖14C顯示，在清洗且乾燥呈此一不對稱形狀之圖案(如該第三部件505)之情況下，空間部份的液面高度降低速度明顯不同，導致施加大的力至該圖案，且因此難以防止該圖案坍縮。
然而，使用上文第一至第四實施例中之該等表面處理裝置，即使係在由該側壁轉移過程形成的不對稱形狀圖案之情況下，在該圖案表面上執行強制氧化及防水處理可導致清洗且乾燥該基板，同時防止該圖案坍縮。
如從上文方程式1及圖3中看出，施加至該圖案4之該力P係取決於該表面張力γ之一垂直分量。因此，如圖15A中顯示，藉由製作使該圖案頂部傾斜之一結構，即由該圖案頂部之側面相對於該基板表面形成之一角度不同於由該圖案底部之側面相對於該基板表面形成之一角度，可使該表面張力γ之該垂直分量小，以便減小施加至該圖案之力。
可藉由在該圖案上執行RIE處理時使溫度降低來形成此一結構。此外，如圖15B中顯示，在由一掩膜物質1501及一圖案物質1502組態該圖案之情況下，可藉由在該掩膜物質1501及該圖案物質1502間之選擇率低的條件下或在選擇率相同的條件下執行RIE處理來獲得一相似組態。
雖然已描述某些實施例，但此等實施例僅係提出作為實例，且並非意欲限制本發明之範圍。的確，可以多種其它形式體現本文描述的該等新穎方法及系統；此外，在不背離本發明精神之情況下，可對本文描述的該等方法及系統之形式做出各種省略、替代及變化。隨附申請專利範圍及其等之等效物意欲涵蓋在本發明之範圍及精神內之此等形式或修改。
4．．．圖案
5．．．液體
11．．．基於矽之部件層
12．．．氮化矽薄膜
13．．．氧化矽薄膜
14．．．抗蝕層
15．．．凸起圖案
101．．．處理槽
102．．．載體單元
103．．．化學溶液供應單元
104．．．純水供應單元
105．．．IPA供應單元
106．．．防水劑供應單元
107．．．氣體供應單元
108．．．防水膜清除單元
111．．．紫外光照射單元
200．．．基板固持/旋轉單元
201．．．旋轉杯
202．．．旋轉軸
203．．．旋轉底座
204．．．卡盤針腳
205．．．廢物管
210．．．化學溶液供應單元
211．．．純水供應單元
212．．．IPA供應單元
213．．．防水劑供應單元
214．．．防水膜清除單元
214a．．．出口
501．．．第一薄膜
502．．．第二薄膜
503．．．抗蝕劑
504．．．核心部件
505．．．第三部件
505a．．．頂端
1501．．．掩膜物質
1502．．．圖案物質
W．．．半導體基板
圖1係顯示根據本發明之第一實施例之一半導體基板之一表面處理裝置之一示意性組態之圖；
圖2係解釋根據該第一實施例之一半導體基板之表面處理方法之流程圖；
圖3係顯示液體對該圖案之表面張力之圖；
圖4A係顯示在不形成一防水保護膜之情況下在一乾燥處理後之一圖案狀態之圖；
圖4B係顯示在形成一防水保護膜之情況下在一乾燥處理後之一圖案狀態之圖；
圖5係顯示根據本發明之第二實施例之一半導體基板之一表面處理裝置之一示意性組態之圖；
圖6係解釋根據該第二實施例之一半導體基板之表面處理方法之流程圖；
圖7係顯示根據本發明之第三實施例之一半導體基板之一表面處理裝置之一示意性組態之圖；
圖8係解釋根據該第三實施例之一半導體基板之表面處理方法之流程圖；
圖9係在根據本發明之第四實施例之一半導體基板之一表面處理裝置中提供的一防水膜清除單元之示意構成圖；
圖10係解釋根據該第四實施例之一半導體基板之表面處理方法之流程圖；
圖11A係解釋根據一修改之一半導體基板之一表面處理方法之橫截面圖；
圖11B係顯示圖11A後的一步驟之橫截面圖；
圖11C係顯示圖11B後的一步驟之橫截面圖；
圖11D係顯示圖11C後的一步驟之橫截面圖；
圖12A係顯示圖11D後的一步驟之橫截面圖；
圖12B係顯示圖12A後的一步驟之橫截面圖；
圖12C係顯示圖12B後的一步驟之橫截面圖；
圖13A係顯示一側壁轉移過程之橫截面圖；
圖13B係顯示圖13A後的一步驟之橫截面圖；
圖13C係顯示圖13B後的一步驟之橫截面圖；
圖13D係顯示圖13C後的一步驟之橫截面圖；
圖14A係顯示圖13D後的一步驟之橫截面圖；
圖14B係顯示圖14A後的一步驟之橫截面圖；
圖14C係顯示圖14B後的一步驟之橫截面圖；
圖15A係顯示液體對該圖案之表面張力之圖；及
圖15B係顯示其中整個圖案係傾斜之一組態之圖。
101．．．處理槽
102．．．載體單元
103．．．化學溶液供應單元
104．．．純水供應單元
105．．．IPA供應單元
106．．．防水劑供應單元
107．．．氣體供應單元
108．．．防水膜清除單元

Claims (10)

  1. 一種用於一半導體基板之表面處理裝置，其包括：一固持單元，其固持一半導體基板，該半導體基板具有包含在其上形成之一凸起圖案之一表面；一第一供應單元，其供應一化學溶液至該半導體基板之該表面，以執行清洗及氧化；一第二供應單元，其供應純水至該半導體基板之該表面，以沖洗該半導體基板；一第三供應單元，其供應一疏水劑至該半導體基板之該表面，以在該凸起圖案之表面上形成一疏水保護膜；一乾燥處理單元，其乾燥該半導體基板；及一清除單元，其清除該疏水保護膜同時保留該凸起圖案。
  2. 如請求項1之用於一半導體基板之表面處理裝置，其中該第一供應單元具有用於加熱該化學溶液之一加熱單元。
  3. 如請求項1之用於一半導體基板之表面處理裝置，其進一步包括一第四供應單元，其供應醇至該半導體基板之該表面，以沖洗該半導體基板。
  4. 如請求項2之用於一半導體基板之表面處理裝置，其進一步包括一第四供應單元，其供應醇至該半導體基板之該表面，以沖洗該半導體基板。
  5. 一種用於一半導體基板之表面處理裝置，其包括： 一固持單元，其固持一半導體基板，該半導體基板具有包括在其上形成之一凸起圖案之一表面；一第一供應單元，其供應一化學溶液至該半導體基板之該表面，以執行清洗及氧化；一第二供應單元，其供應純水至該半導體基板之該表面，以沖洗該半導體基板；一第三供應單元，其供應一防水劑至該半導體基板之該表面，以在該凸起圖案之表面上形成一防水保護膜；一乾燥處理單元，其乾燥該半導體基板；及一清除單元，其用光照射該半導體基板，以氧化該半導體基板表面且清除該防水保護膜同時保留該凸起圖案。
  6. 如請求項5之用於一半導體基板之表面處理裝置，其中該乾燥處理單元係包含在該固持單元中，且該固持單元在該半導體基板上執行旋轉乾燥處理。
  7. 如請求項6之用於一半導體基板之表面處理裝置，其中該清除單元具有在氧化該半導體基板表面時用於排出純水之一出口。
  8. 一種用於一半導體基板之表面處理方法，該方法包括：在一半導體基板上形成複數個凸起圖案；使用一化學溶液清洗該凸起圖案之表面；清洗之後，使用純水沖洗該半導體基板；沖洗之後，用光照射該凸起圖案表面；使用一防水劑在該經光照射的凸起圖案表面上形成一 防水保護膜；形成該防水保護膜之後，使用純水沖洗該半導體基板；乾燥該半導體基板；及清除該防水保護膜同時保留該凸起圖案。
  9. 如請求項8之用於一半導體基板之表面處理方法，其中藉由一側壁轉移過程形成該凸起圖案。
  10. 如請求項8之用於一半導體基板之表面處理方法，其中該凸起圖案具有：一第一側面，其相對於該半導體基板之該表面形成一第一角度；及一第二側面，其係定位在該第一側面上且相對於該半導體基板之該表面形成不同於該第一角度之一第二角度。
TW099130213A 2009-12-15 2010-09-07 半導體基板用表面處理裝置及方法 TWI512806B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009284347A JP5424848B2 (ja) 2009-12-15 2009-12-15 半導体基板の表面処理装置及び方法

Publications (2)

Publication Number Publication Date
TW201133585A TW201133585A (en) 2011-10-01
TWI512806B true TWI512806B (zh) 2015-12-11

Family

ID=44141534

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130213A TWI512806B (zh) 2009-12-15 2010-09-07 半導體基板用表面處理裝置及方法

Country Status (4)

Country Link
US (2) US20110139192A1 (zh)
JP (1) JP5424848B2 (zh)
KR (1) KR101264481B1 (zh)
TW (1) TWI512806B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110186088A1 (en) * 2010-01-31 2011-08-04 Miller Kenneth C Substrate nest with drip remover
JP5622512B2 (ja) 2010-10-06 2014-11-12 株式会社東芝 半導体装置の製造方法
JP5931428B2 (ja) 2011-12-15 2016-06-08 株式会社東芝 配線パターンの形成方法及び半導体装置
JP6148475B2 (ja) * 2013-01-25 2017-06-14 株式会社東芝 半導体製造装置および半導体装置の製造方法
JP6770887B2 (ja) 2016-12-28 2020-10-21 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理システム
US11600499B2 (en) * 2018-06-27 2023-03-07 Tokyo Electron Limited Substrate cleaning method, substrate cleaning system, and storage medium
US11094527B2 (en) 2018-10-10 2021-08-17 International Business Machines Corporation Wet clean solutions to prevent pattern collapse
IT201900002485A1 (it) * 2019-02-20 2020-08-20 Protim S R L Procedimento di rivestimento di pezzi
CN113394074A (zh) * 2020-03-11 2021-09-14 长鑫存储技术有限公司 半导体结构的处理方法
JP2023046537A (ja) * 2021-09-24 2023-04-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、および、基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060060562A1 (en) * 2004-09-20 2006-03-23 International Business Machines Corporation Sub-lithographic imaging techniques and processes
US20080230101A1 (en) * 2007-03-23 2008-09-25 Toyohide Hayashi Substrate treating apparatus
US20080295868A1 (en) * 2007-06-04 2008-12-04 Hitachi Kokusai Electric Inc. Manufacturing method of a semiconductor device and substrate cleaning apparatus
US20090084754A1 (en) * 2007-09-28 2009-04-02 Kabushiki Kaisha Toshiba Method and system for manufacturing microstructure

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105683B2 (ja) 1992-04-23 1994-12-21 株式会社ソルテック レジストパターン形成方法
JPH05326464A (ja) * 1992-05-15 1993-12-10 Dainippon Screen Mfg Co Ltd 基板表面の気相洗浄方法
JPH07142349A (ja) 1993-11-16 1995-06-02 Mitsubishi Electric Corp 現像工程におけるフォトレジストパターンの倒れを防止する方法
JP2910546B2 (ja) * 1993-12-28 1999-06-23 日本電気株式会社 反射板の製造方法
JPH07273083A (ja) 1994-03-30 1995-10-20 Nippon Telegr & Teleph Corp <Ntt> 微細パターン形成法
US5767789A (en) * 1995-08-31 1998-06-16 International Business Machines Corporation Communication channels through electrically conducting enclosures via frequency selective windows
US6451512B1 (en) * 2000-05-01 2002-09-17 Advanced Micro Devices, Inc. UV-enhanced silylation process to increase etch resistance of ultra thin resists
TW477882B (en) * 2000-07-03 2002-03-01 Tokyo Electron Ltd Processing apparatus with sealing mechanism
JP3866130B2 (ja) 2001-05-25 2007-01-10 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
JP3795867B2 (ja) * 2003-01-30 2006-07-12 株式会社ルネサステクノロジ エッチング装置、エッチング方法および半導体装置の製造方法
US7467635B2 (en) * 2003-05-12 2008-12-23 Sprout Co., Ltd. Apparatus and method for substrate processing
JP2005026265A (ja) 2003-06-30 2005-01-27 Nec Kansai Ltd クリーニング機構付きプローバ及びそのクリーニング方法
JP3857692B2 (ja) * 2004-01-15 2006-12-13 株式会社東芝 パターン形成方法
JP2005294789A (ja) * 2004-03-10 2005-10-20 Toshiba Corp 半導体装置及びその製造方法
JP4936659B2 (ja) * 2004-12-27 2012-05-23 株式会社東芝 半導体装置の製造方法
JP4612424B2 (ja) * 2005-01-12 2011-01-12 富士通セミコンダクター株式会社 基板処理方法および半導体装置の製造方法
JP4895256B2 (ja) 2005-02-23 2012-03-14 東京エレクトロン株式会社 基板の表面処理方法
JP5247999B2 (ja) * 2005-09-29 2013-07-24 東京エレクトロン株式会社 基板処理方法およびコンピュータ読取可能な記憶媒体
US7482281B2 (en) * 2005-09-29 2009-01-27 Tokyo Electron Limited Substrate processing method
JP2007140075A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd バリア膜形成用材料及びそれを用いたパターン形成方法
JP2008034779A (ja) * 2006-06-27 2008-02-14 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP4866165B2 (ja) * 2006-07-10 2012-02-01 大日本スクリーン製造株式会社 基板の現像処理方法および基板の現像処理装置
US20080008973A1 (en) * 2006-07-10 2008-01-10 Tomohiro Goto Substrate processing method and substrate processing apparatus
US7851232B2 (en) * 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
JP4818140B2 (ja) * 2007-01-31 2011-11-16 東京エレクトロン株式会社 基板の処理方法及び基板処理装置
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009177069A (ja) 2008-01-28 2009-08-06 Toshiba Corp 半導体装置の製造方法
US7838425B2 (en) * 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
EP2149961B1 (en) * 2008-07-30 2014-01-29 Askoll Holding S.r.l. Proceding for the manufacturing of a stator for an electric motor and of an electric motor, stator and electric motor
US20100122711A1 (en) * 2008-11-14 2010-05-20 Advanced Micro Devices, Inc. wet clean method for semiconductor device fabrication processes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060060562A1 (en) * 2004-09-20 2006-03-23 International Business Machines Corporation Sub-lithographic imaging techniques and processes
US20080230101A1 (en) * 2007-03-23 2008-09-25 Toyohide Hayashi Substrate treating apparatus
US20080295868A1 (en) * 2007-06-04 2008-12-04 Hitachi Kokusai Electric Inc. Manufacturing method of a semiconductor device and substrate cleaning apparatus
US20090084754A1 (en) * 2007-09-28 2009-04-02 Kabushiki Kaisha Toshiba Method and system for manufacturing microstructure

Also Published As

Publication number Publication date
JP5424848B2 (ja) 2014-02-26
US20150371845A1 (en) 2015-12-24
JP2011129583A (ja) 2011-06-30
US20110139192A1 (en) 2011-06-16
KR20110068825A (ko) 2011-06-22
US10573508B2 (en) 2020-02-25
TW201133585A (en) 2011-10-01
KR101264481B1 (ko) 2013-05-14

Similar Documents

Publication Publication Date Title
TWI512806B (zh) 半導體基板用表面處理裝置及方法
JP5404361B2 (ja) 半導体基板の表面処理装置及び方法
TWI604517B (zh) Substrate processing apparatus, substrate processing method and substrate processing liquid
JP5404364B2 (ja) 半導体基板の表面処理装置及び方法
JP5361790B2 (ja) 半導体基板の表面処理方法
TWI557795B (zh) 半導體製造設備及半導體裝置之製造方法
TWI442465B (zh) Manufacturing method of semiconductor device