JP2012004271A - 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置 - Google Patents

炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置 Download PDF

Info

Publication number
JP2012004271A
JP2012004271A JP2010136868A JP2010136868A JP2012004271A JP 2012004271 A JP2012004271 A JP 2012004271A JP 2010136868 A JP2010136868 A JP 2010136868A JP 2010136868 A JP2010136868 A JP 2010136868A JP 2012004271 A JP2012004271 A JP 2012004271A
Authority
JP
Japan
Prior art keywords
oxide film
sic
cleaning
plasma
sic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010136868A
Other languages
English (en)
Inventor
Tomihito Miyazaki
富仁 宮崎
Keiji Wada
圭司 和田
Toru Hiyoshi
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010136868A priority Critical patent/JP2012004271A/ja
Priority to US13/496,754 priority patent/US20120174944A1/en
Priority to PCT/JP2011/059822 priority patent/WO2011158558A1/ja
Priority to CN201180004217.4A priority patent/CN102576671A/zh
Priority to KR1020127007889A priority patent/KR20130076789A/ko
Priority to CA2774076A priority patent/CA2774076A1/en
Priority to TW100120747A priority patent/TW201214535A/zh
Publication of JP2012004271A publication Critical patent/JP2012004271A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ＳｉＣ半導体に対する洗浄効果を発現できるＳｉＣ半導体の洗浄方法およびＳｉＣ半導体の洗浄装置を提供する。
【解決手段】ＳｉＣ半導体の洗浄方法は、ＳｉＣ半導体の表面に酸化膜を形成する工程（ステップＳ２）と、酸化膜を除去する工程（ステップＳ３）とを備え、
酸化膜を形成する工程では、酸素プラズマを用いる。酸化膜を除去する工程（ステップＳ３）では、フッ化水素を用いてもよい。
【選択図】図８

Description

本発明は、炭化珪素（ＳｉＣ）半導体の洗浄方法およびＳｉＣ半導体の洗浄装置に関し、より特定的には酸化膜を有する半導体デバイスに用いるＳｉＣ半導体の洗浄方法およびＳｉＣ半導体の洗浄装置に関する。
従来より、半導体デバイスの製造方法において、表面に付着している付着物を除去するために洗浄を行なっている。このような洗浄方法として、たとえば、特開平６−３１４６７９号公報（特許文献１）、特許３２６１６８３号（特許文献２）に開示の技術が挙げられる。
特許文献１に開示の半導体基板の洗浄方法は、以下のように行なう。まず、シリコン（Ｓｉ）基板をオゾンを含む超純水で洗浄してＳｉ酸化膜を形成し、このＳｉ酸化膜の内部や表面にパーティクルおよび金属不純物を取り込む。次に、このＳｉ基板を希フッ酸水溶液で洗浄してＳｉ酸化膜をエッチング除去し、同時にパーティクルおよび金属不純物を除去する。
特許文献２に開示の半導体の洗浄方法は、１〜５ｐｐｍのオゾンを含有する純水を半導体に吹き付けることで、オゾンの酸化作用により、表面に付着していた異物成分を除去している。
また、半導体デバイスの製造過程でオゾンを用いる技術として、たとえば特許４２２１７３６号（特許文献３）が挙げられる。この特許文献３には、オゾン含有純水をほぼ２２℃以上の温度と、ほぼ３０ｐｐｍ以上の溶存オゾン濃度とを含む条件にしてオゾン水接触装置に供給して、フォトレジスト膜の残存している基板にオゾン含有純水を接触させて、フォトレジスト膜を除去する技術が開示されている。
特開平６−３１４６７９号公報 特許３２６１６８３号公報 特許４２２１７３６号公報
ＳｉＣは、バンドギャップが大きく、また最大絶縁破壊電界および熱伝導率はＳｉと比較して大きい一方、キャリアの移動度はＳｉと同程度に大きく、電子の飽和ドリフト速度および耐圧も大きい。そのため、高効率化、高耐圧化、および大容量化を要求される半導体デバイスへの適用が期待される。そこで、本発明者はＳｉＣ半導体を半導体デバイスに用いることに着目した。このため、ＳｉＣ半導体を半導体デバイスに用いる場合には、ＳｉＣ半導体の表面を洗浄する必要がある。
しかし、上記特許文献１および２の洗浄方法をＳｉＣ半導体に適用すると、ＳｉＣはＳｉよりも熱的に安定な化合物であるので、ＳｉＣ半導体の表面が酸化されにくい。つまり、上記特許文献１および２の洗浄方法は、Ｓｉの表面を酸化することはできるが、ＳｉＣの表面を十分に酸化できない。このため、ＳｉＣの表面を十分に洗浄することはできない。
また、上記特許文献３のフォトレジスト膜除去方法では、フォトレジスト膜を剥離するための条件が開示されており、半導体表面に付着した不純物やパーティクルを除去するための方法は開示されていない。また、この特許文献３のフォトレジスト膜除去方法に開示のオゾン含有純水でＳｉ基板の表面を洗浄すると、オゾン含有純水の酸化力が強すぎて、Ｓｉ基板の表面荒れが生じてしまう。つまり、上記特許文献３のフォトレジスト膜除去方法は、フォトレジスト膜を除去することを目的とした技術であって、Ｓｉや、ＳｉＣなどの半導体の表面に存在する不純物やパーティクルを除去するための洗浄方法を開示したものではない。
したがって、本発明の目的は、ＳｉＣ半導体に対する洗浄効果を発現できるＳｉＣ半導体の洗浄方法およびＳｉＣ半導体の洗浄装置を提供することである。
本発明のＳｉＣ半導体の洗浄方法は、ＳｉＣ半導体の表面に酸化膜を形成する工程と、酸化膜を除去する工程とを備え、酸化膜を形成する工程では、酸素（Ｏ）プラズマを用いる。
本発明のＳｉＣ半導体の洗浄方法によれば、Ｏプラズマを用いることにより、結合が強固で、安定な化合物であるＳｉＣ半導体の表面に酸化膜を容易に形成できる。このため、表面に付着していた不純物、パーティクルなどを酸化膜に容易に取り込むことができる。この酸化膜を除去することで、ＳｉＣ半導体の表面の不純物、パーティクルなどを除去することができる。また、ＳｉＣ半導体は、安定な化合物であるので、Ｏプラズマを用いても、ＳｉＣ半導体へのダメージが少ない。よって、本発明のＳｉＣ半導体の洗浄方法は、ＳｉＣ半導体に対する洗浄効果を発現できる。
上記ＳｉＣ半導体の洗浄方法において好ましくは、酸化膜を形成する工程では、２００℃以上７００℃以下の温度で行なう。
これにより、スループットを向上して酸化膜を形成することができる。また電力を低減できるので、コストを低減して酸化膜を形成することもできる。さらに、形成する酸化膜の均一性を向上することもできる。
上記ＳｉＣ半導体の洗浄方法において好ましくは、酸化膜を形成する工程では、０．１Ｐａ以上２０Ｐａ以下の圧力で行なう。
これにより、ＯプラズマとＳｉＣ半導体の表面との反応性を高めることができるので、酸化膜をより容易に形成することができる。
上記ＳｉＣ半導体の洗浄方法において好ましくは、酸化膜を除去する工程では、フッ化水素（ＨＦ）を用いる。
これにより、酸化膜を容易に除去できるので、表面に残存する酸化膜を低減することができる。
上記ＳｉＣ半導体の洗浄方法において好ましくは、酸化膜を形成する工程と酸化膜を除去する工程との間では、ＳｉＣ半導体は大気が遮断された雰囲気内に配置される。
これにより、大気中の不純物がＳｉＣ半導体の表面に再付着することを抑制できる。したがって、ＳｉＣ半導体の洗浄効果をより高めることができる。
本発明の一の局面におけるＳｉＣ半導体の洗浄装置は、形成部と、除去部と、接続部とを備えている。形成部は、Ｏプラズマを用いて、ＳｉＣ半導体の表面に酸化膜を形成する。除去部は、酸化膜を除去する。接続部は、ＳｉＣ半導体を搬送可能に形成部と除去部とを接続する。接続部におけるＳｉＣ半導体を搬送させる領域は、大気の遮断が可能である。
本発明の他の局面におけるＳｉＣ半導体の洗浄装置は、Ｏプラズマを用いてＳｉＣ半導体の表面に酸化膜を形成するための形成部と、酸化膜を除去するための除去部とを備え、形成部と除去部とは同一である。
本発明の一および他の局面におけるＳｉＣ半導体の洗浄装置によれば、Ｏプラズマを用いる形成部によって、安定な化合物であるＳｉＣ半導体の表面に酸化膜を容易に形成できる。これにより、ＳｉＣ半導体の表面に付着していた不純物、パーティクルなどを酸化膜に容易に取り込むことができる。除去部でこの酸化膜を除去することで、ＳｉＣ半導体の表面の不純物、パーティクルなどを除去することができる。
また、形成部においてＳｉＣ半導体に酸化膜を形成した後、除去部において酸化膜を除去する間に、ＳｉＣ半導体が大気に曝されることを抑制できる。これにより、大気中の不純物がＳｉＣ半導体の表面に再付着することを抑制できる。
したがって、本発明の一および他の局面におけるＳｉＣ半導体の洗浄装置は、ＳｉＣ半導体に対する洗浄効果を発現できる。
以上説明したように、本発明のＳｉＣ半導体の洗浄方法および洗浄装置によれば、Ｏプラズマを用いてＳｉＣ半導体の表面に酸化膜を形成することにより、ＳｉＣ半導体に対する洗浄効果を発現できる。
本発明の実施の形態１におけるＳｉＣ半導体の洗浄装置の模式図である。 本発明の実施の形態１において準備するＳｉＣ半導体を概略的に示す断面図である。 本発明の実施の形態１におけるＳｉＣ半導体の洗浄方法を示すフローチャートである。 本発明の実施の形態１においてＳｉＣ半導体に酸化膜を形成した状態を概略的に示す断面図である。 本発明の実施の形態１において酸化膜を除去した状態を概略的に示す断面図である。 本発明の実施の形態１の変形例におけるＳｉＣ半導体の洗浄装置の模式図である。 本発明の実施の形態２における洗浄するＳｉＣ半導体を概略的に示す断面図である。 本発明の実施の形態２におけるＳｉＣ半導体の洗浄方法を示すフローチャートである。 本発明の実施の形態２におけるＳｉＣ半導体の洗浄方法の一工程を概略的に示す断面図である。 本発明の実施の形態２におけるＳｉＣ半導体の洗浄方法の一工程を概略的に示す断面図である。 本発明の実施の形態２におけるＳｉＣ半導体の洗浄方法の一工程を概略的に示す断面図である。 実施例で洗浄するエピタキシャルウエハを概略的に示す断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
（実施の形態１）
図１は、本発明の実施の形態１におけるＳｉＣ半導体の洗浄装置１０の模式図である。図１を参照して、本発明の一実施の形態におけるＳｉＣ半導体の洗浄装置１０を説明する。
図１に示すように、ＳｉＣ半導体の洗浄装置１０は、形成部１１と、除去部１２と、接続部１３とを備えている。形成部１１と除去部１２とは、接続部１３により接続されている。形成部１１、除去部１２および接続部１３の内部は大気から遮断されており、内部は互いに連通可能である。
形成部１１は、ＳｉＣ半導体の表面に酸化膜を形成する。形成部１１は、Ｏプラズマを用いて酸化膜を形成する。形成部１１は、プラズマ発生装置などが用いられる。
除去部１２は、形成部１１で形成した酸化膜を除去する。除去部１２は、たとえばプラズマ発生装置、ＨＦなどの酸化膜を還元可能な溶液を用いて酸化膜を除去する装置、熱分解装置などが用いられる。除去部１２は、ハロゲンプラズマまたはＨプラズマを用いて酸化膜を除去することが好ましい。
形成部１１および除去部１２で用いるプラズマ発生装置は、特に限定されず、たとえば平行平板型ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）装置、ＩＣＰ（Inductive Coupled Plasma：誘導結合プラズマ）型ＲＩＥ装置、ＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）型ＲＩＥ装置、ＳＷＰ（Surface Wave Plasma：表面波プラズマ）型ＲＩＥ装置、ＣＶＤ（Chemical Vapor Deposition：化学蒸着）装置などが用いられる。
接続部１３は、ＳｉＣ基板１を搬送可能に形成部１１と除去部１２とを接続する。接続部１３においてＳｉＣ基板１を搬送させる領域（内部空間）は、大気の遮断が可能である。
ここで、大気の遮断（大気を遮断した雰囲気）とは、大気が混入しない雰囲気を意味し、たとえば真空中、または、不活性ガスや窒素ガスよりなる雰囲気である。具体的には、大気を遮断した雰囲気は、たとえば真空中、または、窒素（Ｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ラドン（Ｒｎ）、またはこれらの組み合わせからなるガスが充填された雰囲気である。
本実施の形態では、接続部１３は、形成部１１の内部と除去部１２の内部とを連結している。接続部１３は、形成部１１から搬出されるＳｉＣ半導体を除去部１２へ搬送するための空間を内部に有する。つまり、接続部１３は、ＳｉＣ半導体を大気に開放しないように、形成部１１から除去部１２へ搬送するために設置されている。
接続部１３は、内部でＳｉＣ基板１が搬送可能であるような大きさを有する。また接続部１３は、ＳｉＣ基板１をサセプタに載置した状態で搬送可能である大きさを有していてもよい。接続部１３は、たとえば形成部１１の出口と、除去部１２の入口とを連結するロードロック室である。
また、洗浄装置１０は、接続部１３の内部に配置されるとともに、ＳｉＣ半導体を形成部１１から除去部１２へ搬送するための第１の搬送部をさらに備えていてもよい。洗浄装置１０は、除去部１２で酸化膜を除去したＳｉＣ半導体を、洗浄装置１０の外部へ取り出す、あるいは、半導体デバイスを構成する酸化膜を形成する酸化膜形成部へ大気を遮断した雰囲気で搬送するための第２の搬送部をさらに備えていてもよい。第１の搬送部と第２の搬送部とは、同一であっても異なっていてもよい。
また、洗浄装置１０は、形成部１１と接続部１３との間に配置され、かつ形成部１１の内部と接続部１３の内部とを遮断するための第１の遮断部をさらに備えていてもよい。また、洗浄装置１０は、除去部１２と接続部１３との間に配置され、かつ除去部１２の内部と接続部１３の内部とを遮断するための第２の遮断部をさらに備えていてもよい。遮断部は、たとえばそれぞれの連通部を塞ぐことが可能な弁や扉などを用いることができる。
また、洗浄装置１０は、内部の雰囲気ガスを排出するための真空ポンプや、内部の雰囲気ガスを置換するための置換ガスボンベをさらに備えていてもよい。真空ポンプや置換ガスボンベは、形成部１１、除去部１２および接続部１３のそれぞれに接続されていてもよく、少なくともいずれか１つに接続されていてもよい。
なお、洗浄装置１０は、上記以外の様々な要素を含んでいてもよいが、説明の便宜上、これらの要素の図示および説明は省略する。
また、図１では、接続部１３として形成部１１と除去部１２との間のみを連結する形状を示したが、特にこれに限定されない。接続部１３として、たとえば大気を遮断したチャンバを用い、このチャンバ内に形成部１１および除去部１２が配置されていてもよい。
図２は、本発明の実施の形態１において準備するＳｉＣ半導体を概略的に示す断面図である。図３は、本発明の実施の形態１におけるＳｉＣ半導体の洗浄方法を示すフローチャートである。図４は、本発明の実施の形態１においてＳｉＣ半導体に酸化膜を形成した状態を概略的に示す断面図である。図５は、本発明の実施の形態１において酸化膜を除去した状態を概略的に示す断面図である。続いて、図１〜図５を参照して、本発明の一実施の形態のＳｉＣ半導体の洗浄方法を説明する。本実施の形態では、ＳｉＣ半導体として、図２に示すＳｉＣ基板１を洗浄する方法を説明する。また、本実施の形態では、図１に示すＳｉＣ半導体の洗浄装置１０を用いる。
図２および図３に示すように、まず、表面１ａを有するＳｉＣ基板１を準備する（ステップＳ１）。ＳｉＣ基板１は、特に限定されないが、たとえば以下の方法により準備することができる。
具体的には、たとえば、ＨＶＰＥ（Hydride Vapor Phase Epitaxy：ハイドライド気相成長）法、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法、ＯＭＶＰＥ（OrganoMetallic Vapor Phase Epitaxy：有機金属気相成長）法、昇華法、ＣＶＤ法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などにより成長されたＳｉＣインゴットを準備する。その後、ＳｉＣインゴットから表面を有するＳｉＣ基板を切り出す。切り出す方法は特に限定されず、ＳｉＣインゴットからスライスなどによりＳｉＣ基板を切り出す。次いで、切り出したＳｉＣ基板の表面を研磨する。研磨する面は、表面のみでもよく、表面と反対側の裏面をさらに研磨してもよい。研磨する方法は特に限定されないが、表面を平坦にするとともに、傷などのダメージを低減するために、たとえばＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）を採用する。ＣＭＰでは、研磨剤としてコロイダルシリカ、砥粒としてダイヤモンド、酸化クロム、固定剤として接着剤、ワックスなどを用いる。なお、ＣＭＰと併せて、あるいは代わりに、電界研磨法、化学研磨法、機械研磨法などの他の研磨をさらに行なってもよい。また研磨を省略してもよい。これにより、図２に示す表面１ａを有するＳｉＣ基板１を準備することができる。このようなＳｉＣ基板１として、たとえば導電型がｎ型であり、抵抗が０．０２Ωｃｍの基板を用いる。
次に、図３および図４に示すように、ＳｉＣ基板１の表面１ａに酸化膜３を形成する（ステップＳ２）。このステップＳ２では、Ｏプラズマによって、酸化膜３を形成する。本実施の形態のステップＳ２では、図１に示す洗浄装置１０の形成部１１で酸化膜３を形成する。
ここで、Ｏプラズマとは、Ｏ元素を含むガスから生成されるプラズマを意味し、たとえばＯガスをプラズマ発生装置に供給することにより発生させることができる。「Ｏプラズマにより酸化膜３を形成する」とは、Ｏ元素を含むガスを用いたプラズマにより酸化膜３を形成することを意味する。言い換えると、Ｏ元素を含むガスから生成されるプラズマによって処理されることにより、酸化膜３を形成することを意味する。
このステップＳ２では、２００℃以上７００℃以下で酸化膜３を形成することが好ましい。２００℃以上７００℃以下で酸化膜３を形成することは、たとえばＳｉＣ基板１の表面１ａと反対側の裏面を２００℃以上７００℃以下で加熱することで実現できる。２００℃以上７００℃以下で酸化膜３を形成する場合、スループットを向上して酸化膜３を形成することができる。また電力を低減できるので、コストを低減して酸化膜３を形成することができる。また均一に酸化膜３を形成できる。
またこのステップＳ２では、０．１Ｐａ以上２０Ｐａ以下の雰囲気で酸化膜３を形成する。この場合、ＳｉＣ基板１の表面１ａとの反応性を高めることができる。
ステップＳ２では、たとえば１分子層以上３０ｎｍ以下の厚みの酸化膜３を形成する。１分子層以上の厚みを有する酸化膜３を形成することで、表面１ａの不純物、パーティクルなどを酸化膜３に取り込むことができる。３０ｎｍ以下の酸化膜３を形成することで、後述するステップＳ３で酸化膜３は除去されやすくなる。
このステップＳ２を実施すると、ＳｉＣ基板１の表面１ａに付着しているパーティクル、金属不純物などを酸化膜３の表面や内部に取り込むことができる。なお、酸化膜３は、たとえば酸化シリコンである。
次に、図１を参照して、形成部１１で酸化膜３を形成したＳｉＣ基板１を、除去部１２へ搬送する。このとき、ＳｉＣ基板１は大気が遮断された雰囲気である接続部１３内で搬送される。言い換えると、酸化膜３を形成するステップＳ２と酸化膜３を除去するステップＳ３との間では、ＳｉＣ基板１は大気が遮断された雰囲気内に配置される。これにより、酸化膜３が形成された後に、ＳｉＣ基板１に大気に含まれる不純物が付着することを抑制できる。
次に、図３および図５に示すように、酸化膜３を除去する（ステップＳ３）。本実施の形態のステップＳ３では、図１に示す洗浄装置１０の除去部１２で酸化膜３を除去する。
酸化膜３の除去方法は、特に限定されず、たとえばハロゲンプラズマ、Ｈプラズマ、熱分解、ドライエッチング、ウエットエッチングなどを用いることができる。
ハロゲンプラズマとは、ハロゲン元素を含むガスから生成されるプラズマを意味する。ハロゲン元素とは、フッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）およびヨウ素（Ｉ）である。「ハロゲンプラズマにより酸化膜３を除去する」とは、ハロゲン元素を含むガスを用いたプラズマにより酸化膜３をエッチングすることを意味する。言い換えると、ハロゲン元素を含むガスから生成されるプラズマによって処理されることにより、酸化膜３を除去することを意味する。
ハロゲンプラズマとしては、Ｆプラズマを用いることが好ましい。Ｆプラズマとは、Ｆ元素を含むガスから生成されるプラズマを意味し、たとえば四フッ化炭素（ＣＦ4）、三フッ化メタン（ＣＨＦ3）、フロン（Ｃ2Ｆ6）、六フッ化硫黄(ＳＦ6)、三フッ化窒素(ＮＦ3)、二フッ化キセノン(ＸｅＦ2)、フッ素(Ｆ2)、および三フッ化塩素(ＣｌＦ3)の単独ガスあるいは混合ガスをプラズマ発生装置に供給することにより発生させることができる。「Ｆプラズマにより酸化膜３を除去する」とは、Ｆ元素を含むガスを用いたプラズマにより酸化膜３を除去することを意味する。言い換えると、Ｆ元素を含むガスから生成されるプラズマによって処理されることにより、酸化膜３を除去することを意味する。
Ｈプラズマとは、Ｈ元素を含むガスから生成されるプラズマを意味し、たとえばＨ2ガスをプラズマ発生装置に供給することにより発生させることができる。「Ｈプラズマにより酸化膜３を除去する」とは、Ｈ元素を含むガスを用いたプラズマにより酸化膜３をエッチングすることを意味する。言い換えると、Ｈ元素を含むガスから生成されるプラズマによって処理されることにより、酸化膜３を除去することを意味する。
このステップＳ３でハロゲンプラズマまたはＨプラズマを用いる場合には、２０℃以上４００℃以下の温度で酸化膜３を除去することが好ましい。この場合、ＳｉＣ基板１へのダメージが低減できる。
また、このステップＳ３でハロゲンプラズマまたはＨプラズマを用いる場合には、０．１Ｐａ以上２０Ｐａ以下の圧力で酸化膜３を除去することが好ましい。この場合、ハロゲンプラズマまたはＨプラズマと、酸化膜３との反応性を高めることができるので、酸化膜３を容易に除去することができる。
熱分解は、Ｏを含まない雰囲気で、１２００℃以上ＳｉＣの昇華温度以下で、酸化膜３を熱分解することが好ましい。１２００℃以上のＯを含まない雰囲気で酸化膜３を加熱すると、酸化膜３を容易に熱分解することができる。ＳｉＣの昇華温度以下にすることで、ＳｉＣ基板１の劣化を抑制できる。また、熱分解は、反応を促進できる観点から、減圧下で行なうことが好ましい。
ドライエッチングは、たとえば１０００℃以上ＳｉＣの昇華温度以下で、水素（Ｈ2）ガスおよび塩化水素（ＨＣｌ）ガスの少なくとも一方のガスを用いて、酸化膜３を除去する。１０００℃以上の水素ガスおよび塩化水素ガスは、酸化膜３を還元する効果が高い。酸化膜がＳｉＯxの場合、水素ガスはＳｉＯxをＨ2ＯとＳｉＨyとに分解し、塩化水素ガスはＳｉＯxをＨ2ＯとＳｉＣｌzとに分解する。ＳｉＣの昇華温度以下にすることで、エピタキシャルウエハ１００の劣化を抑制できる。また、ドライエッチングは、反応を促進できる観点から、減圧下で行なうことが好ましい。
ウエットエッチングは、たとえばＨＦ、ＮＨ4Ｆ（フッ化アンモニウム）などの溶液を用いて酸化膜３を除去する。ウエットエッチングは、ＨＦを用いることが好ましく、１％以上１０％以下の希ＨＦ（ＤＨＦ）を用いることがより好ましい。ＨＦを用いて除去する場合には、たとえば反応容器にＨＦを貯留させて、ＳｉＣ基板１をＨＦに浸漬させることで酸化膜３を除去することができる。
ウエットエッチングなどの液相を用いたウエット洗浄をする場合には、ウエット洗浄後に、ＳｉＣ基板１の表面１ａを純水で洗浄してもよい（純水リンス工程）。純水は超純水であることが好ましい。純水に超音波を印加して洗浄してもよい。なお、この純水リンス工程は省略されてもよい。
また、ウエット洗浄をする場合には、ＳｉＣ基板１の表面１ａを乾燥してもよい（乾燥工程）。乾燥する方法は特に限定されないが、たとえばスピンドライヤー等により乾燥する。なお、この乾燥工程は省略されてもよい。
このステップＳ３を実施すると、ステップＳ２で不純物、パーティクルなどを取り込んだ酸化膜３を除去できるので、ステップＳ１で準備したＳｉＣ基板１の表面１ａに付着していた不純物、パーティクルなどを除去することができる。
以上の工程（ステップＳ１〜Ｓ３）を実施することにより、たとえば図５に示すように、不純物およびパーティクルが低減された表面２ａを有するＳｉＣ基板２を実現することができる。
なお、上記ステップＳ２およびＳ３を繰り返してもよい。またステップＳ１後に必要に応じて、他の薬液での洗浄工程、純水リンス工程、乾燥工程などを追加して実施してもよい。他の薬液は、たとえば硫酸と過酸化水素水とを含むＳＰＭが挙げられる。ステップＳ２前にＳＰＭで洗浄する場合には有機物を除去することもできる。また、ステップＳ２前にＲＣＡ洗浄などを行なってもよい。
以上説明したように、本実施の形態におけるＳｉＣ半導体としてのＳｉＣ基板１の洗浄方法は、ＳｉＣ基板１の表面１ａに酸化膜３を形成する工程（ステップＳ２）と、酸化膜３を除去する工程（ステップＳ３）とを備え、酸化膜３を形成する工程（ステップＳ２）では、Ｏプラズマを用いる。
本発明者は、上記特許文献１の洗浄方法をＳｉＣ半導体に適用すると、ＳｉＣはＳｉよりも熱的に安定な化合物であるので、ＳｉＣ半導体の表面が酸化されにくいことに着目した。つまり、上記特許文献１の洗浄方法は、Ｓｉの表面を酸化することはできるが、ＳｉＣの表面を十分に酸化できないので、ＳｉＣ半導体の表面を十分に洗浄することはできない。そこで、ＳｉＣ半導体の表面を酸化するために本発明者が鋭意研究した結果、Ｏプラズマを用いることにより活性Ｏを利用することで酸化膜３を容易に形成できることを見い出した。またＳｉＣは結晶的に丈夫であるので、Ｓｉ基板ではダメージが生じるＯプラズマを用いても、ＳｉＣ基板１にはダメージが生じにくい。このため、ステップＳ２において、表面１ａに付着していたチタン（Ｔｉ）などの金属不純物、パーティクルなどを酸化膜３に容易に取り込むことができる。ステップＳ３においてこの酸化膜３を除去することで、ＳｉＣ基板１の表面１ａの不純物、パーティクルなどを除去することができる。したがって、本実施の形態におけるＳｉＣ基板１の洗浄方法は、ＳｉＣ半導体に対する洗浄効果を発現できる。
また、ステップＳ２において酸化膜３の形成をドライ雰囲気のＯプラズマにより行なっている。プラズマはクリーンであるので、環境にもやさしい。さらに、プラズマにより酸化膜３を形成する工程は、ウエット雰囲気（液相を含む雰囲気）で酸化膜を形成する場合と比較して水洗、乾燥などの後処理を省略できるので、ＳｉＣ基板１を簡便に洗浄できる。さらには、水洗の後処理の必要がなくなるので、ステップＳ３後のＳｉＣ基板２の表面２ａにウォーターマークが発生することを抑制できる。
上記本実施の形態におけるＳｉＣ半導体としてのＳｉＣ基板１の洗浄方法において好ましくは、酸化膜３を除去する工程（ステップＳ３）では、ハロゲンプラズマまたはＨプラズマを用いる。
ハロゲンプラズマによる活性ハロゲンまたはＨプラズマによる活性Ｈを利用して酸化膜３を除去することで、ＳｉＣの面方位による異方性の影響を低減できる。このため、ＳｉＣ基板１の表面１ａに形成した酸化膜３を面内バラツキを低減して除去することができる。つまり、酸化膜３の膜質に影響されずに、均一性良く酸化膜３を除去できる。したがって、ＳｉＣ基板１の表面１ａの不純物、パーティクルなどを表面１ａの面内バラツキを低減して除去することができる。また、ＳｉＣ基板１の表面１ａ上に形成した酸化膜３の局所的な残留も抑制できる。さらに、ＳｉＣ基板１面内の一部の領域のみエッチングが進行することを抑制できるので、ＳｉＣ基板１の表面１ａの局所的な凹みも抑制できる。よって、表面特性が良好になるように、ＳｉＣ基板１を洗浄することができる。
本実施の形態におけるＳｉＣ半導体としてのＳｉＣ基板１の洗浄方法において好ましくは、ＯプラズマでＳｉＣ基板１の表面１ａに酸化膜３を形成し（ステップＳ２）、ハロゲンプラズマまたはＨプラズマで酸化膜３を除去する（ステップＳ３）。これにより、ドライ雰囲気（気相中）でＳｉＣ基板１の表面１ａを洗浄することができる。ウエット雰囲気（液相を含む雰囲気）での洗浄は、洗浄に用いる液相、器具などに金属イオンが含まれている場合がある。また洗浄室からパーティクルが増加しやすい傾向にある。このため、ドライ雰囲気での洗浄は、ウエット雰囲気（液相を含む雰囲気）に比べて、表面の金属不純物およびパーティクルをより低減できる。
本実施の形態におけるＳｉＣ半導体としてのＳｉＣ基板１の洗浄装置１０は、Ｏプラズマを用いてＳｉＣ基板１の表面１ａに酸化膜３を形成するための形成部１１と、酸化膜３を除去するための除去部１２と、ＳｉＣ基板１を搬送可能にするために形成部１１と除去部１２とを接続し、かつＳｉＣ基板１を搬送させる領域は大気の遮断が可能である接続部１３とを備えている。
本実施の形態におけるＳｉＣ基板１の洗浄装置１０によれば、Ｏプラズマによって、安定な化合物であるＳｉＣ半導体であるＳｉＣ基板１の表面１ａに酸化膜３を容易に形成できる。これにより、表面１ａに付着していた不純物、パーティクルなどを酸化膜３に容易に取り込むことができる。この酸化膜３を除去することで、ＳｉＣ基板１の表面１ａの不純物、パーティクルなどを除去することができる。したがって、本実施の形態におけるＳｉＣ基板１の洗浄装置１０は、ＳｉＣ半導体に対する洗浄効果を発現できる。
それに加えて、形成部１１においてＳｉＣ基板１に酸化膜３を形成した後、除去部１２において酸化膜３を除去する間に、ＳｉＣ基板１が大気に曝されることを抑制できる。これにより、大気中の不純物がＳｉＣ基板１の表面１ａに再付着することを抑制できる。したがって、ＳｉＣ基板１の表面特性が良好になるように洗浄することができる。
（変形例）
図６は、本発明の実施の形態１の変形例におけるＳｉＣ半導体の洗浄装置２０の模式図である。図６を参照して、本実施の形態の変形例におけるＳｉＣ半導体の洗浄装置２０を説明する。
図６に示すように、変形例の洗浄装置２０は、チャンバ２１と、第１のガス供給部２２と、第２のガス供給部２３と、真空ポンプ２４とを備えている。第１のガス供給部２２、第２のガス供給部２３および真空ポンプ２４は、チャンバ２１と接続されている。
チャンバ２１は、内部にＳｉＣ基板１を収容するプラズマ発生装置である。プラズマ発生装置は、平行平板型ＲＩＥ装置、ＩＣＰ型ＲＩＥ装置、ＥＣＲ型ＲＩＥ装置、ＳＷＰ型ＲＩＥ装置、ＣＶＤ装置などが用いられる。
第１および第２のガス供給部２２、２３は、プラズマ発生源のガスをチャンバ２１に供給する。第１のガス供給部２２は、Ｏを含むガスを供給する。このため、第１のガス供給部２２は、チャンバ２１内でＯプラズマを発生することが可能であり、これによりＳｉＣ基板１の表面１ａに酸化膜３を形成することができる。第２のガス供給部２３は、たとえばハロゲンまたはＨを含むガスを供給する。このため、第２のガス供給部２３は、チャンバ２１内でハロゲンプラズマまたはＨプラズマを発生することが可能であり、これによりＳｉＣ基板１の表面１ａに形成された酸化膜３を除去することができる。
真空ポンプ２４は、チャンバ２１の内部を真空にする。このため、ＯプラズマによりＳｉＣ基板１の表面１ａに酸化膜３を形成した後に、チャンバ２１の内部を真空にして、ハロゲンプラズマまたはＨプラズマにより酸化膜３を除去することができる。なお、真空ポンプ２４は省略されてもよい。
なお、図６に示す洗浄装置は、上記以外の様々な要素を含んでいてもよいが、説明の便宜上、これらの要素の図示および説明は省略する。
以上説明したように、本実施の形態の変形例におけるＳｉＣ半導体の洗浄装置２０は、Ｏプラズマを用いて、ＳｉＣ半導体としてのＳｉＣ基板１の表面１ａに酸化膜３を形成するための形成部と、酸化膜３を除去するための除去部とを備え、形成部と除去部とが同一（チャンバ２１）である。すなわち、洗浄装置２０において、形成部と除去部とは兼用される。
変形例におけるＳｉＣ半導体としてのＳｉＣ基板１の洗浄装置２０によれば、Ｏプラズマによって、安定な化合物であるＳｉＣ基板１の表面１ａに酸化膜３を容易に形成できる。これにより、表面１ａに付着していた不純物、パーティクルなどを酸化膜３に容易に取り込むことができる。この酸化膜３を除去することで、ＳｉＣ基板１の表面１ａの不純物、パーティクルなどを除去することができる。したがって、変形例におけるＳｉＣ基板１の洗浄装置２０は、ＳｉＣ半導体に対する洗浄効果を発現できる。
それに加えて、形成部においてＳｉＣ基板１に酸化膜３を形成した後、除去部において酸化膜３を除去する間に、ＳｉＣ基板１を搬送する必要がないので、ＳｉＣ基板１は大気に曝されない。言い換えると、酸化膜３を形成するステップＳ２と酸化膜３を除去するステップＳ３との間では、ＳｉＣ基板は大気が遮断された雰囲気内に配置される。これにより、ＳｉＣ基板１の洗浄中に大気中の不純物がＳｉＣ基板１の表面１ａに再付着することを抑制できる。また、コンタミなどの増加も抑制できる。したがって、ＳｉＣ基板１の表面特性を良好に洗浄することができる。
（実施の形態２）
図７は、本発明の実施の形態２における洗浄するＳｉＣ半導体を概略的に示す断面図である。図８は、本発明の実施の形態２におけるＳｉＣ半導体の洗浄方法を示すフローチャートである。図９〜図１１は、本発明の実施の形態２におけるＳｉＣ半導体の洗浄方法の一工程を概略的に示す断面図である。図２、図４、図５、図７〜図１１を参照して、本実施の形態におけるＳｉＣ半導体の洗浄方法について説明する。本実施の形態では、ＳｉＣ半導体として、図７に示すように、ＳｉＣ基板２と、ＳｉＣ基板２上に形成されたエピタキシャル層１２０とを含むエピタキシャルウエハ１００を洗浄する方法を説明する。
まず、図２および図８に示すように、ＳｉＣ基板１を準備する（ステップＳ１）。ステップＳ１は、実施の形態１と同様であるため、その説明は繰り返さない。
次に、図４および図８に示すように、ＳｉＣ基板１の表面１ａに酸化膜３を形成し（ステップＳ２）、その後、図５および図８に示すように、酸化膜３を除去する（ステップＳ３）。ステップＳ２およびＳ３は実施の形態１と同様であるため、その説明は繰り返さない。これにより、ＳｉＣ基板１の表面１ａを洗浄することができ、不純物およびパーティクルが低減された表面２ａを有するＳｉＣ基板２を準備できる。なお、ＳｉＣ基板１の表面１ａの洗浄は省略されてもよい。
次に、図７〜図９に示すように、ＳｉＣ基板２の表面２ａ上に、気相成長法、液相成長法などにより、エピタキシャル層１２０を形成する（ステップＳ４）。本実施の形態では、たとえば以下のようにエピタキシャル層１２０を形成する。
具体的には、図９に示すように、ＳｉＣ基板２の表面２ａ上に、バッファ層１２１を形成する。バッファ層１２１は、たとえば導電型がｎ型のＳｉＣからなり、たとえば厚さが０．５μｍのエピタキシャル層である。またバッファ層１２１における導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
その後、図９に示すように、バッファ層１２１上に耐圧保持層１２２を形成する。耐圧保持層１２２として、気相成長法、液相成長法などにより、導電型がｎ型のＳｉＣからなる層を形成する。耐圧保持層１２２の厚さは、たとえば１５μｍである。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
次に、図７および図８に示すように、エピタキシャル層１２０にイオン注入する（ステップＳ５）。本実施の形態では、図７に示すように、ｐ型ウエル領域１２３と、ｎ+ソース領域１２４と、ｐ+コンタクト領域１２５とを、以下のように形成する。まず導電型がｐ型の不純物を耐圧保持層１２２の一部に選択的に注入することで、ウエル領域１２３を形成する。その後、ｎ型の導電性不純物を所定の領域に選択的に注入することによってソース領域１２４を形成し、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってコンタクト領域１２５を形成する。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。このマスクは、不純物の注入後にそれぞれ除去される。
このような注入工程の後、活性化アニール処理が行われてもよい。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
これらの工程により、図７に示すように、ＳｉＣ基板２と、ＳｉＣ基板２上に形成されたエピタキシャル層１２０とを備えたエピタキシャルウエハ１００を準備することができる。
次に、エピタキシャルウエハ１００の表面１００ａを洗浄する。具体的には、図８および図１０に示すように、Ｏプラズマを用いて、エピタキシャルウエハ１００の表面１００ａに、酸化膜３を形成する（ステップＳ２）。
このステップＳ２は、実施の形態１におけるＳｉＣ基板１の表面１ａ上に酸化膜３を形成するステップＳ２と同様である。ただし、ステップＳ５でエピタキシャルウエハにイオン注入することにより表面１００ａがダメージを受けた場合、このダメージ層を除去する目的で、ダメージ層を酸化してもよい。この場合、たとえば、表面１００ａからＳｉＣ基板２に向けて１０ｎｍ超えて１００ｎｍ以下酸化する。
次に、エピタキシャルウエハ１００の表面１００ａ上に形成された酸化膜３を除去する（ステップＳ３）。このステップＳ３は、実施の形態１におけるＳｉＣ基板１の表面１ａ上に形成した酸化膜３を除去するステップＳ３と同様であるので、その説明は繰り返さない。
以上の工程（Ｓ１〜Ｓ５）を実施することにより、エピタキシャルウエハ１００の表面１００ａに付着していた不純物、パーティクルなどを洗浄することができる。なお、ステップＳ２およびステップＳ３を繰り返し行なってもよいこと、他の洗浄工程をさらに含んでもよいことは、実施の形態１と同様である。これにより、たとえば図１１に示すように、不純物およびパーティクルが低減された表面１０１ａを有するエピタキシャルウエハ１０１を実現することができる。
なお、本実施の形態におけるエピタキシャルウエハ１００を洗浄する際には、図１に示す洗浄装置１０および図６に示す洗浄装置２０のいずれを用いてもよい。図１に示す洗浄装置１０を用いる場合には、洗浄装置１０の接続部１３は、酸化膜３が形成されたエピタキシャルウエハ１００が搬送される。このため、接続部１３は、エピタキシャルウエハ１００またはエピタキシャルウエハ１００が載置されたサセプタが搬送可能な形状である。
以上説明したように、本実施の形態におけるエピタキシャルウエハ１００の洗浄方法によれば、ＳｉＣは結晶的に丈夫であるので、Ｓｉではダメージにより採用することができないＯプラズマによって、エピタキシャルウエハ１００の表面１００ａに酸化膜３を形成している。Ｏプラズマによる活性Ｏを利用することで、酸化膜３を容易に形成できる。このため、表面１００ａに付着していた不純物、パーティクルなどを酸化膜３に容易に取り込むことができる。この酸化膜３を除去することで、エピタキシャルウエハ１００の表面１００ａの不純物、パーティクルなどを除去することができる。また、ＳｉＣ半導体は、安定な化合物であるので、Ｏプラズマを用いても、エピタキシャルウエハ１００へのダメージが少ない。よって、本実施の形態における洗浄方法は、エピタキシャルウエハ１００の表面１００ａに対する洗浄効果を発現できる。
本実施の形態のＳｉＣ半導体としてのエピタキシャルウエハ１００の洗浄方法を実施することにより、図１１に示すように、不純物、パーティクルなどを低減した表面１０１ａを有するエピタキシャルウエハ１０１を製造できる。この表面１０１ａ上にゲート酸化膜などの半導体デバイスを構成する絶縁膜を形成して半導体デバイスを作製すると、絶縁膜の特性を向上できるとともに、表面１０１ａと絶縁膜との界面、および絶縁膜中に存在する不純物、パーティクルなどを低減することができる。したがって、半導体デバイスの逆方向電圧印加時の耐圧を向上できるとともに、順方向電圧印加時の動作の安定性および長期信頼性を向上することができる。よって、本発明のＳｉＣ半導体の洗浄方法は、ゲート酸化膜形成前のエピタキシャルウエハ１００の表面１００ａに特に好適に用いられる。
なお、本実施の形態の洗浄方法により洗浄したエピタキシャルウエハ１０１は、洗浄した表面１０１ａに絶縁膜を形成することで絶縁膜の特性を向上できるので、絶縁膜を有する半導体デバイスに好適に用いることができる。したがって、本実施の形態で洗浄したエピタキシャルウエハ１０１は、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：電界効果トランジスタ）やＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）などの絶縁ゲート型電界効果部を有する半導体デバイスや、ＪＦＥＴ（Junction Field-Effect Transistor：接合電界効果トランジスタ）などに好適に用いることができる。
ここで、実施の形態１では、ＳｉＣ基板１の表面１ａを洗浄する方法について説明した。実施の形態２では、ＳｉＣ基板２と、ＳｉＣ基板２上に形成されたＳｉＣエピタキシャル層１２０とを備え、ＳｉＣエピタキシャル層１２０はイオン注入された表面１００ａを有するエピタキシャルウエハ１００の表面１００ａを洗浄する方法について説明した。しかし、本発明の洗浄方法は、イオン注入されていない表面を有するＳｉＣエピタキシャル層にも適用することができる。また、エピタキシャルウエハ１００を洗浄する場合には、エピタキシャルウエハ１００を構成するＳｉＣ基板２の表面２ａまたは、エピタキシャルウエハ１００の表面１００ａの少なくとも一方を洗浄してもよい。つまり、本発明のＳｉＣ半導体の洗浄方法は、（ｉ）ＳｉＣ基板を洗浄する場合と、（ｉｉ）ＳｉＣ基板と、ＳｉＣ基板上に形成されたＳｉＣエピタキシャル層とを有する、エピタキシャルウエハを洗浄する場合とを含み、（ｉｉ）のＳｉＣエピタキシャル層は、表面からイオン注入されたものと、イオン注入されていないものとを含む。
本実施例では、ＳｉＣ半導体として、図１２に示すエピタキシャルウエハ１３０を洗浄することで、Ｏプラズマを用いて酸化膜を形成することの効果について調べた。なお、図１２は、実施例で洗浄するエピタキシャルウエハ１３０を概略的に示す断面図である。
（本発明例１）
具体的には、まず、ＳｉＣ基板２として、表面２ａを有する４Ｈ−ＳｉＣ基板を準備した（ステップＳ１）。
次に、エピタキシャル層１２０を構成する層として、１０μｍの厚みを有し、１×１０16ｃｍ-3の不純物濃度を有するｐ型ＳｉＣ層１３１をＣＶＤ法により成長した（ステップＳ４）。
次に、ＳｉＯ2をマスクとして用いて、リン（Ｐ）をｎ型不純物として１×１０19ｃｍ-3の不純物濃度を有するソース領域１２４およびドレイン領域１２９を形成した。また、アルミニウム（Ａｌ）をｐ型不純物として１×１０19ｃｍ-3の不純物濃度を有するコンタクト領域１２５を形成した（ステップＳ５）。なお、各々のイオン注入をした後には、マスクを除去した。
次に、活性化アニール処理を行なった。この活性化アニール処理としては、Ａｒガスを雰囲気ガスとして用いて、加熱温度１７００〜１８００℃、加熱時間３０分と条件とした。これにより、表面１３０ａを有するエピタキシャルウエハ１３０を準備した。
続いて、図１に示す洗浄装置１０を用いて、エピタキシャルウエハ１３０の表面１３０ａを洗浄した。
詳細には、Ｏプラズマを用いて、準備したエピタキシャルウエハ１３０の表面１３０ａに酸化膜を形成した（ステップＳ２）。このステップＳ２では、形成部１１として平行平板型ＲＩＥを用い、形成部１１の内部にエピタキシャルウエハ１３０を配置し、以下の条件でＯプラズマを行なった。Ｏ2ガスを５０ｓｃｃｍで供給し、形成部１１内の雰囲気の圧力が１．０Ｐａで、エピタキシャルウエハ１３０におけるＳｉＣ基板２の裏面の加熱温度を４００℃とし、５００Ｗの電力（パワー）を印加した状態で、酸化膜を形成した。これにより、エピタキシャルウエハ１３０の表面１３０ａに１ｎｍの厚みの酸化膜を形成できたことを確認した。
次に、形成部１１で酸化膜を形成したエピタキシャルウエハ１３０を、除去部１２へ搬送した。このとき、エピタキシャルウエハ１３０は大気が遮断された雰囲気である接続部１３内で搬送された。
次に、ＨＦを用いて酸化膜を除去した（ステップＳ３）。このステップＳ３では、除去部１２内にＨＦを貯留させて、エピタキシャルウエハ１３０をＨＦに浸漬させることで酸化膜３を除去した。これにより、ステップＳ２で形成した酸化膜が除去できたことを確認した。
その後、洗浄装置１０からエピタキシャルウエハ１３０を取り出し、エピタキシャルウエハ１３０の表面を純水で洗浄した（純水リンス工程）。次いで、スピン法にてエピタキシャルウエハ１３０を乾燥した（乾燥工程）。
次に、上述したＯプラズマを用いて酸化膜を形成するステップＳ２、酸化膜を除去するステップＳ３、純水リンス工程および乾燥工程を繰り返した。
以上の工程（ステップＳ１〜Ｓ５）により、エピタキシャルウエハ１３０の表面１３０ａを洗浄した。本発明例１の洗浄後の表面は、洗浄前の表面１３０ａよりも不純物およびパーティクルが低減されていた。
（本発明例２）
本発明例２は、まず、本発明例１と同様の図１２に示すエピタキシャルウエハ１３０を準備した。
次に、エピタキシャルウエハ１３０を洗浄した。本発明例２のエピタキシャルウエハ１３０の洗浄方法は、基本的には本発明例１のエピタキシャルウエハ１３０の洗浄方法と同様であったが、酸化膜を除去するステップＳ３においてＨＦの代わりにＦプラズマを用いた点、および、図１に示す洗浄装置１０の代わりに図６に示す洗浄装置２０を用いた点において異なっていた。
具体的には、本発明例２では、図６に示す平行平板型ＲＩＥの洗浄装置２０を用い、Ｏプラズマを用いて、酸化膜を形成した（ステップＳ２）。このステップＳ２では、図６に示すチャンバ２１の内部にエピタキシャルウエハ１３０を配置し、本発明例１と同様の条件でＯプラズマを発生させた。具体的には、第１のガス供給部２２からＯ2ガスを５０ｓｃｃｍで供給し、チャンバ２１内の雰囲気の圧力が１．０Ｐａで、エピタキシャルウエハ１３０におけるＳｉＣ基板２の裏面の加熱温度を４００℃とし、５００Ｗの電力（パワー）を印加した状態で、酸化膜を形成した。これにより、エピタキシャルウエハ１３０の表面１３０ａに１ｎｍの厚みの酸化膜を形成できたことを確認した。
次に、チャンバ２１内にエピタキシャルウエハ１３０を配置した状態で、Ｆプラズマを用いて、酸化膜を除去した（ステップＳ３）。このステップＳ３では、第１のガス供給部２２からＯを供給することを停止し、第２のガス供給部２３からＦ2ガスを３０ｓｃｃｍで供給し、チャンバ２１内の雰囲気の圧力が１．０Ｐａで、エピタキシャルウエハ１３０におけるＳｉＣ基板２の裏面の加熱温度を４００℃とし、３００Ｗの電力（パワー）を印加した状態で、酸化膜を除去した。これにより、ステップＳ２で形成した酸化膜が除去できたことを確認した。また、ステップＳ２で形成した酸化膜が、本発明例１よりも均一に（面内バラツキを低減して）除去できたことを確認した。
以上の工程（ステップＳ１〜Ｓ５）により、エピタキシャルウエハ１３０の表面１３０ａを洗浄した。本発明例２の洗浄後の表面は、洗浄前の表面１３０ａよりも不純物およびパーティクルが低減されていた。また、洗浄後の表面は、酸化膜が局所的に残留していなかった。
以上より、本実施例によれば、Ｏプラズマを用いてＳｉＣ半導体の表面に酸化膜を形成し、かつこの酸化膜を除去することにより、ＳｉＣ半導体の洗浄効果を発現できることがわかった。
また、Ｆプラズマを用いてＳｉＣ半導体の表面に形成された酸化膜を除去することにより、表面に付着していた不純物、パーティクルなどを面内バラツキを低減して除去できるため、ＳｉＣ半導体の表面特性を良好にして洗浄できることがわかった。
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１，２ ＳｉＣ基板、１ａ、２ａ，１００ａ，１０１ａ，１３０ａ 表面、３ 酸化膜、１０，２０ 洗浄装置、１１ 形成部、１２ 除去部、１３ 接続部、２１ チャンバ、２２ 第１のガス供給部、２３ 第２のガス供給部、２４ 真空ポンプ、１００，１０１，１３０ エピタキシャルウエハ、１２０ エピタキシャル層、１２１ バッファ層、１２２ 耐圧保持層、１２３ ウエル領域、１２４ ソース領域、１２５ コンタクト領域、１２９ ドレイン領域、１３１ ｐ型ＳｉＣ層。

Claims (7)

  1. 炭化珪素半導体の表面に酸化膜を形成する工程と、
    前記酸化膜を除去する工程とを備え、
    前記酸化膜を形成する工程では、酸素プラズマを用いる、炭化珪素半導体の洗浄方法。
  2. 前記酸化膜を形成する工程では、２００℃以上７００℃以下の温度で行なう、請求項１に記載の炭化珪素半導体の洗浄方法。
  3. 前記酸化膜を形成する工程では、０．１Ｐａ以上２０Ｐａ以下の圧力で行なう、請求項１または２に記載の炭化珪素半導体の洗浄方法。
  4. 前記酸化膜を除去する工程では、フッ化水素を用いる、請求項１〜３のいずれか１項に記載の炭化珪素半導体の洗浄方法。
  5. 前記酸化膜を形成する工程と前記酸化膜を除去する工程との間では、前記炭化珪素半導体は大気が遮断された雰囲気内に配置される、請求項１〜４のいずれか１項に記載の炭化珪素半導体の洗浄方法。
  6. 酸素プラズマを用いて、炭化珪素半導体の表面に酸化膜を形成するための形成部と、
    前記酸化膜を除去するための除去部と、
    前記炭化珪素半導体を搬送可能に前記形成部と前記除去部とを接続する接続部とを備え、
    前記接続部における前記炭化珪素半導体を搬送させる領域は、大気の遮断が可能である、炭化珪素半導体の洗浄装置。
  7. 酸素プラズマを用いて、炭化珪素半導体の表面に酸化膜を形成するための形成部と、
    前記酸化膜を除去するための除去部とを備え、
    前記形成部と前記除去部とは同一である、炭化珪素半導体の洗浄装置。
JP2010136868A 2010-06-16 2010-06-16 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置 Withdrawn JP2012004271A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2010136868A JP2012004271A (ja) 2010-06-16 2010-06-16 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置
US13/496,754 US20120174944A1 (en) 2010-06-16 2011-04-21 Cleaning method for silicon carbide semiconductor and cleaning apparatus for silicon carbide semiconductor
PCT/JP2011/059822 WO2011158558A1 (ja) 2010-06-16 2011-04-21 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置
CN201180004217.4A CN102576671A (zh) 2010-06-16 2011-04-21 用于碳化硅半导体的清洗方法和用于碳化硅半导体的清洗设备
KR1020127007889A KR20130076789A (ko) 2010-06-16 2011-04-21 탄화규소 반도체의 세정 방법 및 탄화규소 반도체의 세정 장치
CA2774076A CA2774076A1 (en) 2010-06-16 2011-04-21 Cleaning method for silicon carbide semiconductor and cleaning apparatus for silicon carbide semiconductor
TW100120747A TW201214535A (en) 2010-06-16 2011-06-14 Method for cleaning silicon carbide semiconductor and apparatus for cleaning silicon carbide semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010136868A JP2012004271A (ja) 2010-06-16 2010-06-16 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置

Publications (1)

Publication Number Publication Date
JP2012004271A true JP2012004271A (ja) 2012-01-05

Family

ID=45347970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010136868A Withdrawn JP2012004271A (ja) 2010-06-16 2010-06-16 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置

Country Status (7)

Country Link
US (1) US20120174944A1 (ja)
JP (1) JP2012004271A (ja)
KR (1) KR20130076789A (ja)
CN (1) CN102576671A (ja)
CA (1) CA2774076A1 (ja)
TW (1) TW201214535A (ja)
WO (1) WO2011158558A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018085382A (ja) * 2016-11-21 2018-05-31 トヨタ自動車株式会社 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105710082B (zh) * 2014-12-02 2018-03-06 中国科学院上海硅酸盐研究所 一种去除金属纳米线表面有机物及氧化层的方法
CN107393845A (zh) * 2016-05-17 2017-11-24 北大方正集团有限公司 一种碳化硅晶体晶圆表面析出碳的去除系统及方法
CN106024586B (zh) * 2016-06-23 2018-07-06 扬州扬杰电子科技股份有限公司 一种碳化硅表面清洁方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3261683B2 (ja) 1991-05-31 2002-03-04 忠弘 大見 半導体の洗浄方法及び洗浄装置
JPH06314679A (ja) 1993-04-30 1994-11-08 Sony Corp 半導体基板の洗浄方法
JP4221736B2 (ja) 2000-07-18 2009-02-12 株式会社ササクラ フォトレジスト膜除去方法及び装置
JP3761546B2 (ja) * 2003-08-19 2006-03-29 株式会社Ｎｅｏｍａｘ ＳｉＣ単結晶基板の製造方法
JP2007053227A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP5025591B2 (ja) * 2008-08-08 2012-09-12 親夫 木村 薄膜半導体層の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018085382A (ja) * 2016-11-21 2018-05-31 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20120174944A1 (en) 2012-07-12
CN102576671A (zh) 2012-07-11
WO2011158558A1 (ja) 2011-12-22
KR20130076789A (ko) 2013-07-08
CA2774076A1 (en) 2011-12-22
TW201214535A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
WO2011158557A1 (ja) 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置
WO2012070368A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP5605005B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
TWI745390B (zh) 減少晶圓釋氣的整合方法
KR20180085807A (ko) 세정 방법
WO2011158528A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
WO2011158534A1 (ja) 炭化珪素半導体装置の製造方法
JP5540919B2 (ja) 炭化珪素半導体の洗浄方法
WO2011158558A1 (ja) 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置
JP2012129295A (ja) 炭化珪素半導体の洗浄方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130903