DE2064084C2 - Planartransistor mit einer Schottky-Sperrschicht-Kontakt bildenden Metallkollektorschicht - Google Patents

Planartransistor mit einer Schottky-Sperrschicht-Kontakt bildenden Metallkollektorschicht

Info

Publication number
DE2064084C2
DE2064084C2 DE2064084A DE2064084A DE2064084C2 DE 2064084 C2 DE2064084 C2 DE 2064084C2 DE 2064084 A DE2064084 A DE 2064084A DE 2064084 A DE2064084 A DE 2064084A DE 2064084 C2 DE2064084 C2 DE 2064084C2
Authority
DE
Germany
Prior art keywords
layer
semiconductor
epitaxial
semiconductor substrate
parent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2064084A
Other languages
English (en)
Other versions
DE2064084A1 (de
Inventor
Narasipur Gundappa Hopewell Junction N.Y. Anantha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2064084A1 publication Critical patent/DE2064084A1/de
Application granted granted Critical
Publication of DE2064084C2 publication Critical patent/DE2064084C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/142—Semiconductor-metal-semiconductor

Description

Die Erfindung betrifft einen Planartransistor mit einem Halbleitersubstrat und einer Transistorschichtenfolge aus einer Halbleiteremitterschicht, einer epitaktischen HaIbleiterbaslsschicht und einer Metallkollektorschicht, die mit der epitaktischen Halbleiterbaslsschlcht einen Schottky-Sperrschlchtkontakt bildet.
Derartige Planartransistoren sind aus der Zeltschrift »Soild-State Electronics« Bd. 11, Nr. 6, Juni 1968, Selten 613 bis 619, bekannt.
Diese Planartransistoren weisen eine sehr geringe Speicherzelt und deshalb eine geringe Abschaltzeit auf, well In der Metallkollektorschicht keine Minoritätsladungsträger gespeichert werden und aus der Metallkollektorschlcht keine Minoritätsladungsträger in die Halbleiterbasisschicht strömen. Bei den bekannten Planartransistoren befinden sich der Kollektoranschluß und die Basiselektrode auf der Oberseite und die Emitterelektrode auf der Unterseite des Halbleltersubstrais. Diese Planartransistoren weisen somit einen Aufbau mh sogenannter I η verser Schichtenfolge auf. Für integrierte Halbleiterschaltungen können diese Planartransistoren verwendet werden, Indes werden in großem Umfang auch Planartransistoren mit sogenannter normaler Schichtenfolge benötigt.
Der Erfindung liegt nun die Aufgabe zugrunde, für einen Planartransistor der eingangs angegebenen Art einen Aufbau mit normaler Schichtenfolge, also einer Schichtenfolge, bei der die Metallkollektorschlcht auf das Halbleitersubstrat folgt, anzugeben, der daher einen vorteilhaften einfachen Aufbau von Integrierten Halbleiterschaltungen mit solchen Planartransistoren ermöglicht.
Nach der Erfindung besteht eine erste Losung dieser Aufgabe In dem Im kennzeichnenden Teil des Anspruchs 1 angegebenen Aufbau und eine zweite Losung in dem Im kennzeichnenden Teil des Anspruchs 2 angegebenen Aufbau eines Planartransistors der eingangs angegebenen Art.
Das erstrebte Ziel wird somit bei beiden Lösungen durch einen normalen Transistorschichtenaufbau erreicht, bei dem eine Metallkollektorschlcht, die einen Schottky-Sperrschlchtkontakt mit der Halbfeiterbaslsschlcht bildet, In die Halblelterschlchten eingebettet Ist.
Die zweite Losung ergibt einen Planartransistor, bei dem sich die Elektroden und Anschlüsse an einer Seite des Planartransistor befinden, und der außer einer etwas einfacheren Anbringung der Elektroden auch den Vorteil besitzt, daß er zum Aufbau von Integrierten Halblelterschaltungen verwendet werden kann, bei denen die LeI-
terverbindungen zwischen den Schaltungselementen In einer Ebene geführt werden.
Die Planartransistoren nach der Erfindung können unter Verwendung der üblichen bekannten Verfahrensschritte, z. B. Dotieren durch Diffusion, epitaktisches Aufwachsen von Halblelterschlchten, Auftragen von Metallschichten, hergestellt werden. Die Halbleiterschichten und das Halbleitersubstrat können aus einkristallinem Silicium und die Metallkollektorschlcht kann aus Platinsilizid bestehen. Die eingelassenen Bereiche iu können durch Eindiffusion von Dotierungsmaterial gebildet sein. Metall-HalbleHerkontakte durch eine PIatinsllizldschicht sind beispielsweise aus der CH-PS 4 79 163 bekannt.
Bei den Planartransistoren nach der Erfindung konzentrlert sich der Ladungsträgerstrom auf den Durchgang durch den Schottky-Sperrschichtkontakt der Metallkollektorschicht, obgleich der P+-Ieitende Halbleiterbereich an die N-leltende epitaktische Halbleiterbasisschicht grenzt, ebenso wie die Metallkollektorschicht, da das elektrische Feld dort stärker ist als an der Grenzfläche von !^-leitenden Halbleiterbereich zu N-leitender Halbleiterschicht.
Für den Aufbau der Planartransistoren Ist wesentlich, daß die Halbleiterbasisschicht N-Ieitend Ist. Die Metall- >5 kollektorschlcht sollte dünn sein, damit epitaktisches Aufwachsen von einkristallinem Silizium vom N-Leitfähigkeltstyp möglich ist. Hinzukommt, daß jede Legierung oder Verbindung, weiche das Metall mit dem Halbleitersubstrat bildet, unter den Bedingungen für die Dif- i« fusion des Halbleiteremitterbereichs stabil sein sollte. Für die Metallkollektorschlcht eignet sich vor allem Platin. Molybdän, das mit Silizium eine Schottky-Sperrschicht bildet, kann auch verwendet werden. Molybdänsillzid hat jedoch nicht ganz denselben Grad der Hltzestabllität wie » Platinsilizid und Ist daher nicht brauchbar. Auch Aluminium, das eine Schottky-Sperrschicht bildet, ergibt mit Silizium eine Legierung, die unter Diffusionstemperaturen zum Wandern neigt, und Ist daher nicht geeignet.
Das einen Ohr-sehen Kontakt mit der Metallkollektor- ·"> schicht bildende Halbleitersubstrat sollte eine Dotierungskonzentration von mindestens etwa 1O20 Atomen pro cm3 besitzen. Die untere Grenze der Dotierungskonzentration Ist durch den relativen spezifischen Widerstand der Halbleiterbasisschicht bestimmt.
Bei Verwendung von Germanium oebr Slzlllum als Halbleitermaterial kann die Halbleiterbasisschicht beispielsweise mit Phosphor in einer relativ niedrigen Konzentration, zum Beispiel von weniger als etwa 10" Atomen pro cm3 dotiert sein, um einen günstigen spezifl- sehen Widerstand In einem Bereich von 0,07 bis 5 Ω · cm zu erhalten.
Besteht das Halbleitersubstrat aus Silizium und wird auf dessen Oberseite Platin niedergeschlagen, dann führt eine Erhitzung auf eine Temperatur zwischen etwa 400 μ bis 500° C zur Bildung des Platinsilizids, das als Metallkollektorschlcht verwendet wird. In ähnlicher Weise entsteht Germanlumsllizld, wenn das Halbleitersubstrat aus Germanium besteht.
Der Planartransistor nach der zweiten Ausführungs- «> form kann auch eine P*-Isolatlonswand enthalten, welche die Metallkollektorschicht und die Halblelterbaslsschlcht umgibt, um den Planartransistor von anderen Schaltungselementen einer integrierten Halbleiterschaltung zu Isolieren. t>r;
Der Planartransistor nach der Erfindung wird nachstehend an Hand der schematichen Zeichnungen durch bevorzugte Ausführungsbelsplele näher erläutert.
Flg. I Ist eine Ansicht eines Planartransistors nach einem Beispiel der ersten Ausföhrungsform,
Fig,2 ist eine Ansicht eines Planartransistors nach einem Betspiel der zweiten Ausfuhrungsform,
Fig.3 und FIg,4 zeigen einen Planartransistor nach der Fig.2 in zwei aufeinanderfolgenden Verfahrensstufen seiner Herstellung.
In den Figuren sind Planartransistoren dargestellt, die Teile von integrierten Halbleiterschahungen sein können.
Bei der Ausfuhrungsform nach Fi g. 1 enthält der Planartransistor ein NMeütendes Halblettersubstrat 2, dessen spezifischer Widerstand also niedriger 1st.
Das Halbleitersubstrat 2 besteht beispielsweise aus Silizium und ist mit Arsen oder Phosphor dotiert. Es hat einen spezifischen Widerstand von weniger als 0,01 Ω ■ cm. An seiner Oberseite sind Halbleiterbereiche 3 und eine Metallschicht 4 vorgesehen.
Der Halbleiterbereich 3 Ist PMeitend dotiert und durch Eindiffusion in die Oberfläche des Halbleitersubstrats 2 entstanden. Die Metallschicht 4 ist. durch Aufdampfen unter Verwendung einer Maske zur Abdeckung der P+- Ieitenden Halbleiterbereiche 3 hergestellt. Das Metall, im Beispiel Platin, kann In eine kristalline Verbindung, dem SIlIzId, durch Erhitzen um Stickstoff bei einer Temperatur zwischen 400 und 600° C innerhalb von 20 Minuten umgewandelt (und überschüssiges Metall kann mit Königswasser entfernt) werden.
Die Platinsilizidschlcht 4 steht an der Grenzfläche 5 In Ohmschem Kontakt mit dem Siliziumsubstrat 2. Die N-leitende Halbleiterbasisschicht 6 wird dann durch epitaktisches Aufwachsen über den P+-leitenden Halbleiterbereichen 3 und über der Metallschicht 4 hergestellt. Die Leitfähigkeit wird durch Dotieren mit Dotierungssubstanz eingestellt, deren Konzentration eine Größenordnung niedriger Ist als die Im Halbleitersubstrat 2. Die Dotierungskonzentration sollte Im Bereich von 1014 bis 2.10" Atomen pro cm3 liegen, um einen spezifischen Widerstand zu erhalten, desssen Wert zwischen 0,07 und 5 Ω ■ cm liegt.
An der Grenzfläche 7 bilden die Metallschicht 4 und die epitaktische Halbielterbalsschicht 6 die Schottky-Sperrschicht, welche als Kollektor-Sperrschicht des Transistors dient.
Der P+-Ieltende Halbleiterbereich 3, welchen <ias N+- leitende Halbleitersubstrat 2 und die N-Ieitende epit&ktische Halbleiterbasissicht 6 trennt, vermindert den Kanteneffekt und verbessert die Sperrfähigkeit und stellt eine leitende kanalförmlge Verbindung mit der Metallkollektorschicht 4 her. Die P^Dlffusion bis zu einer bestimmten Tiefe liefert den Emitterbereich 8 und den Basls-Emltter-Übergang 9. Eine N+-Dlffusion ergibt einen Basiskontaktbereich 10 mit niedrigem Widerstand.
In den Fenstern 12 und 13 einer Siliziumoxidschicht 11 werden die Emitter- und die Basiselektrode 14 bzw. 15 und an der Unterseite der Halbleiterschicht 2 wird der Kollektoranschluß angebracht.
Bei der Ausführungsform nach Flg. 2 liegen alle Anschlüsse In einer einzigen Ebene. Der Planartransistor weist ein einkristalle" Siliziumsubstrat 102 mit dem P+- leitenden Diffusionsbereich 103 auf. Dieser Bereich 103 erstreckt sich von der oberen Oberseite des Halbleitersubstrats 102 bis zu einer bestimmten Tiefe abwärts.
Der PMeltende Halbleiterbereich 103 umgibt die Metallschicht 104, die sich ebenfalls von der oberen Oberseite des HaIbIeIt..'Substrats 102 nach abwärts erstreckt, jedoch bis zu einer kleineren Tiefe als der P+- leitende Halblelterberelch 103. Infolge der hohen Konzentration der Dotlerungssub-
stanz In dem Halblelterberelch 103 befindet sich die Metallschicht 104 an der Grenzfläche 105 In Ohmschen Kontakt mit dem P*-Ieltenden Halblelterberelch 103. Auf der Oberseite des Halbleitersubstrats 102 und der Metallschicht 104 Ist die N-Ieltende Halblelterbaslschlcht 106 mit einer niedrigen Leitfähigkeit als die des PMeltenden Halblelterberelchs 103 abgelagert. Diese enthält eine P'-leltende Isolatlonswand 107 und einen Kollektorkontaktberelch 108, der sich durch die Halblelterbaslsschlcht 106 hindurch bis In den P*-Ieltenden Halblelterberelch 103 erstreckt.
Durch Diffusion werden der P'-Ieltende Halblelteremltterberelch 109 oberhalb der Metallschicht 104 und der sich In einen Teil der Halblelterschlcht 106 ausdehnende N'-Ieltende Basiskontaktbereich 110 hergestellt. In den Fenstern 112. 113 und 114 einer Oxidschicht IU befinden sich die Emitterelektrode 115, die Basiselektrode 116 und der Kollektoranschluß 117.
Der P!2n2rir2Ms!s!or riiich Fln 2 ^*"1 A|riA QfKr^uU,;-
Sperrschicht an der Grenzfläche zwischen der Metallschicht 104 und dem N-Ieltenden Halblelterbaslsberelch 106. Der P*-Ieltende Halblelterberelch 109 und die N-Ieltende Halblelterschlcht 106 bilden daher den Halblelter-Emltterberelch bzw. die Halblelterbaslschlcht eines Planartransistors, bei dem der Kollektor eine Schottky-Sperrschicht Ist.
Der P*-Ieltende Halblelterberelch 103, welcher die Metallkollektorschicht 104 umgibt, wirkt zusammen mit der Isolatlonswand 107 und dem Kollektorkontaktberelch 108 einerseits als Begrenzung des Planartransistors und andererseits zusammen mit dem Kollektorkontaktberelch 108 als ein Leitweg für den Strom zu der Metallkollektorschlcht 104.
Der Planartransistor arbeitet In der gleichen Welse wie der aus der Zeltschrift »Scl.d-Siaie Electronics.-;, a. 3. O.. bekannten Planartransistor.
Die Flg. 3 und 4 zeigen den Planartransistor nach Flg. 2 In zwei aufeinanderfolgenden Zwischenstufen seiner Herstellung.
Die Flg. 3 zeigt ein N-Ieltendes Halbleitersubstrat 102, In das der P*-Ieltende Halblelterberelch 103 an dessen Oberseite eindiffundiert worden Ist und die Metallschicht 104 über einen Oberflächenteil des diffundierten P*-Ieltenden Halblelterberelchs 103 gebildet worden Ist. Das Halbleitersubstrat 102 kann aus Silizium aber auch aus Germanium bestehen. Die Konzentration der Dotierung In dem P'-Ieltenden Halblelterberelch 103 soll wenigsten etwa 1020 Atome pro cm3 betragen, um eine
ίο hohe Leitfähigkeit zu erhalten.
Die Metallschicht 104 wird durch Aufdampfen oder durch Kathodenzerstäubung einer 40 bis 60 nm dicken Schicht aus i. B. Platin auf einen Teil der Oberfläche des P'leitenden Halbleiterbereichs 103 hergestellt Dabei wird In bekannter Welse eine Maske angewandt, um den Rest der Substratoberfläche zu schützen. Das Platin wird durch 20 Minuten langes Erhitzen In einem Inerten Gas bei 500 bis 600° C zur Reaktion mit dem Silizium "sbrsch* llrn "!"'!r*"!!!7!'' *" ^ίί«"^ nie ιικ«»πΐ,η>βίπα
Platin wird dann entfernt.
Die Flg. 4 zeigt den Planartransistor, nachdem durch epitaktisches Aufwachsen eine N-Ieltende Halbleiterbasisaschicht 106 gebildet Ist. und durch Diffusion die P*-leitende Isolationswand 107 und der P'-Ieltende Kollektor- kontaktberelch 108, der sich bis zu dem P'-Ieitenden Halblelterberelch 103 erstreckt, und der P*-Ieltende HaIbleltereinltterberelch 109 sowie der N*-Ieltende Baslskontaktber;/:h UO erzeugt worden sind. Die Bereiche 107, 108 können In einem einzigen Schritt diffundiert werden.
Fiel einer epitaktischen Halblelterbaslsschlcht 106 einer Dicke von 2 bis 4 Mikron kann die P*-Ieltende HaIblelteremltterschlcht 109 bis zu euver Tiefe von 0,5 bis 2,5 Mikron dlffundert werden, um eine Basisbreite von 1,5 Mikron zu liefern. Wie oben erwähnt, soll die Dotle- ^"gskcnzcn'.ratlor. in der cpüaktlsCnCn Halbleiicrschlcht IOfi genügend niedrig sein, d. h. weniger als 10" Atome pro cm3 betragen, so daß ein relativ hoher spezifischer Widerstand von wenigstens etwa 0,070 Ω cm erhalten wird.
Hierzu 1 Blatt Zeichnungen

Claims (6)

  1. Patentansprache:
    1, Planartransistor mit einem Halbleitersubstrat und einer Translstorschlcntenfolge aus einer HaIbIeI-teremllterschlcht, einer epitaktischen Halblelterbaslsschlcbt und einer Metallkollektorschicht, die mit der epitaktischen Halbleiterbaslsschlcht einen Schottky-Sperrschlcht-Kontakt bildet, dadurch gekennzeichnet, daß Bereiche an der Oberseite des N+-IeI-tenden Halbleitersubstrats (2) von der Metallkollektorschlcht (4) bedeckt sind, die mit dem !^-leitenden Halbleitersubstrat (2) einen Ohmschen Kontakt bildet, und In die Bereiche des NMeltenden Halbleitersubstrats (2), die nicht von der Metallkollektorschicht (4) ;s bedeckt sind, P-leitende Halbleiterbereiche (3) derart eingelassen sind, daß sie die ganze Oberflache dieser Betelche einnehmen, und daß die Oberseite des die Metallkollektorschlcht (4) und die P-Ieltenden HaIblelterberelche (3) aufweisenden N*-leitenden Halbleitersubstrajs (2) von der N-leltenden epitaktischen Haibleiierbastsschicht (6) bedeckt ist, an deren Oberseite gegenüberliegend zu der Metallkollektorschicht (4) die P-leitende Halblelteremitterschlcht (8) eingelassen Ist, und daß ferner der Kollektoranschluß (16) an der Unterseite des N*-leltenden Halbleitersubstrats (2), die Emitterelektrode (14) an der Oberseite der P+- leltenden Halblelteremitterschlcht (8) und die Basiselektrode (15) an dem NMeItenden Kontaktbereich (10) an der Oberseite der N-leltenden epitaktischen Halbleiterbaslsschlcht (6) angebracht sind.
  2. 2. Planartransistor mit einem Halbleitersubstrat und einer Translstorschlchter.folge aus einer Halblelteremitterschlcht, slner epitaktischen Halbleiterbaslsschlcht und einer Metallkolleki-jschlcht, die mit der epitaktischen Halbleiterbaslsschlcht einen Schottky-SpeiTschlcht-Kontakt bildet, dadurch gekennzeichnet, daß In dem N'-Ieltenden Halbleitersubstrat (102) an dessen Oberseite ein P+-IeItender Halblelterberelch (103) eingelassen Ist und an der Oberseite des P+-IeI- *o tenden Halblelterberelchs (103) die Metallkollektorschlcht (104), die mit dem P+-leltenden Halbleiterbereich (103) einen Ohmschen Kontakt bildet, so eingelassen Ist, daß der P-leitende Halblelterberelch (103) die Metallkollektorschlcht (104) umrandet, daß die «5 Oberseite des die Metallkollektorschschlcht (104) und den F-Ieltenden Halblelterberelch (103) aufweisenden N-leltenden Halbleitersubstrats (102) von der N-leltenden epitaktischen Halbleiterbaslsschlcht (106) bedeckt Ist an deren Oberseite gegenüberliegend zu der Metallkollektorschlcht (104) die P-ieltende HaIbleiteremltterschlcht (109) und ein ^-leitender sich von der Oberseite der N-leltenden epitaktischen Halblelterbasisschicht (106) aus bis zu dem ^-leitenden Halblelterberelch (103) ersteckender Kollektorkontaktbereich (108) eingelassen sind, und daß ferner die Emitterelektrode (115) an der Oberseite der P-Ieltenden Halblelteremitterschlcht (109) die Basiselektrode
    (116) an dem N*-Ieltenden Baiskontaktbereich (110)
    an der Oberseite der N-Ieitenden epitaktischen Halb- ω lelterbaslsschlcht (106) und der Kollektoranschluß
    (117) an dem P+-Ieltenden Kollektorkontaktbereich (108) an der Oberseite der N-leltenden epitaktischen Halbleiterbaslsschlcht (106) angebracht sind.
  3. 3. Planartransistor nach Anspruch 1 oder 2, 6S dadurch gekennzeichnet, daß die dünne Metallkollektorschlcht (4, 104) aus Platlnslllzld besteht.
  4. 4. Planartransistor nach Anspruch 1 oder 2,
    dadurch gekennzeichnet, daß die N-leltende epitaktlsche Halblelterbaslüschlcht (6,106) einen spezifischen Widerstand zwischen 0,07 und 5 Q · cm aufweist.
  5. 5, Planartransistor nach Anspruch 1, dadurch gekennzeichnet, daß auf dem N+-|eltenden Halbleitersubstrat (2) mehrere Metallkoilektorschlchten (4) in seitlichen Abständen nebeneinander angeordnet sind und auf der Oberseite der N-Ieitenden epitaktischen Halblelterbasisschicht (6) mehrere Haiblelteremltterschichten (8) tn seitlichen Abstanden nebeneinander in einer solchen Anordnung eingelassen sind, daß jede von ihnen jeweils einer Metallkollektorschlcht (4) gegenüberliegt.
  6. 6. Planartransistor nach Anspruch 1, dadurch gekennzeichnet, daß das NMeitende Halbleitersubstrat (2) aus Silizium einen spezifischen Widerstand besitzt, der kleiner als 0,01 Ω ■ cm ist.
DE2064084A 1969-12-30 1970-12-28 Planartransistor mit einer Schottky-Sperrschicht-Kontakt bildenden Metallkollektorschicht Expired DE2064084C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US88904769A 1969-12-30 1969-12-30

Publications (2)

Publication Number Publication Date
DE2064084A1 DE2064084A1 (de) 1971-07-08
DE2064084C2 true DE2064084C2 (de) 1983-07-14

Family

ID=25394418

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2064084A Expired DE2064084C2 (de) 1969-12-30 1970-12-28 Planartransistor mit einer Schottky-Sperrschicht-Kontakt bildenden Metallkollektorschicht

Country Status (5)

Country Link
US (1) US3614560A (de)
DE (1) DE2064084C2 (de)
FR (1) FR2072116B1 (de)
GB (1) GB1270498A (de)
NL (1) NL7018764A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1558506A (en) * 1976-08-09 1980-01-03 Mullard Ltd Semiconductor devices having a rectifying metalto-semicondductor junction
US4378629A (en) * 1979-08-10 1983-04-05 Massachusetts Institute Of Technology Semiconductor embedded layer technology including permeable base transistor, fabrication method
US5298787A (en) * 1979-08-10 1994-03-29 Massachusetts Institute Of Technology Semiconductor embedded layer technology including permeable base transistor
US5032538A (en) * 1979-08-10 1991-07-16 Massachusetts Institute Of Technology Semiconductor embedded layer technology utilizing selective epitaxial growth methods
US6977420B2 (en) * 1998-09-30 2005-12-20 National Semiconductor Corporation ESD protection circuit utilizing floating lateral clamp diodes
US7528459B2 (en) * 2003-05-27 2009-05-05 Nxp B.V. Punch-through diode and method of processing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE622805A (de) * 1961-09-25
US3615929A (en) * 1965-07-08 1971-10-26 Texas Instruments Inc Method of forming epitaxial region of predetermined thickness and article of manufacture
US3460003A (en) * 1967-01-30 1969-08-05 Corning Glass Works Metallized semiconductor device with fired-on glaze consisting of 25-35% pbo,10-15% b2o3,5-10% al2o3,and the balance sio2
US3504242A (en) * 1967-08-11 1970-03-31 Westinghouse Electric Corp Switching power transistor with thyristor overload capacity
DE1808342A1 (de) * 1967-11-15 1970-04-09 Western Electric Co Verfahren zum Herstellen eines Halbleiterbauelementes

Also Published As

Publication number Publication date
DE2064084A1 (de) 1971-07-08
US3614560A (en) 1971-10-19
NL7018764A (de) 1971-07-02
GB1270498A (en) 1972-04-12
FR2072116B1 (de) 1975-06-06
FR2072116A1 (de) 1971-09-24

Similar Documents

Publication Publication Date Title
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2224634C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3727019A1 (de) Halbleiterbauelement
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2837028A1 (de) Integrierte halbleiterschaltung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1564547B2 (de) Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2718449C2 (de)
DE2422912A1 (de) Integrierter halbleiterkreis
DE2920108A1 (de) Halbleiteranordnung mit einer anzahl in reihe geschalteter photoempfindlicher zellen
CH655202A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE2064084C2 (de) Planartransistor mit einer Schottky-Sperrschicht-Kontakt bildenden Metallkollektorschicht
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE2558925C2 (de) Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE1802849A1 (de) Verfahren zur Herstellung von monolithischen Schaltungen
DE2622790A1 (de) Verfahren und anordnung zur kantenaetzung fuer die herstellung schmaler oeffnungen zu materialoberflaechen
DE2546673A1 (de) Verfahren zur herstellung einer halbleiterstruktur
DE2403816B2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
D2 Grant after examination
8339 Ceased/non-payment of the annual fee