JPS6272163A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6272163A JPS6272163A JP60212852A JP21285285A JPS6272163A JP S6272163 A JPS6272163 A JP S6272163A JP 60212852 A JP60212852 A JP 60212852A JP 21285285 A JP21285285 A JP 21285285A JP S6272163 A JPS6272163 A JP S6272163A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type diffusion
- conductivity type
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000009792 diffusion process Methods 0.000 claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000015556 catabolic process Effects 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims description 12
- 230000006378 damage Effects 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はフィールドプレート構造を採用して高耐圧化し
たダイオード、トランジスタ、サイリスク等の半導体装
置の改良に関する。
たダイオード、トランジスタ、サイリスク等の半導体装
置の改良に関する。
第6図に従来のフィールドプレート構造の高耐圧NPN
バイポーラトランジスタを示す。第6図において、N型
シリコン基板1の主面にはP型ベース領域2が形成され
、このP型ベース領域2内にはN十型エミッタ領域3が
形成されている。また、基板1主面上には酸化膜4が形
成され、この酸化膜4のベース領域2上及びエミッタ領
域3上の一部は選択的にエツチングされ、コンタクトホ
ールが開孔されている。そして、このコンタクトホール
を介してベース領域2と接続するベース電極5及びエミ
ッタ領域3と接続するエミッタ電極6が形成されている
。前記ベース電極5はベース領域2と接続され、酸化膜
4上を基板1とベース領域2との接合面上端の上方を越
えて外側へ所定距離延長して形成され、フィールドプレ
ート構造となっている。更に、基板1の裏面にはコレク
タ電極7が形成されている。
バイポーラトランジスタを示す。第6図において、N型
シリコン基板1の主面にはP型ベース領域2が形成され
、このP型ベース領域2内にはN十型エミッタ領域3が
形成されている。また、基板1主面上には酸化膜4が形
成され、この酸化膜4のベース領域2上及びエミッタ領
域3上の一部は選択的にエツチングされ、コンタクトホ
ールが開孔されている。そして、このコンタクトホール
を介してベース領域2と接続するベース電極5及びエミ
ッタ領域3と接続するエミッタ電極6が形成されている
。前記ベース電極5はベース領域2と接続され、酸化膜
4上を基板1とベース領域2との接合面上端の上方を越
えて外側へ所定距離延長して形成され、フィールドプレ
ート構造となっている。更に、基板1の裏面にはコレク
タ電極7が形成されている。
上記のようなフィールドプレート構造のバイポーラトラ
ンジスタでは、ベース電極(フィールドプレート)5又
はエミッタ電極6に負、コレクタ電極7に正の電圧をそ
れぞれ印加した場合、空乏層8(第6図中破線で表示)
は、ベース電極(フィールドプレート)5の延長された
部分の下方でも拡がる。このため、ベース電極が延長さ
れていない場合と比較して電界集中が起りにくい。した
がって、このようなフィールドプレート構造の半導体装
置では、比較的拡散深さが浅い場合、例えばベース領域
2の拡散深さが51IOIR程度でも、基板1の比抵抗
が数十Ω・aであれば、500V以上の高耐圧が実現で
きる。
ンジスタでは、ベース電極(フィールドプレート)5又
はエミッタ電極6に負、コレクタ電極7に正の電圧をそ
れぞれ印加した場合、空乏層8(第6図中破線で表示)
は、ベース電極(フィールドプレート)5の延長された
部分の下方でも拡がる。このため、ベース電極が延長さ
れていない場合と比較して電界集中が起りにくい。した
がって、このようなフィールドプレート構造の半導体装
置では、比較的拡散深さが浅い場合、例えばベース領域
2の拡散深さが51IOIR程度でも、基板1の比抵抗
が数十Ω・aであれば、500V以上の高耐圧が実現で
きる。
このようなフィールドプレート構造による高耐圧化はダ
イオード、サイリスタ等の半導体装置にも適用できるこ
とは勿論である。
イオード、サイリスタ等の半導体装置にも適用できるこ
とは勿論である。
上述したようにフィールドプレート構造の半導体装置で
は、空乏層8がフィールドプレート下方でも拡がること
で高耐圧を実現できる。しかし、電界強度はフィールド
プレート終端直下(第6図中Xで表示)で最大となり、
この部分でブレークダウンが開始する。このブレークダ
ウン時に大電流が流れた場合、フィールドプレート終端
直下の基板1が結晶破壊(ブレークオーバー破壊)を起
こし、再使用が不可能になるという欠点があった。
は、空乏層8がフィールドプレート下方でも拡がること
で高耐圧を実現できる。しかし、電界強度はフィールド
プレート終端直下(第6図中Xで表示)で最大となり、
この部分でブレークダウンが開始する。このブレークダ
ウン時に大電流が流れた場合、フィールドプレート終端
直下の基板1が結晶破壊(ブレークオーバー破壊)を起
こし、再使用が不可能になるという欠点があった。
本発明は上記欠点を解消するためになされたものであり
、フィールドプレート構造を採用して、比較的浅い拡散
深さで高耐圧を確保するとともに、ブレークオーバー破
壊を起さない長寿命の半導体装置を提供しようとするも
のである。
、フィールドプレート構造を採用して、比較的浅い拡散
深さで高耐圧を確保するとともに、ブレークオーバー破
壊を起さない長寿命の半導体装置を提供しようとするも
のである。
本発明の半導体装置は、第1導電型の半導体基板主面に
形成された第2導電型の拡散層と、該第2導電型の拡散
層内に形成された第1導電型の拡散層と、基板主面上に
形成された絶縁膜と、該絶縁膜に設けられた開孔部を介
して少なくとも前記第2導電型の拡散層と接続され、前
記絶縁膜上を基板と第2導電型の拡散層との接合面上端
の上方を越えて外側に所定距離延長して形成された電極
とを有するフィールドプレート構造の半導体装置におい
て、ブレークダウンが生じる場合は前記第2導電型の拡
散層内部でのバンチスルーにより開始するようにしたこ
とを特徴とするものである。
形成された第2導電型の拡散層と、該第2導電型の拡散
層内に形成された第1導電型の拡散層と、基板主面上に
形成された絶縁膜と、該絶縁膜に設けられた開孔部を介
して少なくとも前記第2導電型の拡散層と接続され、前
記絶縁膜上を基板と第2導電型の拡散層との接合面上端
の上方を越えて外側に所定距離延長して形成された電極
とを有するフィールドプレート構造の半導体装置におい
て、ブレークダウンが生じる場合は前記第2導電型の拡
散層内部でのバンチスルーにより開始するようにしたこ
とを特徴とするものである。
上記のようにブレークダウンが第2導電型の拡散層内部
でのバンチスルーにより開始するための手段としては、
例えば第2導電型の拡散層を高濃度不純物領域と低濃度
不純物領域とで構成し、第1導電型の拡散層が第2導電
型の拡散層を構成する低濃度不純物領域と接合を形成す
る構造とすることが考えられる。このような構造では、
第2導電型の拡散層を構成する低濃度拡散層から第1導
電型の拡散層側へ空乏層が拡がり易いため、バンチスル
ーが起り易くなる。また、例えば第2導電型の拡散層を
拡散深さの深い領域と拡散深さの浅い領域とで構成し、
第1導電型の拡散層が第2導電型の拡散層を構成する拡
散深さの浅い領域と接合を形成する構造とすることも考
えられる。このような構造では第2導電型の拡散層を構
成する拡散深さの浅い領域から拡がる空乏層が第1導電
型の拡散層へ到達するまでの距離が短いので、バンチス
ルーが起り易い。
でのバンチスルーにより開始するための手段としては、
例えば第2導電型の拡散層を高濃度不純物領域と低濃度
不純物領域とで構成し、第1導電型の拡散層が第2導電
型の拡散層を構成する低濃度不純物領域と接合を形成す
る構造とすることが考えられる。このような構造では、
第2導電型の拡散層を構成する低濃度拡散層から第1導
電型の拡散層側へ空乏層が拡がり易いため、バンチスル
ーが起り易くなる。また、例えば第2導電型の拡散層を
拡散深さの深い領域と拡散深さの浅い領域とで構成し、
第1導電型の拡散層が第2導電型の拡散層を構成する拡
散深さの浅い領域と接合を形成する構造とすることも考
えられる。このような構造では第2導電型の拡散層を構
成する拡散深さの浅い領域から拡がる空乏層が第1導電
型の拡散層へ到達するまでの距離が短いので、バンチス
ルーが起り易い。
このような半導体装置によれば、ブレークダウンが第2
導電型の拡散層と第1導電型の拡散層間のバンチスルー
により開始するので、電極(フィールドプレート)直下
でのブレークオーバー破壊を防止し、基板の結晶破壊を
防止することができる。
導電型の拡散層と第1導電型の拡散層間のバンチスルー
により開始するので、電極(フィールドプレート)直下
でのブレークオーバー破壊を防止し、基板の結晶破壊を
防止することができる。
以下、本発明の実施例を図面を参照して説明する。
実施例1
第1図は本発明を適用したフィールドプレート構造のN
PNバイポーラトランジスタの断面図である。第1図に
おいて、N型シリコン基板11の主面にはベース領域1
2が形成されている。この、ベース領域12の拡散深さ
は5pで、表面濃度l X I Ql 8 CM−3の
P小型拡散層12aと、表面濃度5xlQ1[iα−3
のP″″型拡散拡散層12b構成されている。このベー
ス領域12内には前記P−型型数散層2bと接合を形成
するようにN+型エミッタ領域13が形成されている。
PNバイポーラトランジスタの断面図である。第1図に
おいて、N型シリコン基板11の主面にはベース領域1
2が形成されている。この、ベース領域12の拡散深さ
は5pで、表面濃度l X I Ql 8 CM−3の
P小型拡散層12aと、表面濃度5xlQ1[iα−3
のP″″型拡散拡散層12b構成されている。このベー
ス領域12内には前記P−型型数散層2bと接合を形成
するようにN+型エミッタ領域13が形成されている。
このエミッタ領域12の拡散深さはベース領域12の不
純物濃度によって異なり、P十型拡散層12a内で3p
とすると、P−型拡散層12b内では3p以上となる。
純物濃度によって異なり、P十型拡散層12a内で3p
とすると、P−型拡散層12b内では3p以上となる。
また、基板11主面上には酸化膜14が形成され、この
酸化膜14のベース領域12を構成するP十型拡散層1
2a上及びエミッタ領域13上の一部は選択的にエツチ
ングされ、コンタクトホールが開孔されている。そして
、このコンタクトホールを介してベース領域12と接続
するベース電極15及びエミッタ領域13と接続するエ
ミッタ電極16が形成されている。前記ベース電極15
はベース領域12と接続され、酸化膜14上を基板11
とベース領域12との接合面上端の上方を越えて外側へ
所定距離延長して形成され、フィールドプレート構造と
なっている。更に、基板11の裏面にはコレクタ電極1
7が形成されている。
酸化膜14のベース領域12を構成するP十型拡散層1
2a上及びエミッタ領域13上の一部は選択的にエツチ
ングされ、コンタクトホールが開孔されている。そして
、このコンタクトホールを介してベース領域12と接続
するベース電極15及びエミッタ領域13と接続するエ
ミッタ電極16が形成されている。前記ベース電極15
はベース領域12と接続され、酸化膜14上を基板11
とベース領域12との接合面上端の上方を越えて外側へ
所定距離延長して形成され、フィールドプレート構造と
なっている。更に、基板11の裏面にはコレクタ電極1
7が形成されている。
実施例2
第2図は第1図の変形例であり、ベース領域12を構成
するP◆型型数散層12aP−型拡散層12bとの拡散
深さを比較して、P小型拡散層12aは相対的に深く、
P−型拡散層12bは相対的に浅く拡散されている以外
は第1図図示のバイポーラトランジスタと同様の構造を
有している。
するP◆型型数散層12aP−型拡散層12bとの拡散
深さを比較して、P小型拡散層12aは相対的に深く、
P−型拡散層12bは相対的に浅く拡散されている以外
は第1図図示のバイポーラトランジスタと同様の構造を
有している。
第1図又は第2図図示のバイポーラトランジスタにおい
て、ベース電極15又はエミッタ電極16に負、コレク
タ電極17に正の電圧をそれぞれ印加すると、空乏層は
基板11とベース領域12とのPN接合部に形成され、
基板11側の空乏層18a1ベース領域12側の空乏層
18bのように拡がる。このベース領域12側の空乏層
18bは、ベース領域12を構成するP◆型型数散層1
2aはあまり拡がらないが、P″″型拡散拡散層12b
かなり拡がる。このP−型拡散層12b内の空乏層18
bがさらに拡がっていくと、N十型エミッタ領域13に
到達する。この結果、ベース領域12−エミッタ領域1
3間がパンチスルーし、このパンチスルーによりブレー
クダウンか開始する。
て、ベース電極15又はエミッタ電極16に負、コレク
タ電極17に正の電圧をそれぞれ印加すると、空乏層は
基板11とベース領域12とのPN接合部に形成され、
基板11側の空乏層18a1ベース領域12側の空乏層
18bのように拡がる。このベース領域12側の空乏層
18bは、ベース領域12を構成するP◆型型数散層1
2aはあまり拡がらないが、P″″型拡散拡散層12b
かなり拡がる。このP−型拡散層12b内の空乏層18
bがさらに拡がっていくと、N十型エミッタ領域13に
到達する。この結果、ベース領域12−エミッタ領域1
3間がパンチスルーし、このパンチスルーによりブレー
クダウンか開始する。
そして、上記のようにパンチスルーを起す電圧はベース
領域12の不純物濃度等を制御することにより、ベース
電極(フィールドプレート)15終端直下(第1図中X
で表示)がブレークダウンを起す電圧よりも低くなって
いるので、ブレークオーバー破壊を防止してベース電極
(フィールドプレート)15終端直下の基板11の結晶
破壊を防止することができる。
領域12の不純物濃度等を制御することにより、ベース
電極(フィールドプレート)15終端直下(第1図中X
で表示)がブレークダウンを起す電圧よりも低くなって
いるので、ブレークオーバー破壊を防止してベース電極
(フィールドプレート)15終端直下の基板11の結晶
破壊を防止することができる。
第2図図示の構造ではパンチスルーを起す電圧をベース
領域12を構成するP小型拡散層12a及びP−型拡散
層12bの不純物濃度だけでなく、これらの拡散層の拡
散深さによっても制御することができる。
領域12を構成するP小型拡散層12a及びP−型拡散
層12bの不純物濃度だけでなく、これらの拡散層の拡
散深さによっても制御することができる。
なお、パンチスルーを起す電圧はベース領域12の不純
物濃度は変化させずに、拡散深さを変化させるだけでも
制御することができる。
物濃度は変化させずに、拡散深さを変化させるだけでも
制御することができる。
実施例3
第3図は本発明を適用したフィールドプレート構造のダ
イオードの断面図である。第3図において、N型シリコ
ン基板21の主面にはP型拡散層22が形成されている
。このP型拡散層22内にはパンチスルーを起すための
N型拡散層23が形成されている。また、基板21の主
面上には酸化膜24が形成されており、前記N型拡散層
23及びP型拡散層22上の部分が選択的にエツチング
されてコンタクトホールが開孔されている。そして、こ
のコンタクトホールを介してP型拡散層22及びN型拡
散層23と接続する電極(フィールドプレート)25が
形成されている。この電極25は酸化膜24上を基板2
1とP型拡散層22との接合面上端の上方を越えて外側
へ所定距離延長して形成され、フィールドプレート構造
となっている。更に、基板21の裏面には裏面電極26
が形成されている。
イオードの断面図である。第3図において、N型シリコ
ン基板21の主面にはP型拡散層22が形成されている
。このP型拡散層22内にはパンチスルーを起すための
N型拡散層23が形成されている。また、基板21の主
面上には酸化膜24が形成されており、前記N型拡散層
23及びP型拡散層22上の部分が選択的にエツチング
されてコンタクトホールが開孔されている。そして、こ
のコンタクトホールを介してP型拡散層22及びN型拡
散層23と接続する電極(フィールドプレート)25が
形成されている。この電極25は酸化膜24上を基板2
1とP型拡散層22との接合面上端の上方を越えて外側
へ所定距離延長して形成され、フィールドプレート構造
となっている。更に、基板21の裏面には裏面電極26
が形成されている。
実施例4
第4図は第3図の変形例であり、PW拡散層22を高濃
度のP+型拡散層22aと低濃度のP−型拡散層22b
とで構成し、P−型拡散層22bとN型拡散層23とが
接合を形成するようにした以外は第3図図示のダイオー
ドと同様な構造を有している。
度のP+型拡散層22aと低濃度のP−型拡散層22b
とで構成し、P−型拡散層22bとN型拡散層23とが
接合を形成するようにした以外は第3図図示のダイオー
ドと同様な構造を有している。
実施例5
第5図は更に第4図の変形例であり、P型拡散層22を
構成するP+型拡散層22aとP−型拡散層22bとの
拡散深さを比較して、P+型拡散層22aは相対的に深
く、P−型拡散層22bは相対的に浅く拡散されている
以外は第4図図示のダイオードと同様の構造を有してい
る。
構成するP+型拡散層22aとP−型拡散層22bとの
拡散深さを比較して、P+型拡散層22aは相対的に深
く、P−型拡散層22bは相対的に浅く拡散されている
以外は第4図図示のダイオードと同様の構造を有してい
る。
第3図〜第5図図示のダイオードにおいて、電極25に
負、裏面電極26に正の電圧をそれぞれ印加すると、空
乏層は基板21とP型拡散層22とのPN接合部に形成
され、基板21側の空乏層27a、、P型拡散層22側
の空乏層27bのように拡がる。このP型拡散層22側
の空乏層27bがさらに拡がると、パンチスルーを起す
ために設けられたN型拡散層23まで到達してパンチス
ルーが起り、これによりブレークダウンが開始する。
負、裏面電極26に正の電圧をそれぞれ印加すると、空
乏層は基板21とP型拡散層22とのPN接合部に形成
され、基板21側の空乏層27a、、P型拡散層22側
の空乏層27bのように拡がる。このP型拡散層22側
の空乏層27bがさらに拡がると、パンチスルーを起す
ために設けられたN型拡散層23まで到達してパンチス
ルーが起り、これによりブレークダウンが開始する。
そして、上記のようにパンチスルーを起す電圧は、電極
(フィールドプレート)25終端直下(第3図中Xで表
示)がブレークダウンを起す電圧よりも低くなるように
設定されているので、ブレークオーバー破壊を防止して
電極(フィールドプレート)25終端直下の基板21の
結晶破壊を防止することができる。
(フィールドプレート)25終端直下(第3図中Xで表
示)がブレークダウンを起す電圧よりも低くなるように
設定されているので、ブレークオーバー破壊を防止して
電極(フィールドプレート)25終端直下の基板21の
結晶破壊を防止することができる。
第4図図示の構造では、P型拡散層22をP+型拡散層
22aとP−型拡散層22bとで構成しているので、空
乏層27bはP+型拡散層22aではあまり拡がらない
が、P−型拡散層22bでほかなり拡がり、パンチスル
ーはP″″型拡散拡散層22b型拡散層23との間で起
り易くなる。
22aとP−型拡散層22bとで構成しているので、空
乏層27bはP+型拡散層22aではあまり拡がらない
が、P−型拡散層22bでほかなり拡がり、パンチスル
ーはP″″型拡散拡散層22b型拡散層23との間で起
り易くなる。
このように、パンチスルーの起る電圧をP型拡散層22
の不純物濃度を変化させることにより制御することがで
きる。
の不純物濃度を変化させることにより制御することがで
きる。
第5図図示の構造ではパンチスルーを起す電圧をP型拡
散層22を構成するP+型拡散層22a及びP−型拡散
層22bの不純物濃度だけでなく、これらの拡散層の拡
散深さによっても制御することができる。
散層22を構成するP+型拡散層22a及びP−型拡散
層22bの不純物濃度だけでなく、これらの拡散層の拡
散深さによっても制御することができる。
なお、パンチスルーを起す電圧はP型拡散層22の不純
物濃度は変化させずに、拡散深さを変化させるだけでも
制御することができる。
物濃度は変化させずに、拡散深さを変化させるだけでも
制御することができる。
以上詳述した如く本発明によれば、フィールドプレート
構造を採用して、比較的浅い拡散深さで高耐圧を確保す
るとともに、ブレークオーバー破壊を起さない長寿命の
半導体装置を提供できるものである。
構造を採用して、比較的浅い拡散深さで高耐圧を確保す
るとともに、ブレークオーバー破壊を起さない長寿命の
半導体装置を提供できるものである。
第1図は本発明の実施例1におけるフィールドプレート
構造の高耐圧バイポーラトランジスタの断面図、第2図
は本発明の実施例2におけるフィールドプレート構造の
高耐圧バイポーラトランジスタの断面図、第3図は本発
明の実施例3におけるフィールドプレート構造の高耐圧
ダイオードの断面図、第4図は本発明の実施例4におけ
るフィールドプレート構造の高耐圧ダイオードの断面図
、第5図は本発明の実施例5におけるフィールドプレー
ト構造の高耐圧ダイオードの断面図、第6図は従来のフ
ィールドプレート構造の高耐圧バ・rポーラトランジス
タの断面図である。 11・・・N型シリコン基板、12・・・ベース領域、
12a・・・P中型拡散層、12b・・・P″″型拡散
層、13・・・N串型エミッタ領域、14・・・酸化膜
、15・・・ベース電極(フィールドプレート)、16
・・・エミッタ電極、17・・・コレクタ電極、18a
・・・基板側の空乏層、18b・・・ベース領域側の空
乏層、21・・・N型シリコン基板、22・・・P型拡
散層、22a・・・P中型拡散層、’ 22 b・・・
P−型拡散層、23・・・N型拡散層、24・・・酸化
膜、25・・・電極(フィールドプレート)、26・・
・裏面電極、27a・・・基板側の空乏層、27b・・
・P型拡散層側の空乏層。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第3図 第4図 第5図 @6図
構造の高耐圧バイポーラトランジスタの断面図、第2図
は本発明の実施例2におけるフィールドプレート構造の
高耐圧バイポーラトランジスタの断面図、第3図は本発
明の実施例3におけるフィールドプレート構造の高耐圧
ダイオードの断面図、第4図は本発明の実施例4におけ
るフィールドプレート構造の高耐圧ダイオードの断面図
、第5図は本発明の実施例5におけるフィールドプレー
ト構造の高耐圧ダイオードの断面図、第6図は従来のフ
ィールドプレート構造の高耐圧バ・rポーラトランジス
タの断面図である。 11・・・N型シリコン基板、12・・・ベース領域、
12a・・・P中型拡散層、12b・・・P″″型拡散
層、13・・・N串型エミッタ領域、14・・・酸化膜
、15・・・ベース電極(フィールドプレート)、16
・・・エミッタ電極、17・・・コレクタ電極、18a
・・・基板側の空乏層、18b・・・ベース領域側の空
乏層、21・・・N型シリコン基板、22・・・P型拡
散層、22a・・・P中型拡散層、’ 22 b・・・
P−型拡散層、23・・・N型拡散層、24・・・酸化
膜、25・・・電極(フィールドプレート)、26・・
・裏面電極、27a・・・基板側の空乏層、27b・・
・P型拡散層側の空乏層。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第3図 第4図 第5図 @6図
Claims (4)
- (1)第1導電型の半導体基板主面に形成された第2導
電型の拡散層と、該第2導電型の拡散層内に形成された
第1導電型の拡散層と、基板主面上に形成された絶縁膜
と、該絶縁膜に設けられた開孔部を介して少なくとも前
記第2導電型の拡散層と接続され、前記絶縁膜上を基板
と第2導電型の拡散層との接合面上端の上方を越えて外
側に所定距離延長して形成された電極とを有するフィー
ルドプレート構造の半導体装置において、ブレークダウ
ンが生じる場合は前記第2導電型の拡散層内部でのパン
チスルーにより開始するようにしたことを特徴とする半
導体装置。 - (2)電極が第2導電型の拡散層及び第1導電型の拡散
層に接続されていることを特徴とする特許請求の範囲第
1項記載の半導体装置。 - (3)第2導電型の拡散層が高濃度不純物領域と低濃度
不純物領域とで構成されることを特徴とする特許請求の
範囲第1項又は第2項記載の半導体装置。 - (4)第2導電型の拡散層が拡散深さの深い領域と拡散
深さの浅い領域とで構成されることを特徴とする特許請
求の範囲第1項又は第2項記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60212852A JPS6272163A (ja) | 1985-09-26 | 1985-09-26 | 半導体装置 |
EP86113188A EP0216380B1 (en) | 1985-09-26 | 1986-09-25 | Semiconductor device with a field plate electrode structure |
DE8686113188T DE3682640D1 (de) | 1985-09-26 | 1986-09-25 | Halbleiteranordnung mit einer feldplattenelektrodenstruktur. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60212852A JPS6272163A (ja) | 1985-09-26 | 1985-09-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6272163A true JPS6272163A (ja) | 1987-04-02 |
Family
ID=16629385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60212852A Pending JPS6272163A (ja) | 1985-09-26 | 1985-09-26 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0216380B1 (ja) |
JP (1) | JPS6272163A (ja) |
DE (1) | DE3682640D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02235339A (ja) * | 1989-03-08 | 1990-09-18 | Fuji Electric Co Ltd | バイポーラトランジスタ |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1205094B (it) * | 1987-06-25 | 1989-03-10 | Sgs Microelettronica Spa | Dispositivo a semiconduttore a strato epitassiale sottile comprendente un transistore bipolare planare di tipo pnp verticale con strato sepolto a drogaggio differenziato |
JPH01135068A (ja) * | 1987-11-20 | 1989-05-26 | Nec Corp | トランジスタ |
US5557125A (en) * | 1993-12-08 | 1996-09-17 | Lucent Technologies Inc. | Dielectrically isolated semiconductor devices having improved characteristics |
US5880511A (en) * | 1995-06-30 | 1999-03-09 | Semtech Corporation | Low-voltage punch-through transient suppressor employing a dual-base structure |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3959812A (en) * | 1973-02-26 | 1976-05-25 | Hitachi, Ltd. | High-voltage semiconductor integrated circuit |
GB1573309A (en) * | 1976-03-24 | 1980-08-20 | Mullard Ltd | Semiconductor devices and their manufacture |
JPS53132275A (en) * | 1977-04-25 | 1978-11-17 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its production |
-
1985
- 1985-09-26 JP JP60212852A patent/JPS6272163A/ja active Pending
-
1986
- 1986-09-25 DE DE8686113188T patent/DE3682640D1/de not_active Expired - Lifetime
- 1986-09-25 EP EP86113188A patent/EP0216380B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02235339A (ja) * | 1989-03-08 | 1990-09-18 | Fuji Electric Co Ltd | バイポーラトランジスタ |
Also Published As
Publication number | Publication date |
---|---|
EP0216380B1 (en) | 1991-11-27 |
EP0216380A3 (en) | 1987-12-09 |
EP0216380A2 (en) | 1987-04-01 |
DE3682640D1 (de) | 1992-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3243792B2 (ja) | 横方向エミッタ切替サイリスタ素子及び縦方向エミッタ切替サイリスタ素子 | |
JPS6272163A (ja) | 半導体装置 | |
JP3297087B2 (ja) | 高耐圧半導体装置 | |
JPH08321588A (ja) | 静電気放電保護回路 | |
JPH0888290A (ja) | 半導体装置およびその使用方法 | |
US4331969A (en) | Field-controlled bipolar transistor | |
JP2000040788A (ja) | 半導体装置 | |
JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
JPH03104284A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2526960B2 (ja) | 導電変調型mosfet | |
JPS6327865B2 (ja) | ||
JPH01106464A (ja) | ラッチアップおよび静電放電保護構造 | |
JPH02128474A (ja) | 電界効果トランジスタ | |
JP2856257B2 (ja) | pチャネル絶縁ゲートバイポーラトランジスタ | |
JP2557984B2 (ja) | 半導体装置の入力保護回路 | |
JPS6258678A (ja) | トランジスタ | |
JPH06163908A (ja) | ダブルゲートmosデバイス | |
JP2502696B2 (ja) | 半導体集積回路装置 | |
JPH10335631A (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
JP2001189449A (ja) | 横型高耐圧トランジスタ | |
JPH06310658A (ja) | 半導体集積回路装置 | |
JPH09502573A (ja) | 温度補償された電圧制限部を形成するためのラテラルな半導体構造 | |
JPS59132682A (ja) | 保護ダイオ−ド | |
JPS621262B2 (ja) | ||
JPS60233856A (ja) | 半導体装置 |