JPH02128474A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH02128474A JPH02128474A JP28270288A JP28270288A JPH02128474A JP H02128474 A JPH02128474 A JP H02128474A JP 28270288 A JP28270288 A JP 28270288A JP 28270288 A JP28270288 A JP 28270288A JP H02128474 A JPH02128474 A JP H02128474A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- source
- region
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000969 carrier Substances 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に伝導度変調型電界効
果トランジスタに関する。
果トランジスタに関する。
従来の伝導度変調型電界効果トランジスタを第3図に基
づいて説明する。従来の伝導度変調型電界効果トランジ
スタは、第2導電型の半導体層1上に第2導電型層2を
有する半導体基板の表面部に互いに離れて設けられた第
1導電型ベース領域3とこのベース領域内に設けられた
第2導電型ソース領域4及びこのソース領域の相互間の
基板上にゲート酸化膜5を介して設けられたポリシリコ
ンによるゲート電極6を有し、ソース領域4及び基板下
部よりそれぞれソース電極7.ドレイン電極8を有する
。
づいて説明する。従来の伝導度変調型電界効果トランジ
スタは、第2導電型の半導体層1上に第2導電型層2を
有する半導体基板の表面部に互いに離れて設けられた第
1導電型ベース領域3とこのベース領域内に設けられた
第2導電型ソース領域4及びこのソース領域の相互間の
基板上にゲート酸化膜5を介して設けられたポリシリコ
ンによるゲート電極6を有し、ソース領域4及び基板下
部よりそれぞれソース電極7.ドレイン電極8を有する
。
上述した従来の伝導度変調型電界効果トランジスタは、
ゲートをオンすることでMOSFETのドレインに直結
されているPN接合ダイオードの導通により少数キャリ
アの注入を受ける。少数キャリアの注入はドレイン領域
の伝導度変調を誘発し、オン電圧が小さくなる。ところ
がベース直下以外の部分においても、少数キャリアは発
生し、このキャリイアはベース領域を通りソース電極へ
ぬけ出ていく。ドレイン電流IDの増加に伴い、この部
分の電流も大きくなり前記ベース領域の電位を上昇させ
る寄生のNPN (又はPNP))ランジスタがオンし
てしまいラッチアップが生じる。
ゲートをオンすることでMOSFETのドレインに直結
されているPN接合ダイオードの導通により少数キャリ
アの注入を受ける。少数キャリアの注入はドレイン領域
の伝導度変調を誘発し、オン電圧が小さくなる。ところ
がベース直下以外の部分においても、少数キャリアは発
生し、このキャリイアはベース領域を通りソース電極へ
ぬけ出ていく。ドレイン電流IDの増加に伴い、この部
分の電流も大きくなり前記ベース領域の電位を上昇させ
る寄生のNPN (又はPNP))ランジスタがオンし
てしまいラッチアップが生じる。
本発明の目的はラッチアップを生じにくく、大電流を駆
動させることのできる伝導度変調型電界効果トランジス
タを提供することにある。
動させることのできる伝導度変調型電界効果トランジス
タを提供することにある。
本発明の伝導度変調型電界効果トランジスタにおいては
、第1導電型の半導体層上に第2導電型層を有する半導
体基板の表面部に互いに離れて設けられた第1導電型ベ
ース領域とこのベース領域内に設けられた第2導電型ソ
ース領域及びこのソース領域の間の半導体基板上にゲー
ト酸化膜を介して設けられたポリシリコンによるゲート
電極を有しソース領域及び基板下部よりそれぞれソース
電極ドレイン電極を有する伝導度変調型電界効果トラン
ジスタにおいて、半導体表面部でベース領域間にソース
電極と連結した第1導電型層を形成する。
、第1導電型の半導体層上に第2導電型層を有する半導
体基板の表面部に互いに離れて設けられた第1導電型ベ
ース領域とこのベース領域内に設けられた第2導電型ソ
ース領域及びこのソース領域の間の半導体基板上にゲー
ト酸化膜を介して設けられたポリシリコンによるゲート
電極を有しソース領域及び基板下部よりそれぞれソース
電極ドレイン電極を有する伝導度変調型電界効果トラン
ジスタにおいて、半導体表面部でベース領域間にソース
電極と連結した第1導電型層を形成する。
すなわち、本発明ではラッチアップ耐量の向上に寄与し
大電流を駆動可能とするために半導体表面のベース領域
間にソース電極と連結した第一導電型拡散層を有する。
大電流を駆動可能とするために半導体表面のベース領域
間にソース電極と連結した第一導電型拡散層を有する。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示したもので伝導度変調型
電界効果トランジスタの断面図である。
電界効果トランジスタの断面図である。
第1図において第1導電型の半導体層1上に第2導電型
層2を有する半導体基板の表面部に互いに離れて設けら
れた第1導電型ベース領域3とこのベース領域3内に設
けられた第2導電型ソース領域4及びこのソース領域の
相互間の半導体基板上にゲート酸化膜5を介して設けら
れたポリシリコンによるゲート電極6を有し、ソース領
域4及び基板下部よりそれぞれソース電極7.ドレイン
電極8を有している。
層2を有する半導体基板の表面部に互いに離れて設けら
れた第1導電型ベース領域3とこのベース領域3内に設
けられた第2導電型ソース領域4及びこのソース領域の
相互間の半導体基板上にゲート酸化膜5を介して設けら
れたポリシリコンによるゲート電極6を有し、ソース領
域4及び基板下部よりそれぞれソース電極7.ドレイン
電極8を有している。
伝導度変調型電界効果トランジスタのオン状態では、P
+領域1からN−領域2への正孔の注入が生じ、伝導度
変調のない電界効果トランジスタと比較して約1/10
程度のオン電圧となる。しかしドレイン電流IDが大き
くなるにつれ、ベース領域3直下の抵抗が無視できなく
なり、ベース2の電位が上昇し寄生NPN)ランジスタ
がオンしてしまいラッチアップが生じる。そこでベース
領域3以外の半導体表面部にソース電極と連結したP型
拡散層9を形成することにより少数キャリアである正孔
の一部をこの部分からソース電極γへ引きぬきベース領
域3への正孔電流の割合を減少させその電位上昇を防ぐ
。このようにして伝導度変調型電界効果トランジスタの
ラッチアップ耐量の増大を図ることができる。
+領域1からN−領域2への正孔の注入が生じ、伝導度
変調のない電界効果トランジスタと比較して約1/10
程度のオン電圧となる。しかしドレイン電流IDが大き
くなるにつれ、ベース領域3直下の抵抗が無視できなく
なり、ベース2の電位が上昇し寄生NPN)ランジスタ
がオンしてしまいラッチアップが生じる。そこでベース
領域3以外の半導体表面部にソース電極と連結したP型
拡散層9を形成することにより少数キャリアである正孔
の一部をこの部分からソース電極γへ引きぬきベース領
域3への正孔電流の割合を減少させその電位上昇を防ぐ
。このようにして伝導度変調型電界効果トランジスタの
ラッチアップ耐量の増大を図ることができる。
第2図は本発明の他の実施例の断面図である。
第1導電型の半導体層上1に高濃度第2導電型層10を
有しさらにその上に第2導電型層2を有する半導体基板
の表面部に互いに離れて設けられた第1導電型ベース領
域3と、このベース領域3内に設けられた第2導電型ソ
ース領域4及びこのソース領域4の相互間の半導体基板
上にゲート酸化膜5を介して設けられたポリシリコンに
よるゲート電極6を有し前記ソース領域4及び基板下部
よりそれぞれソース電極7.ドレイン電極8を有し、さ
らに半導体表面部にソース電極6と連結した第1導電型
拡散層9を有する。
有しさらにその上に第2導電型層2を有する半導体基板
の表面部に互いに離れて設けられた第1導電型ベース領
域3と、このベース領域3内に設けられた第2導電型ソ
ース領域4及びこのソース領域4の相互間の半導体基板
上にゲート酸化膜5を介して設けられたポリシリコンに
よるゲート電極6を有し前記ソース領域4及び基板下部
よりそれぞれソース電極7.ドレイン電極8を有し、さ
らに半導体表面部にソース電極6と連結した第1導電型
拡散層9を有する。
この実施例では基板内に数〜20μm程度の第2導電型
高濃度層10を有しているため下部第1導電型層1から
の少数キャリアの注入効率が低下する。このためラッチ
アップ耐量が増加しスイッチングスピードが速くなると
いう利点がある。
高濃度層10を有しているため下部第1導電型層1から
の少数キャリアの注入効率が低下する。このためラッチ
アップ耐量が増加しスイッチングスピードが速くなると
いう利点がある。
以上説明したように本発明は半導体表面部でベース領域
間にソース電極と連結した拡散層を形成することにより
、ラッチアップ耐量を増加させることができる。
間にソース電極と連結した拡散層を形成することにより
、ラッチアップ耐量を増加させることができる。
第1図は本発明の一実施例による伝導度変調型電界効果
トランジスタの断面図、第2図は本発明の他の実施例の
断面図、第3図は従来の伝導度変調型電界効果トランジ
スタの断面図である。 1・・・・・・第1導電型層、2・・・・・・第2導電
型層、3・・・・・・ベース領域、4・・・・・・ソー
ス領域、5・・・・・・ゲート酸化膜、6・・・・・・
ゲート電極、7・・・・・・ソース電極、8・・・・・
・ドレイン電極、9・・・・・・第一導電型拡散層、1
0・・・・・・高濃度第2導電型層。 代理人 弁理士 内 原 晋
トランジスタの断面図、第2図は本発明の他の実施例の
断面図、第3図は従来の伝導度変調型電界効果トランジ
スタの断面図である。 1・・・・・・第1導電型層、2・・・・・・第2導電
型層、3・・・・・・ベース領域、4・・・・・・ソー
ス領域、5・・・・・・ゲート酸化膜、6・・・・・・
ゲート電極、7・・・・・・ソース電極、8・・・・・
・ドレイン電極、9・・・・・・第一導電型拡散層、1
0・・・・・・高濃度第2導電型層。 代理人 弁理士 内 原 晋
Claims (1)
- 第1導電型の半導体層上に第2導電型層を有する半導体
基板の表面部に互いに離れて設けられた前記第1導電型
ベース領域と、このベース領域内に設けられた前記第2
導電型ソース領域及びこのソース領域の間の前記半導体
基板上にゲート酸化膜を介して設けられたゲート電極を
有し、前記ソース領域及び前記半導体基板下部よりそれ
ぞれソース電極、ドレイン電極を有する電界効果トラン
ジスタにおいて、前記半導体基板表面部で前記ベース領
域間に前記ソース電極と連結した前記第1導電型層を有
することを特徴とする電界効果トランジスタ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28270288A JPH02128474A (ja) | 1988-11-08 | 1988-11-08 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28270288A JPH02128474A (ja) | 1988-11-08 | 1988-11-08 | 電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02128474A true JPH02128474A (ja) | 1990-05-16 |
Family
ID=17655940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28270288A Pending JPH02128474A (ja) | 1988-11-08 | 1988-11-08 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02128474A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0536668A2 (en) * | 1991-10-07 | 1993-04-14 | Nippondenso Co., Ltd. | Vertical semiconductor device |
FR2698486A1 (fr) * | 1992-11-24 | 1994-05-27 | Sgs Thomson Microelectronics | Structure de protection contre les surtensions directes pour composant semiconducteur vertical. |
EP0624943A1 (fr) * | 1993-05-10 | 1994-11-17 | STMicroelectronics S.A. | Composant limiteur de courant série |
KR100787731B1 (ko) * | 2005-09-29 | 2007-12-24 | 산요덴키가부시키가이샤 | 절연 게이트형 전계 효과 트랜지스터 및 그 제조 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63164473A (ja) * | 1986-12-26 | 1988-07-07 | Fujitsu Ltd | 半導体装置 |
-
1988
- 1988-11-08 JP JP28270288A patent/JPH02128474A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63164473A (ja) * | 1986-12-26 | 1988-07-07 | Fujitsu Ltd | 半導体装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0536668A2 (en) * | 1991-10-07 | 1993-04-14 | Nippondenso Co., Ltd. | Vertical semiconductor device |
US5780895A (en) * | 1992-10-24 | 1998-07-14 | Sgs-Thomson Microelectronics S.A. | Forward overvoltage protection circuit for a vertical semiconductor component |
FR2698486A1 (fr) * | 1992-11-24 | 1994-05-27 | Sgs Thomson Microelectronics | Structure de protection contre les surtensions directes pour composant semiconducteur vertical. |
EP0599745A1 (fr) * | 1992-11-24 | 1994-06-01 | STMicroelectronics S.A. | Structure de protection contre les surtensions directes pour composant semiconducteur vertical |
US5543645A (en) * | 1992-11-24 | 1996-08-06 | Sgs-Thomson Microelectronics S.A. | Forward overvoltage protection circuit for a vertical semiconductor component |
US5563436A (en) * | 1992-11-24 | 1996-10-08 | Sgs-Thomson Microelectronics S.A. | Forward overvoltage protection circuit for a vertical semiconductor component |
EP0624943A1 (fr) * | 1993-05-10 | 1994-11-17 | STMicroelectronics S.A. | Composant limiteur de courant série |
FR2705173A1 (fr) * | 1993-05-10 | 1994-11-18 | Sgs Thomson Microelectronics | Composant limiteur de courant série. |
US5956582A (en) * | 1993-05-10 | 1999-09-21 | Sgs-Thomson Microelectronics S.A. | Current limiting circuit with continuous metallization |
KR100787731B1 (ko) * | 2005-09-29 | 2007-12-24 | 산요덴키가부시키가이샤 | 절연 게이트형 전계 효과 트랜지스터 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0671079B2 (ja) | 双方向導通可能なモノリシック集積半導体デバイスとその製造方法 | |
US5910664A (en) | Emitter-switched transistor structures | |
JPH0358187B2 (ja) | ||
JP2635044B2 (ja) | 半導体デバイス | |
JPH0766975B2 (ja) | 複合型ダイオード装置 | |
JPH0851197A (ja) | 電流飽和特性を有するmos制御サイリスタ | |
US6111278A (en) | Power semiconductor devices having discontinuous emitter regions therein for inhibiting parasitic thyristor latch-up | |
JPH04312977A (ja) | 半導体装置 | |
JPH02128474A (ja) | 電界効果トランジスタ | |
JP3206395B2 (ja) | 半導体装置 | |
JPH0654796B2 (ja) | 複合半導体装置 | |
JPH06151728A (ja) | 半導体集積回路装置 | |
JP2724204B2 (ja) | 導電変調型mosfet | |
JP2768362B2 (ja) | Mos型半導体装置 | |
JPH10229191A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
JPH0610700Y2 (ja) | ショットキバリアダイオード | |
JP3144585B2 (ja) | 半導体装置 | |
JP2817147B2 (ja) | 電界効果トランジスタ | |
JP3196310B2 (ja) | 半導体装置 | |
JP2856257B2 (ja) | pチャネル絶縁ゲートバイポーラトランジスタ | |
JPH0416443Y2 (ja) | ||
JP2845469B2 (ja) | 半導体装置 | |
JP2502696B2 (ja) | 半導体集積回路装置 | |
JPS6393154A (ja) | 半導体装置 | |
JPH06268206A (ja) | 絶縁ゲート型サイリスタ |