JPH04273169A - 静電誘導トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は大電流をスイッチングす
る必要がある用途等に適する静電誘導トランジスタに関
する。

【０００２】

【従来の技術】周知のように、バイポーラトランジスタ
にはその導通時の電流路内にｐｎ接合が必ず存在して順
方向電圧を原理上この接合に固有な堰層電圧以下に低減
できないのに対し、静電誘導トランジスタはその電流路
内にｐｎ接合を持たないので導通時の順方向の飽和電圧
をバイポーラトランジスタの場合の半分以下に低め得る
特長があり、上述のように大電流をスイッチングするチ
ョッパ装置等の用途に適する半導体デバイスとして有望
視されている。

【０００３】この大電流用の静電誘導トランジスタはい
わゆるバイポーラモードで使用するのがふつうで、その
従来構造の要部を示す図３を参照してその概要を説明す
る。図３において、静電誘導トランジスタのドレイン領
域１となる強いｎ形の半導体シリコンの基板の上にエピ
タキシャル層２を弱いｎ形で成長させ、その表面からｐ
形のゲート領域３と強いｎ形のソース領域４を拡散した
上で、ドレイン領域１とゲート領域３とソース領域４と
に導電接触する電極膜６からそれぞれドレイン端子Ｄと
ソース端子Ｓとゲート端子Ｇとを導出する。この静電誘
導トランジスタでは電流がドレイン領域１とソース領域
４の間にエピタキシャル層２内を縦方向に流れ、ゲート
領域３は図のようにこの電流路を側方から挟む，ないし
はそれを囲むようにふつうは上述のとおりエピタキシャ
ル層２の表面から拡散されるが、場合によりその中に埋
め込まれることもある。

【０００４】かかる構造の静電誘導トランジスタでは、
エピタキシャル層２とゲート領域３の間のｐｎ接合に逆
バイアスが掛かるようゲート端子Ｇに電圧を与え、この
接合面からエピタキシャル層２内に空乏層を拡がらせる
ことにより電流遮断状態とし、小電流用ではこの逆バイ
アス状態で電流を制御するが、上述のバイポーラモード
で動作させるにはゲート端子Ｇにこの例では正の電圧を
与えることによりｐｎ接合に順方向にバイアスを掛けて
導通させる。図の例ではこの順方向バイアスによりｐ形
のドレイン領域３からｎ形のエピタキシャル層２にホー
ルが注入され、これに基づく伝導度変調によりエピタキ
シャル層２内のキャリア数が著しく増加して静電誘導ト
ランジスタが導通状態になる。

【０００５】この導通状態の電流路に含まれるドレイン
領域１，エピタキシャル層２およびソース領域４はすべ
て同じ導電形，この例ではｎ形で、ｐｎ接合による堰層
電圧が介在しないので、Ｖ−Ｉ特性上の電流の立ち上が
り電圧，つまり低電流密度領域でのオン動作電圧が非常
に低く、かつ前述のように順方向に大電流が流れた時の
飽和電圧が低い利点が得られる。さらに、エピタキシャ
ル層２内の上述の伝導度変調の速度が早いので、スイッ
チング速度が高い特長がある。

【０００６】なお、かかるバイポーラモードで動作させ
る静電誘導トランジスタでは、実際には図３に示す単位
構造を多数個並列に接続した複合構成とされる。また、
前述のエピタキシャル層２は遮断状態で空乏層を拡がら
せる役目を果たすが、上述のように導通動作時に伝導度
変調作用によりその導電率を高めて大電流を流す役目を
果たすので、本件明細書では便宜上これをバイポーラモ
ードの静電誘導トランジスタの伝導度変調領域２と呼ぶ
こととする。

【０００７】

【発明が解決しようとする課題】以上からわかるように
、バイポーラモードの静電誘導トランジスタは電界効果
トランジスタとバイポーラトランジスタとのいわば中間
的な性格を備え、これをバイポーラトランジスタとして
見ると前述のようにオン動作電圧が低く、導通時の順方
向電圧が低く、かつスイッチング速度が高い利点を有す
るが、その導通時にかなりのゲート電流をゲート領域３
に注入する必要があり、従って電流増幅率が必ずしも高
くない問題がある。

【０００８】かかる電流増幅率の向上には静電誘導トラ
ンジスタの上述の複合構造の微細化が有利なことが知ら
れており、このため従来から集積回路技術を利用して図
３の単位構造を微細化して高集積化する試みがなされ、
現在までにその電流増幅率を１００　ないしはこれを若
干上回る程度にまで向上することに成功しているものの
、かかる高電流増幅率の静電誘導トランジスタを安定に
製作するのは必ずしも容易でなく、電流増幅率をさらに
向上するのはかなり困難なのが現状である。また、電流
増幅率を一層向上させる手段としてはいわゆるダーリン
トン接続構造の静電誘導トランジスタも考えられるが、
順方向電圧が２倍に増えてしまうので肝心の特長が減殺
される難点がある。

【０００９】本件発明者は、かかる問題の原因がゲート
領域３から伝導度変調領域２に注入されたキャリアがソ
ース領域４に漏れてその利用効率が低下することにある
ことを突き止めた。以下、この様子を図４を参照して説
明する。

【００１０】図４はゲート領域３から伝導度変調領域２
を経てソース領域４に至る経路内のエネルギバンド構造
を示し、ｐ形のゲート領域３とｎ形の伝導度変調領域２
の間の接合に順方向バイアスが掛かっていない時の状態
が同図（ａ）　，掛かっている時の状態が同図（ｂ）　
にそれぞれ示されている。また、これらの図では伝導帯
の下縁がＣＢ，　価電帯の上縁がＶＢでそれぞれ示され
、さらに図示の便宜上からキャリアとしての電子ｅが伝
導帯，ホールｈが価電帯の中にそれぞれあるものとして
示されている。 図示のように、ｐ形のゲート領域３の価電帯中にはホー
ルｈが，ｎ形のソース領域４の伝導帯中には電子ｅがそ
れぞれ常に多量に存在する。

【００１１】図４（ａ）　の逆ないし無バイアス時には
ゲート領域３から伝導度変調領域２へのホールの注入が
ないから、図示のように伝導度変調領域２内にはその熱
平衡上のキャリアであるごく僅かな電子ｅやホールｈが
存在するだけである。

【００１２】次にｐ形のゲート領域３に正のゲート電圧
を与えて図４（ｂ）　の順方向バイアス状態にすると、
このエネルギバンド構造図上では図示のようにｎ形の伝
導度変調領域２やソース領域４に対するそのエネルギレ
ベル差が同図（ａ）　の場合より全体的に低下し、同時
に伝導度変調領域２にはゲート領域３からホールｈが図
ではＩで示すように注入されるので、伝導度変調領域２
の内部に注入ホールｈに見合うように電子ｅの濃度が上
昇する伝導度変調作用が起こり、その導電性が飛躍的に
高まって静電誘導トランジスタが導通状態になる。

【００１３】しかし、かかる順バイアス状態では伝導度
変調領域２のソース領域４に対するエネルギレベル差も
同図（ａ）　の場合より低下するので、伝導度変調領域
２に折角注入されたホールｈの一部が図でＬで示すよう
にソース領域４の方にかなり漏れやすく、漏洩したホー
ルｈはもちろんソース領域４内の電子ｅと直ちに結合す
るのでゲート電流がその分増加する。つまり、伝導度変
調領域２からソース領域４に洩れた分だけホールｈの利
用効率が低下して余分なゲート電流が必要になり、静電
誘導トランジスタの電流増幅率が低下することになる。

【００１４】本発明は従来の問題点に対するかかる知見
に立脚して、静電誘導トランジスタが本来もつ上述の利
点を維持しながら、導通動作の際のゲート電流の注入効
率を向上させて電流増幅率を高めることを目的とする。

【００１５】

【課題を解決するための手段】上述の目的は本発明によ
れば、一方の導電形のシリコンからなる高不純物濃度の
ドレイン領域と、このドレイン領域に接する一方の導電
形のシリコンからなる低不純物濃度の伝導度変調領域と
、この伝導度変調領域に接するシリコンよりもバンドギ
ャップの大きな半導体材料からなる一方の導電形のソー
ス領域と、ドレイン領域とソース領域との間の電流路を
側方から挟むように伝導度変調領域内に配設された他方
の導電形のゲート領域とにより静電誘導トランジスタを
構成し、ゲート領域と伝導度変調領域との間の半導体接
合に順方向バイアスを掛けた状態でドレイン領域とソー
ス領域との間を導通させる前述のバイポーラモードで動
作させることによって達成される。

【００１６】なお、上記構成中のソース領域のシリコン
よりバンドギャップが大きい半導体材料として例えば非
晶質シリコンを用いることもできるが、バンドギャップ
値の点から炭化珪素とするのが最も好適であり、かつこ
れを伝導度変調領域の表面に接する半導体膜として配設
するのが最も簡単かつ有利である。かかる炭化珪素の半
導体膜は例えばＣＶＤ法により伝導度変調領域の表面上
にごく薄く成長させることでよい。なお、その成膜の際
には原料ガスに不純物を添加してソース領域を伝導度変
調領域と同じ導電形にドープすることにより、後で不純
物を高温熱拡散させる必要をなくすのがとくに有利であ
る。

【００１７】また、ゲート領域は従来と同様にふつうは
伝導度変調領域の表面から不純物を拡散させて作り込む
ことでよいが、必要に応じ伝導度変調領域をエピタキシ
ャル成長させる途中で不純物を拡散させることによって
埋め込み領域として作り込むことももちろん可能である
。

【００１８】

【作用】本発明は、従来の問題点の原因が上述のように
ゲート領域から伝導度変調領域に注入されたキャリアが
ソース領域の方に洩れやすいことにある点に着目して、
ソース領域を伝導度変調領域のシリコンよりバンドギャ
ップの大な炭化珪素等の半導体材料で構成し、伝導度変
調領域とソース領域との間にエネルギバンド構造上のポ
テンシャルバリアを作り込んでキャリアの漏出を止める
ことにより、注入キャリアの利用効率を上げて静電誘導
トランジスタの電流増幅率を向上することに成功したも
のである。

【００１９】

【実施例】以下、図１を参照して本発明の実施例を説明
する。図は本発明による静電誘導トランジスタの構造例
を前に説明した図３に対応する要領で，ただしその２単
位構造分の断面を示すものである。なお、この実施例で
はソース領域５に炭化珪素の薄膜が用いられるものとす
る。

【００２０】図１の静電誘導トランジスタのドレイン領
域１には従来と同様に高不純物濃度をもつこの実施例で
はｎ形の半導体シリコンの基板を用い、その表面上に伝
導度変調領域２として低不純物濃度のエピタキシャル層
を同じｎ形で成長させ、この実施例ではこの伝導度変調
領域２の表面からゲート領域３を逆のｐ形で電流路ＣＰ
を挟むないしは囲むパターンで図のように深めに拡散す
る。なお、ゲート領域３を前述のように伝導度変調領域
２内に埋め込んだ拡散領域としてもよい。

【００２１】ソース領域５は伝導度変調領域２と同じｎ
形とされ、この実施例では炭化珪素の薄膜を例えば原料
ガスにシランとメタンの混合ガスを用いるＣＶＤ法によ
って１μｍ程度の膜厚に成膜した後にフォトエッチング
を施すことによって、伝導度変調領域２の表面上にふつ
うは図の前後方向に延びるストライプ状のパターンで形
成される。静電誘導トランジスタでは単位構造を微細化
するのが有利なので、このソース領域５の幅は数〜数十
μｍとするのがよい。

【００２２】なお、このソース領域５には高不純物濃度
を与えるのが望ましいので、それ用の薄膜をＣＶＤ成長
させる際の原料ガスに不純物ガス，　この実施例ではｎ
形用の窒素ないしはその化合物を添加して置くのが有利
である。炭化珪素の場合それに不純物をドープするには
高温下で長時間の熱拡散を要し、ソース領域５を成膜時
にドープして置くことによりこの熱拡散工程を省き得る
からである。また、これに追加ドープを行なう場合は成
膜時の膜厚を前述のように１μｍ程度，　ないしはそれ
以下の薄いめにして置くのが有利である。

【００２３】このようにしてソース領域５を作り込んだ
後は、アルミ膜を１μｍ程度の膜厚で付けフォトエッチ
ングを施すことによって電極膜６を形成して、各単位構
造のゲート領域３とソース領域５から表面側にそれぞれ
ゲート端子Ｇとソース端子Ｓを導出して図のように並列
接続し、また多数の単位構造に対して共通にドレイン領
域１から裏面側にドレイン端子Ｄを導出することでよい
。

【００２４】次に、以上のように構成された静電誘導ト
ランジスタの動作を図２のエネルギバンド構造図を参照
しながら説明する。図は図１のゲート領域３から伝導度
変調領域２を経由してソース領域５に至る経路のエネル
ギバンド構造を示し、図４と同様にゲート領域３と伝導
度変調領域２間の接合が無ないし逆バイアス時の状態が
図２（ａ），順バイアス時の状態が同図（ｂ）　にそれ
ぞれ示されている。

【００２５】図２（ａ）　に示すように、伝導度変調領
域２とゲート領域３のシリコンのバンドギャップＧｓが
　１．１ｅＶであるに対し、ソース領域５の炭化珪素の
バンドギャップＧｃが　１．８ｅＶと高いので、図示の
ように伝導度変調領域２とソース領域５のエネルギレベ
ルに段差があるエネルギバンド構造になる。参考のため
この無バイアス時のフェルミレベルＥｆが示されており
、ｐ形のゲート領域２は価電帯ＶＢの上縁がこれに近く
，　ｎ形のソース領域５は伝導帯ＣＢの下縁がこれに近
く，　弱いｎ形の伝導度変調領域２は価電帯ＶＢと伝導
帯ＣＢの間のギャップの中央がこれよりやや下側に，そ
れぞれ位置するバンドギャップ配置になる。

【００２６】この図２（ａ）　の状態では、ゲート領域
３から伝導度変調領域２へのホールｈの注入がないから
、前述のように伝導度変調領域２内には熱平衡時の電子
ｅおよびホールｈがごく僅かに存在するだけである。な
お、図のように伝導度変調領域２とソース領域５の価電
帯ＶＢの上縁には大きなエネルギレベル差があり、伝導
帯ＣＢの下縁にはシリコンと炭化珪素のヘテロ接合に基
づく不整があってソース領域５から伝導度変調領域２内
に電子ｅが図示のように若干洩れ得るが、その量はごく
僅かで静電誘導トランジスタとしての動作にとくに支障
は出ない。

【００２７】ゲート領域３にこの実施例では正のゲート
電圧を与えて図２（ｂ）　に示す順バイアス状態にする
と、ソース領域５に対する伝導度変調領域２とドレイン
領域５のエネルギレベル差が前述のように全体的に低下
し、図示のようにソース領域４と伝導度変調領域２の間
で逆転させることも可能である。この状態でゲート領域
３から伝導度変調領域２にホールｈが注入され、それに
見合うように電子ｅの濃度が上昇する伝導度変調作用に
より伝導度変調領域２の導電性が高まり、静電誘導トラ
ンジスタが導通状態になるのは従来と同じである。

【００２８】しかし従来と異なり、本発明では伝導度変
調領域２とソース領域５の価電帯ＶＢの上縁間のヘテロ
接合に基づく上述のエネルギレベルの差がこの順バイア
ス状態でも必ず残るので、両者間に図のようにポテンシ
ャルバリアＰＢができてホールｈのソース領域５への漏
出を防止して導度変調領域２の中に閉じ込める。このた
め本発明の静電誘導トランジスタでは、伝導度変調領域
２に注入されるホールｈの利用効率が高まり、ゲート電
流が減少して電流増幅率が格段に向上する。

【００２９】本発明の静電誘導トランジスタを試作した
結果では、　２００程度の電流増幅率が容易に得られる
ことが確かめられており、これをさらに向上することも
充分可能と考えられる。なお、その順方向電圧は　０．
２〜０．３　Ｖ程度で従来と比べて遜色がなく、スイッ
チング速度も同等であり、耐圧値はもちろん設計によっ
て異なるが３００Ｖないしそれ以上にすることができる
。

【００３０】

【発明の効果】以上のとおり本発明によれば、一方の導
電形のシリコンからなる高不純物濃度のドレイン領域と
、このドレイン領域に接する一方の導電形のシリコンか
らなる低不純物濃度の伝導度変調領域と、この伝導度変
調領域に接するシリコンよりもバンドギャップの大きな
半導体材料からなる一方の導電形のソース領域と、ドレ
イン領域とソース領域との間の電流路を側方から挟むよ
うに伝導度変調領域内に配設された他方の導電形のゲー
ト領域とにより静電誘導トランジスタを構成し、ゲート
領域と伝導度変調領域の間の半導体接合に順方向バイア
スを掛けた状態でドレイン領域とソース領域の間を導通
させるバイポーラモードで動作させるようにしたので、
伝導度変調領域のシリコンとソース領域のそれよりバン
ドギャップの大な半導体材料の間にエネルギバンド構造
上のポテンシャルバリアを作り込んでゲート領域から伝
導度変調領域に注入されるキャリアのソース領域への漏
出を防ぐことにより、この伝導度変調用の注入キャリア
の利用効率を上げて静電誘導トランジスタの電流増幅率
を向上することができる。

【図面の簡単な説明】

【図１】本発明による静電誘導トランジスタの実施例を
その２単位構造分について示す断面図である。

【図２】図１の実施例に対応するトランジスタの領域内
のキャリアの状態を同図（ａ）　の無バイアス時および
同図（ｂ）　の順バイアス時について示すエネルギバン
ド構造図である。

【図３】従来技術による静電誘導トランジスタの単位構
造を示す断面図である。

【図４】図３のトランジスタの領域内のキャリアの状態
を同図（ａ）　の無バイアス時および同図（ｂ）　の順
バイアス時について図２と同じ要領で示すエネルギバン
ド構造図である。

【符号の説明】

１　　　　　　ドレイン領域 ２　　　　　　伝導度変調領域 ３　　　　　　ゲート領域 ５　　　　　　ソース領域 ＣＰ　　　　　　電流路 ｅ　　　　　　伝導度変調により発生する電子Ｇｃ　　
　　　　ソース領域用半導体材料としての炭化珪素のバ
ンドギャップ Ｇｓ　　　　　　シリコンのバンドギャップｈ　　　　
　　注入キャリアとしてのホールＰＢ　　　　　　注入
キャリアの漏出に対するポテンシャルバリア

Claims (3)

【特許請求の範囲】
1. 【請求項１】一方の導電形のシリコンからなる高不純物
   濃度のドレイン領域と、ドレイン領域に接する一方の導
   電形のシリコンからなる低不純物濃度の伝導度変調領域
   と、伝導度変調領域に接するシリコンよりもバンドギャ
   ップの大きな半導体材料からなる一方の導電形のソース
   領域と、ドレイン領域とソース領域との間の電流路を側
   方から挟むように伝導度変調領域内に配設された他方の
   導電形のゲート領域とを備え、ゲート領域と伝導度変調
   領域の間の半導体接合に順方向バイアスを掛けた状態で
   ドレイン領域とソース領域の間を導通させるようにした
   ことを特徴とする静電誘導トランジスタ。
2. 【請求項２】請求項１に記載のトランジスタにおいて、
   ソース領域の半導体材料が炭化珪素であることを特徴と
   する静電誘導トランジスタ。
3. 【請求項３】請求項１に記載のトランジスタにおいて、
   ソース領域が伝導度変調領域の表面に接して配設された
   半導体膜により構成されたことを特徴とする静電誘導ト
   ランジスタ。