JPS62141770A - バイポ−ラトランジスタ - Google Patents
バイポ−ラトランジスタInfo
- Publication number
- JPS62141770A JPS62141770A JP28388685A JP28388685A JPS62141770A JP S62141770 A JPS62141770 A JP S62141770A JP 28388685 A JP28388685 A JP 28388685A JP 28388685 A JP28388685 A JP 28388685A JP S62141770 A JPS62141770 A JP S62141770A
- Authority
- JP
- Japan
- Prior art keywords
- type
- semiconductor
- base
- electron affinity
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体ヘテロ接合界面を利用した、高速性及
び高周波特性に優れた半導体装置に関するものである。
び高周波特性に優れた半導体装置に関するものである。
（従来技術）
ヘテロ接合バイポーラトランジスタは、超高周波、超高
速素子として期待されてさかんに研究、開発が行なわれ
ている。このトランジスタの代表的な構造は第２図の断
面構造図に示すようにベースのｐ中層４表面及びエミッ
タ・ベース接合部を露出させｐ十ベース寛極３を形成し
たものである。
速素子として期待されてさかんに研究、開発が行なわれ
ている。このトランジスタの代表的な構造は第２図の断
面構造図に示すようにベースのｐ中層４表面及びエミッ
タ・ベース接合部を露出させｐ十ベース寛極３を形成し
たものである。
第３図は素子動作時におけるエミッタ電極直下のエネル
ギーバンド図を示している。
ギーバンド図を示している。
ここでＢｃは伝導帯下端のエネルギー準位、ＥＦはフェ
ルミ準位、Ｆｉｖは価電子帯上端のエネルギー準位を表
わしている。第２図に示したヘテロ接合トランジスタに
おいては、エミッタ電極（ｎ型オーミック電極）１から
ベース層（ｐ型の第２の半導体層）４に注入される電子
のほとんどがコレクタ電極（ｎ型オーミック電極）７に
到達するのに対し、ベース電極３からエミツタ層（ｎ型
の第１の半導体層）２に注入される正孔９はベース層４
に比べ大キなエネルギーギャップを有したエミツタ層２
のため極めて少なくなる。従って例えばエミッタ接地時
の電流増幅率ｈＦＥは極めて大きなものとなる。
ルミ準位、Ｆｉｖは価電子帯上端のエネルギー準位を表
わしている。第２図に示したヘテロ接合トランジスタに
おいては、エミッタ電極（ｎ型オーミック電極）１から
ベース層（ｐ型の第２の半導体層）４に注入される電子
のほとんどがコレクタ電極（ｎ型オーミック電極）７に
到達するのに対し、ベース電極３からエミツタ層（ｎ型
の第１の半導体層）２に注入される正孔９はベース層４
に比べ大キなエネルギーギャップを有したエミツタ層２
のため極めて少なくなる。従って例えばエミッタ接地時
の電流増幅率ｈＦＥは極めて大きなものとなる。
（発明が解決しようとしている問題点）第２図に示した
ベテロ接合パイボーラトランジスタにおいてベースのｐ
＋層及びベース・エミッタ接合部は表面に露出している
。このためその領域において表面準位１１が多く存在し
、との準位１１をかいして、ベース層内の少数キャリア
の電子は正孔と再結合し、生成再結合電流として流れる
。エミッタサイズを小さくしていった場合この影響が大
きくなシミ流増幅率は低下する（５９年秋応用物理学会
予稿集 ｐ、 ５３０ ）。これを解決する一つの方法
としてグレーティドベース構造を用いその内部電界によ
シ生成再結合電流を減少させる試みがなされたが低電流
領域ではまだ十分とはいえない（第３２回応用物理学関
係連合講演会講演予稿集１ｐ−Ｖ−９）。
ベテロ接合パイボーラトランジスタにおいてベースのｐ
＋層及びベース・エミッタ接合部は表面に露出している
。このためその領域において表面準位１１が多く存在し
、との準位１１をかいして、ベース層内の少数キャリア
の電子は正孔と再結合し、生成再結合電流として流れる
。エミッタサイズを小さくしていった場合この影響が大
きくなシミ流増幅率は低下する（５９年秋応用物理学会
予稿集 ｐ、 ５３０ ）。これを解決する一つの方法
としてグレーティドベース構造を用いその内部電界によ
シ生成再結合電流を減少させる試みがなされたが低電流
領域ではまだ十分とはいえない（第３２回応用物理学関
係連合講演会講演予稿集１ｐ−Ｖ−９）。
本発明の目的はヘテロ接合バイポーラトランジスタにお
ける表面及び界面をかいする生成再結合電流を減少させ
素子の微細化、高性能化を可能にする素子構造を提供す
るものである。
ける表面及び界面をかいする生成再結合電流を減少させ
素子の微細化、高性能化を可能にする素子構造を提供す
るものである。
（問題を解決するための手段）
本発明によればｒｌｐｆｌ型のヘテロ接合バイポーラト
ランジスタにおいてベースの周辺部にベースの半導体よ
り電子親和力が小さく、電子親和力とバンドギャップの
和が大きい高抵抗あるいはｐ−の半導体を形成すること
を特徴とするバイポーラトランジスタが得られる。
ランジスタにおいてベースの周辺部にベースの半導体よ
り電子親和力が小さく、電子親和力とバンドギャップの
和が大きい高抵抗あるいはｐ−の半導体を形成すること
を特徴とするバイポーラトランジスタが得られる。
（作用）
以下第１図の断面構造図を参照しつつ本発明の原理と特
有の作用効果を明らかにする。
有の作用効果を明らかにする。
第１図においてｌはｎ型オーミック電極（エミッタ電極
）、２はｐｍの第２の半導体層４よυ電子親和力とエネ
ルギーギヤ、プの和が大きいｎ型半導体層、３はｐ型の
オーミック電極（ベース電極）、４はｐ型の第２の半導
体層、５はｎ型の第３の半導体層、６はｎ型の第４の半
導体層、７はｎｇオーミック電極（コレクタ電極）、１
ＯＵｐ屋の第２の半導体層４よシミ子親和力の小さく電
子親和力とバンドギャップの和が大きい高抵抗あるいは
ｐ−の半導体層である。第４図は従来構造（、）及び本
発明の構造（ｂＪのｐ型の第２の半導体層４０表面付近
のバンド図である。電子と正孔が再結合する速度Ｖは、
正孔と電子の捕獲断面積を６、キャリアの速度をｖ
トラップ密度をＮ、 正ｔｈ％ 孔の濃度をＰ１電子の濃度をｎ１真性キャリア濃度をｎ
、とすると（１）式で表わされる。
）、２はｐｍの第２の半導体層４よυ電子親和力とエネ
ルギーギヤ、プの和が大きいｎ型半導体層、３はｐ型の
オーミック電極（ベース電極）、４はｐ型の第２の半導
体層、５はｎ型の第３の半導体層、６はｎ型の第４の半
導体層、７はｎｇオーミック電極（コレクタ電極）、１
ＯＵｐ屋の第２の半導体層４よシミ子親和力の小さく電
子親和力とバンドギャップの和が大きい高抵抗あるいは
ｐ−の半導体層である。第４図は従来構造（、）及び本
発明の構造（ｂＪのｐ型の第２の半導体層４０表面付近
のバンド図である。電子と正孔が再結合する速度Ｖは、
正孔と電子の捕獲断面積を６、キャリアの速度をｖ
トラップ密度をＮ、 正ｔｈ％ 孔の濃度をＰ１電子の濃度をｎ１真性キャリア濃度をｎ
、とすると（１）式で表わされる。
息
従来構造（−ではｐ型半導体表面に存在する多くの表面
準位が再結合中心となりｐ型半導体中の正孔は、接合部
表面付近でｎ型半導体２から注入された電子と再結合す
る。素子の微細化のためエミッタサイズを小さくしてい
った場合この影響が太きくなり電流増幅率が低下する。
準位が再結合中心となりｐ型半導体中の正孔は、接合部
表面付近でｎ型半導体２から注入された電子と再結合す
る。素子の微細化のためエミッタサイズを小さくしてい
った場合この影響が太きくなり電流増幅率が低下する。
本発明による（ｂ）構造では、ｐ型の第２．の半導体層
に比べ電子親和力が小さく、電子親和力とエネルギーギ
ャップの和が大きい高抵抗あるいはｐ″″の半導体層１
０でｐ型の第２の半導体層４の周辺をおおえば、両者の
ヘテロ接合界面に生じる電子、正孔に対する障壁により
電子、正孔の半導体層１０の表面への拡散は大幅に減少
する。このため表面準位をかいして再結合する電流は大
幅に減少し、エミッタサイズを小さくしても電流増幅率
は低下しない。このことから本発明により素子の微細化
が可能となシ高速性及び高周波特性に優れた半導体装置
が得られることが明らかである。
に比べ電子親和力が小さく、電子親和力とエネルギーギ
ャップの和が大きい高抵抗あるいはｐ″″の半導体層１
０でｐ型の第２の半導体層４の周辺をおおえば、両者の
ヘテロ接合界面に生じる電子、正孔に対する障壁により
電子、正孔の半導体層１０の表面への拡散は大幅に減少
する。このため表面準位をかいして再結合する電流は大
幅に減少し、エミッタサイズを小さくしても電流増幅率
は低下しない。このことから本発明により素子の微細化
が可能となシ高速性及び高周波特性に優れた半導体装置
が得られることが明らかである。
（実施例）
次に本発明の実施例について説明する。
本実施例におけるヘテロ接合バイポーラの模式的構造断
面図は第１図と同様である。本実施例において６として
ｎ ＩｎＰ基板を、５としてドナー不純物密度２＞！５
Ｘ １０” ｘ−” 、１３厚４０００ＸＯｎｆｆｉ
ｘｆｌＯ，ｌｌ Ｇａ６．４７人５−１４としてアクセ
プタ不純物密度２Ｘ１０ＣＩＬ、膜厚２００００ Ｘ（
Ｄ ｐ ｉＭ Ｉｎ６．５３Ｇａ（，４７Ａｓ、２とし
てドナー不純物密度カ５ Ｘ １０” ｃｍ−３で膜厚
２０００ Ｘのｎ型ＩｎＰ層とドナー不純物１［５Ｘ１
０” ３−’膜厚３０００ Ｘのｎ型ＩｎＰからなる層
、１および７としてＡｕＧｅ／Ｎｉオーミック電極、３
としてＡｕ Ｚｎによるｎ型オーミック電極を形成する
。１０として不純物密度Ｉ Ｘ １０′４ｃｎ：３、厚
さ２０００ Ｘのｐ−−ＩｎＰをＶＰＥによる選択成長
によシ形成する。本実施例において表面はｐ”’−Ｉｎ
Ｐ層におおわれているため、ＩｎＰ／ ＩｎＧａＡｓヘ
テロ界面に正孔に対して０．４ｅＶ、［子に対して０．
２ｅＶの障壁ができ正孔及び電子は表面に拡散せず表面
準位を介した再結合電流を大きく減少できた。
面図は第１図と同様である。本実施例において６として
ｎ ＩｎＰ基板を、５としてドナー不純物密度２＞！５
Ｘ １０” ｘ−” 、１３厚４０００ＸＯｎｆｆｉ
ｘｆｌＯ，ｌｌ Ｇａ６．４７人５−１４としてアクセ
プタ不純物密度２Ｘ１０ＣＩＬ、膜厚２００００ Ｘ（
Ｄ ｐ ｉＭ Ｉｎ６．５３Ｇａ（，４７Ａｓ、２とし
てドナー不純物密度カ５ Ｘ １０” ｃｍ−３で膜厚
２０００ Ｘのｎ型ＩｎＰ層とドナー不純物１［５Ｘ１
０” ３−’膜厚３０００ Ｘのｎ型ＩｎＰからなる層
、１および７としてＡｕＧｅ／Ｎｉオーミック電極、３
としてＡｕ Ｚｎによるｎ型オーミック電極を形成する
。１０として不純物密度Ｉ Ｘ １０′４ｃｎ：３、厚
さ２０００ Ｘのｐ−−ＩｎＰをＶＰＥによる選択成長
によシ形成する。本実施例において表面はｐ”’−Ｉｎ
Ｐ層におおわれているため、ＩｎＰ／ ＩｎＧａＡｓヘ
テロ界面に正孔に対して０．４ｅＶ、［子に対して０．
２ｅＶの障壁ができ正孔及び電子は表面に拡散せず表面
準位を介した再結合電流を大きく減少できた。
これによ多素子を微細化しても電流増幅率は低下せず素
子の微細化、高性能化が可能となった。
子の微細化、高性能化が可能となった。
（発明の効果）
以上本発明によれはヘテロ接合バイポーラトランジスタ
において、素子の露出した接合周辺部にペース層の半導
体よシミ子親和力が小さく、電子親和力とバンドギャッ
プの和が大きい高抵抗あるいはｐ の半導体を形成する
ことによシ、ペース層表面Ｋｍ子及び正孔が拡散するこ
とを防ぎ、表面準位をかいする再結合電流をおさえるこ
とができる。このため素子の微細化に伴なう電流増幅率
の低下はなくな多素子の微細化高性能化が可能となった
。
において、素子の露出した接合周辺部にペース層の半導
体よシミ子親和力が小さく、電子親和力とバンドギャッ
プの和が大きい高抵抗あるいはｐ の半導体を形成する
ことによシ、ペース層表面Ｋｍ子及び正孔が拡散するこ
とを防ぎ、表面準位をかいする再結合電流をおさえるこ
とができる。このため素子の微細化に伴なう電流増幅率
の低下はなくな多素子の微細化高性能化が可能となった
。
４、図の簡単な説明
第１図は本発明によるヘテロ接合バイポーラトランジス
タの断面構造を示したものである。
タの断面構造を示したものである。
第２図は従来構造のヘテロ接合バイポーラトランジスタ
の断面構造を示したものである。
の断面構造を示したものである。
第３図は従来構造ヘテロ接合バイポーラトランジスタの
エミッタ電極直下におけるエネルギーバンド構造を示し
たものである。
エミッタ電極直下におけるエネルギーバンド構造を示し
たものである。
第４図（ａ） 、 （ｂ）は各々従来構造および本発明
におけるｐ！半導体層の露出表面付近のエネルギーバン
ド図である。ここで １：ｎ型オーミック電極（エミッタ電極）、２：ｎ型の
第１の半導体層、３：ｎ型オーミック電極（ベース電極
）、４：ｐ型の第２の半導体層、５：ｎ型の第３の半導
体層、６：ｎ型の第４の半導体層、・７：ｎ型オーミッ
ク電極（コレクタ電極）、８：電子、９：正孔、１１：
表面準位、１０：ｐ型の第２の半導体より電子親和力が
小さく、電子親和力とバンドギャップの和が大きい高抵
抗あるいはｐ−の半導体層。
におけるｐ！半導体層の露出表面付近のエネルギーバン
ド図である。ここで １：ｎ型オーミック電極（エミッタ電極）、２：ｎ型の
第１の半導体層、３：ｎ型オーミック電極（ベース電極
）、４：ｐ型の第２の半導体層、５：ｎ型の第３の半導
体層、６：ｎ型の第４の半導体層、・７：ｎ型オーミッ
ク電極（コレクタ電極）、８：電子、９：正孔、１１：
表面準位、１０：ｐ型の第２の半導体より電子親和力が
小さく、電子親和力とバンドギャップの和が大きい高抵
抗あるいはｐ−の半導体層。
一−゛−＼
ロユαｃｃ
第３図
第４区
Claims (1)
- ｎｐｎ型のヘテロ接合バイポーラトランジスタにおいて
、ベース周辺部にベースの半導体より電子親和力が小さ
く、電子親和力とバンドギャップの和が大きい高抵抗あ
るいはｐ＾−の半導体層を形成することを特徴とするバ
イポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28388685A JPH0671004B2 (ja) | 1985-12-16 | 1985-12-16 | バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28388685A JPH0671004B2 (ja) | 1985-12-16 | 1985-12-16 | バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62141770A true JPS62141770A (ja) | 1987-06-25 |
| JPH0671004B2 JPH0671004B2 (ja) | 1994-09-07 |
Family
ID=17671447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28388685A Expired - Lifetime JPH0671004B2 (ja) | 1985-12-16 | 1985-12-16 | バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671004B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01107570A (ja) * | 1987-10-20 | 1989-04-25 | Nec Corp | ヘテロ接合バイポーラトランジスタの製造方法 |
| US5625205A (en) * | 1993-06-02 | 1997-04-29 | Nec Corporation | Bipolar transistor circuit |
| US8530933B2 (en) | 2008-10-10 | 2013-09-10 | National Institute Of Advanced Industrial Science And Technology | Photo transistor |
-
1985
- 1985-12-16 JP JP28388685A patent/JPH0671004B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01107570A (ja) * | 1987-10-20 | 1989-04-25 | Nec Corp | ヘテロ接合バイポーラトランジスタの製造方法 |
| US5625205A (en) * | 1993-06-02 | 1997-04-29 | Nec Corporation | Bipolar transistor circuit |
| US8530933B2 (en) | 2008-10-10 | 2013-09-10 | National Institute Of Advanced Industrial Science And Technology | Photo transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0671004B2 (ja) | 1994-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0525389B2 (ja) | ||
| JPH0665216B2 (ja) | 半導体装置 | |
| JPS6010775A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| JPS58142574A (ja) | トランジスタ | |
| JPS62141770A (ja) | バイポ−ラトランジスタ | |
| JPS60160166A (ja) | ヘテロ接合コレクタを有するバイポ−ラトランジスタ | |
| JPH04230076A (ja) | 添加物変調ベース・ヘテロ接合バイポーラ・トランジスタ | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JPH0671003B2 (ja) | バイポ−ラトランジスタ | |
| JPS6242451A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| JP2002076012A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS62141772A (ja) | バイポ−ラトランジスタ | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2587826B2 (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPS62141771A (ja) | バイポ−ラトランジスタ | |
| JPS6024592B2 (ja) | ワイドギヤツプエミツタトランジスタの製造方法 | |
| JP2856323B2 (ja) | 半導体装置 | |
| JPS6247157A (ja) | 半導体装置 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2969778B2 (ja) | 高電子移動度複合トランジスタ | |
| Wei et al. | N-shaped negative differential resistance in a transistor structure with a resistive gate | |
| JPS60242672A (ja) | 半導体装置 | |
| JPS6348859A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| Chang et al. | An isolated Al-poly Si-(p) Si-(n+) Si switching device | |
| JPS6390848A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |