JPH0671003B2 - バイポ−ラトランジスタ - Google Patents
バイポ−ラトランジスタInfo
- Publication number
- JPH0671003B2 JPH0671003B2 JP28388585A JP28388585A JPH0671003B2 JP H0671003 B2 JPH0671003 B2 JP H0671003B2 JP 28388585 A JP28388585 A JP 28388585A JP 28388585 A JP28388585 A JP 28388585A JP H0671003 B2 JPH0671003 B2 JP H0671003B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- emitter
- semiconductor layer
- bipolar transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体ヘテロ接合界面を利用した、高速性及
び高周波性に優れたバイポーラトランジスタに関するも
のである。
び高周波性に優れたバイポーラトランジスタに関するも
のである。
（従来技術） ヘテロ接合バイポーラトランジスタは、超高周波、超高
速素子として期待されてさかんに研究、開発が行なわれ
ている。このトランジスタの代表的な構造は第２図の素
子断面構造図に示すようにベースのP+層表面及びエミッ
タ・ベース接合部を露出させP+ベース電極３を形成した
ものである。第３図は素子動作時におけるエミッタ電極
直下のエネルギーバンド図を示している。ここでEcは伝
導帯下端のエネルギー準位、EFはフェルミ準位、EVは価
電子帯上端のエネルギー準位を表わしている。ヘテロ接
合トランジスタ（第２図参照）においては、エミッタ電
極（ｎ型オーミック電極）１からベース層（ｐ型の第２
の半導体層）４に注入される電子のほとんどがコレクタ
電極（ｎ型オーミック電極）７に到達するのに対し、ベ
ース電極３からエミッタ層（ｎ型の第１の半導体層）２
に注入される正孔９はベース層４に比べ大きなエネルギ
ーギャップを有したエミッタ層２のため極めて少なくな
る。従って例えばエミッタ接地時の電流増幅率hFEは極
めて大きなものとなる。
速素子として期待されてさかんに研究、開発が行なわれ
ている。このトランジスタの代表的な構造は第２図の素
子断面構造図に示すようにベースのP+層表面及びエミッ
タ・ベース接合部を露出させP+ベース電極３を形成した
ものである。第３図は素子動作時におけるエミッタ電極
直下のエネルギーバンド図を示している。ここでEcは伝
導帯下端のエネルギー準位、EFはフェルミ準位、EVは価
電子帯上端のエネルギー準位を表わしている。ヘテロ接
合トランジスタ（第２図参照）においては、エミッタ電
極（ｎ型オーミック電極）１からベース層（ｐ型の第２
の半導体層）４に注入される電子のほとんどがコレクタ
電極（ｎ型オーミック電極）７に到達するのに対し、ベ
ース電極３からエミッタ層（ｎ型の第１の半導体層）２
に注入される正孔９はベース層４に比べ大きなエネルギ
ーギャップを有したエミッタ層２のため極めて少なくな
る。従って例えばエミッタ接地時の電流増幅率hFEは極
めて大きなものとなる。
（発明が解決しようとしている問題点） 第２図に示したヘテロ接合バイポーラトランジスタにお
いてベースのP+層及びベース・エミッタ接合部は表面に
露出している。このためその領域において表面準位11が
多く存在し、この準位11をかいして、ベース層内の正孔
は、生成再結合電流として流れる。エミッタサイズを小
さくしていった場合この影響が大きくなり電流増幅率は
低下する（59年秋応用物理学会予稿集15a-H-4p.530）。
これを解決する一つの方法としてグレーティドベース構
造を用いその内部電界により生成再結合電流を減少させ
る試みがなされたが低電流領域ではまだ十分とはいえな
い（第32回応用物理学関係連合講演会講演予稿集1p-V-
9、p.583）。
いてベースのP+層及びベース・エミッタ接合部は表面に
露出している。このためその領域において表面準位11が
多く存在し、この準位11をかいして、ベース層内の正孔
は、生成再結合電流として流れる。エミッタサイズを小
さくしていった場合この影響が大きくなり電流増幅率は
低下する（59年秋応用物理学会予稿集15a-H-4p.530）。
これを解決する一つの方法としてグレーティドベース構
造を用いその内部電界により生成再結合電流を減少させ
る試みがなされたが低電流領域ではまだ十分とはいえな
い（第32回応用物理学関係連合講演会講演予稿集1p-V-
9、p.583）。
本発明の目的はヘテロ接合バイポーラトランジスタにお
ける表面及び界面をかいする生成再結合電流を減少させ
素子の微細化、高性能化を可能にする素子構造を提供す
るものである。
ける表面及び界面をかいする生成再結合電流を減少させ
素子の微細化、高性能化を可能にする素子構造を提供す
るものである。
（問題点を解決するための手段） 本発明によればヘテロ接合バイポーラトランジスタにお
いてエミッタ・ベース接合露出表面およびエミッタ層近
傍のベース層表面に高抵抗あるいはP-の半導体を形成す
ることを特徴とする半導体装置が得られる。
いてエミッタ・ベース接合露出表面およびエミッタ層近
傍のベース層表面に高抵抗あるいはP-の半導体を形成す
ることを特徴とする半導体装置が得られる。
（作用） 以下第１図の断面構造を参照しつつ本発明の原理と特有
の作用効果を明らかにする。
の作用効果を明らかにする。
第１図において１はｎ型オーミック電極（エミッタ電
極）、２は他の半導体層より電子親和力とエネルギーギ
ャップの和が大きいｎ型の第１の半導体層、３はｐ型オ
ーミック電極（ベース電極）、４はｐ型の第２の半導体
層、５はｎ型の第３の半導体層、６はｎ型の第４の半導
体層、７はｎ型オーミック電極（コレクタ）、10は高抵
抗あるいはP-の半導体層である。第４図は従来構造
（ａ）及び本発明の構造（ｂ）のｐ型の第２の半導体層
４の表面付近のバンド図である。電子と正孔が再結合す
る速度Ｕは、正孔と電子の捕獲断面積をａ、キャリアの
速度をVth、トラップ密度円Nt、正孔の濃度をｐ、電子
の濃度をｎ、真性キャリア濃度をniとすると（１）式で
表わされる。
極）、２は他の半導体層より電子親和力とエネルギーギ
ャップの和が大きいｎ型の第１の半導体層、３はｐ型オ
ーミック電極（ベース電極）、４はｐ型の第２の半導体
層、５はｎ型の第３の半導体層、６はｎ型の第４の半導
体層、７はｎ型オーミック電極（コレクタ）、10は高抵
抗あるいはP-の半導体層である。第４図は従来構造
（ａ）及び本発明の構造（ｂ）のｐ型の第２の半導体層
４の表面付近のバンド図である。電子と正孔が再結合す
る速度Ｕは、正孔と電子の捕獲断面積をａ、キャリアの
速度をVth、トラップ密度円Nt、正孔の濃度をｐ、電子
の濃度をｎ、真性キャリア濃度をniとすると（１）式で
表わされる。
従来構造（ａ）ではｐ型半導体表面に存在する多くの表
面準位が再結合中心となりｐ型半導体中の正孔は、接合
部表面付近でｎ型半導体２から注入された電子と結合す
る。エミッタサイズを小さくしていった場合この影響が
大ききくくなり電流増幅率が低下する。本発明により
（ｂ）構造のようにｐ型の第２の半導体層４と同じ電子
親和力バンドギャップをもつ高抵抗あるいはP-の半導体
層10でｐ型の第２の半導体層４をおおえば拡散電位によ
り表面近房に存在する正孔は大幅に減少し表面準位をか
いする再結合電流は減少する。このためエミッタサイズ
を小さくしても電流増幅率は低下しない。
面準位が再結合中心となりｐ型半導体中の正孔は、接合
部表面付近でｎ型半導体２から注入された電子と結合す
る。エミッタサイズを小さくしていった場合この影響が
大ききくくなり電流増幅率が低下する。本発明により
（ｂ）構造のようにｐ型の第２の半導体層４と同じ電子
親和力バンドギャップをもつ高抵抗あるいはP-の半導体
層10でｐ型の第２の半導体層４をおおえば拡散電位によ
り表面近房に存在する正孔は大幅に減少し表面準位をか
いする再結合電流は減少する。このためエミッタサイズ
を小さくしても電流増幅率は低下しない。
このことから本発明により素子の微細化が可能となり高
速性及び高周波特性に優れた半導体装置が得れることが
明らかである。
速性及び高周波特性に優れた半導体装置が得れることが
明らかである。
（実施例） 次に本発明の実施例について説明する。本実施例におけ
るヘテロ接合バイポーラの模式的構造断面図は第１図と
同様である。本実施例において６としてn+GaAs基板を、
５としてドナー不純物密度が５×1616cm-3、膜厚4000Å
のｎ型GaAs、４としてアクセプタ不純物密度１×1019cm
-3、膜厚500Åのｐ型GaAs、２としてドナー不純物密度
が５×1017cm-3、膜厚2500Åのｎ型Al0.3Ga0.7As、１お
よび７としてAuGe/Niオーミック電極、３としてAuZnに
よるｐ型オーミック電極、10として不純物密度１×1014
Pcm-3、厚さ2000ÅのP-GaAsを選択成長により形成し
た。本実施例においてベースの周辺部はP-のGaAsにおお
われているため、この拡散電位により正孔の表面への拡
散は低減し、表面準位をかいした再結合電流は大きく減
少した。このため電流増幅率はエミッタサイズを50μｍ
×50μｍから５μｍ×５μｍまで小さくしても低下しな
かった。これによりヘテロ接合バイポーラトランジスタ
の微細化が可能となった。
るヘテロ接合バイポーラの模式的構造断面図は第１図と
同様である。本実施例において６としてn+GaAs基板を、
５としてドナー不純物密度が５×1616cm-3、膜厚4000Å
のｎ型GaAs、４としてアクセプタ不純物密度１×1019cm
-3、膜厚500Åのｐ型GaAs、２としてドナー不純物密度
が５×1017cm-3、膜厚2500Åのｎ型Al0.3Ga0.7As、１お
よび７としてAuGe/Niオーミック電極、３としてAuZnに
よるｐ型オーミック電極、10として不純物密度１×1014
Pcm-3、厚さ2000ÅのP-GaAsを選択成長により形成し
た。本実施例においてベースの周辺部はP-のGaAsにおお
われているため、この拡散電位により正孔の表面への拡
散は低減し、表面準位をかいした再結合電流は大きく減
少した。このため電流増幅率はエミッタサイズを50μｍ
×50μｍから５μｍ×５μｍまで小さくしても低下しな
かった。これによりヘテロ接合バイポーラトランジスタ
の微細化が可能となった。
（発明の効果） 以上本発明によればヘテロ接合バイポーラトランジスタ
において素子の露出した接合周辺部に高抵抗あるいはP-
の半導体を形成することによりベース層内に正孔は閉込
められ表面準位をかいした再結合電流はおさえられ、素
子の微細化にともなう電流増幅率の低下はなくなり、素
子の微細化、高性能化が可能となった。
において素子の露出した接合周辺部に高抵抗あるいはP-
の半導体を形成することによりベース層内に正孔は閉込
められ表面準位をかいした再結合電流はおさえられ、素
子の微細化にともなう電流増幅率の低下はなくなり、素
子の微細化、高性能化が可能となった。
第１図は本発明によるヘテロ接合バイポーラトランジス
タの断面構造図を示したものである。第２図は従来構造
のヘテロ接合バイポーラトランジスタの断面構造図を示
したものである。第３図は第２図においてエミッタ電極
直下のエネルギーバンド構造を示したものである。第４
図（ａ），（ｂ）はｐ型半導体層の露出表面付近のエネ
ルギーバンド図である。ここで1:n型オーミック電極
（エミッタ電極）、2:n型の第１の半導体層、3:p型オー
ミック電極（ベース電極）、4:p型の第２の半導体層、
5:n型の第３の半導体層、6:n型の第４の半導体層、7:n
型オーミック電極（コレクタ電極）、8:電子、9:正孔、
10:高抵抗あるいはP-の半導体層、11:表面準位
タの断面構造図を示したものである。第２図は従来構造
のヘテロ接合バイポーラトランジスタの断面構造図を示
したものである。第３図は第２図においてエミッタ電極
直下のエネルギーバンド構造を示したものである。第４
図（ａ），（ｂ）はｐ型半導体層の露出表面付近のエネ
ルギーバンド図である。ここで1:n型オーミック電極
（エミッタ電極）、2:n型の第１の半導体層、3:p型オー
ミック電極（ベース電極）、4:p型の第２の半導体層、
5:n型の第３の半導体層、6:n型の第４の半導体層、7:n
型オーミック電極（コレクタ電極）、8:電子、9:正孔、
10:高抵抗あるいはP-の半導体層、11:表面準位
Claims (1)
- 【請求項１】npn型のヘテロ接合構造のバイポーラトラ
ンジスタにおいて、エミッタ・ベース接合露出表面およ
びエミッタ層近傍のベース層表面に高抵抗あるいはp-の
半導体層を形成することを特徴とするバイポーラトラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28388585A JPH0671003B2 (ja) | 1985-12-16 | 1985-12-16 | バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28388585A JPH0671003B2 (ja) | 1985-12-16 | 1985-12-16 | バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62141769A JPS62141769A (ja) | 1987-06-25 |
| JPH0671003B2 true JPH0671003B2 (ja) | 1994-09-07 |
Family
ID=17671434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28388585A Expired - Lifetime JPH0671003B2 (ja) | 1985-12-16 | 1985-12-16 | バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671003B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01221906A (ja) * | 1988-02-29 | 1989-09-05 | Nippon Telegr & Teleph Corp <Ntt> | 増幅器回路 |
| JPH04117336U (ja) * | 1991-04-02 | 1992-10-21 | 日立冷熱株式会社 | スポツト式エアコンの吹出ダクト |
| US8530933B2 (en) | 2008-10-10 | 2013-09-10 | National Institute Of Advanced Industrial Science And Technology | Photo transistor |
-
1985
- 1985-12-16 JP JP28388585A patent/JPH0671003B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62141769A (ja) | 1987-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0525389B2 (ja) | ||
| US4716445A (en) | Heterojunction bipolar transistor having a base region of germanium | |
| JPH0665216B2 (ja) | 半導体装置 | |
| JPS6010775A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| JPH0671003B2 (ja) | バイポ−ラトランジスタ | |
| JPH0671004B2 (ja) | バイポ−ラトランジスタ | |
| CA1237538A (en) | Lateral bipolar transistor | |
| EP0229672B1 (en) | A heterojunction bipolar transistor having a base region of germanium | |
| JPH0671006B2 (ja) | バイポ−ラトランジスタ | |
| EP0384113A2 (en) | Multilayer base heterojunction biopolar transistor | |
| EP0472262B1 (en) | Heterojunction bipolar transistor | |
| JPH0671005B2 (ja) | バイポ−ラトランジスタ | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2587826B2 (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS61187271A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| Wei et al. | N-shaped negative differential resistance in a transistor structure with a resistive gate | |
| JP2780328B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2969778B2 (ja) | 高電子移動度複合トランジスタ | |
| JP3247961B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS60242672A (ja) | 半導体装置 | |
| JP2830515B2 (ja) | 半導体装置，およびその製造方法 | |
| JPH0453110B2 (ja) | ||
| JPH0453108B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |