JPS62141769A - バイポ−ラトランジスタ - Google Patents
バイポ−ラトランジスタInfo
- Publication number
- JPS62141769A JPS62141769A JP28388585A JP28388585A JPS62141769A JP S62141769 A JPS62141769 A JP S62141769A JP 28388585 A JP28388585 A JP 28388585A JP 28388585 A JP28388585 A JP 28388585A JP S62141769 A JPS62141769 A JP S62141769A
- Authority
- JP
- Japan
- Prior art keywords
- type
- bipolar transistor
- base
- semiconductor layer
- impurity density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体ヘテロ接合界面を利用した、高速性及
び高周波特性に優れたバイポーラトランジスタに関する
ものである。
び高周波特性に優れたバイポーラトランジスタに関する
ものである。
（従来技術）
ヘテロ接合バイポーラトランジスタは、超高周波、超高
速素子として期待されてさかんに研究、開発が行なわれ
ている。このトランジスタの代表的な構造は第２図の素
子断面構造図に示すようにベースのＰ十層４表面及びエ
ミッタ・ベース接合部を露出させＰ子ベース電極３を形
成したものである。第３図は素子動作時におけるエミッ
タ電極直下のエネルギーバンド図を示している。ここで
Ｅ。は伝導帯下端のエネルギー準位、Ｅ、はフェルミ準
位、Ｅｖは価電子帯上端のエネルギー準位を表わしてい
る。
速素子として期待されてさかんに研究、開発が行なわれ
ている。このトランジスタの代表的な構造は第２図の素
子断面構造図に示すようにベースのＰ十層４表面及びエ
ミッタ・ベース接合部を露出させＰ子ベース電極３を形
成したものである。第３図は素子動作時におけるエミッ
タ電極直下のエネルギーバンド図を示している。ここで
Ｅ。は伝導帯下端のエネルギー準位、Ｅ、はフェルミ準
位、Ｅｖは価電子帯上端のエネルギー準位を表わしてい
る。
ヘテロ接合トランジスタ（第２図参照）においては、エ
ミッタ電極（ｎ型オーミック電極）１からベース層（ｐ
型の第２の半導体層）４に注入される電子のほとんどが
コレクタ電極（ｎ型オーミック電極）７に到達するのに
対し、ベース電極３からエミツタ層（ｎ型の第１の半導
体層）２に注入される正孔９はベース層４に比べ大きな
エネルギーギャップを有したエミツタ層２のため極めて
少なくなる。従って例えばエミッタ接地時の電流増幅率
ｈ□は極めて大きなものとなる。
ミッタ電極（ｎ型オーミック電極）１からベース層（ｐ
型の第２の半導体層）４に注入される電子のほとんどが
コレクタ電極（ｎ型オーミック電極）７に到達するのに
対し、ベース電極３からエミツタ層（ｎ型の第１の半導
体層）２に注入される正孔９はベース層４に比べ大きな
エネルギーギャップを有したエミツタ層２のため極めて
少なくなる。従って例えばエミッタ接地時の電流増幅率
ｈ□は極めて大きなものとなる。
（発明が解決しようとしている問題点）第２図に示した
ヘテロ接合バイポーラトランジスタにおいてベースのＰ
十層及びベース・エミッタ接合部は表面に露出している
。このためその領域において表面準位１１が多く存在し
、この準位１１をかいして、ベース層内の正孔は、生成
再結合電流として流れる。エミッタサイズを小さくして
いった場−合この影響が大きくなり電流増幅率は低下す
る（５９年秋応用物理学会予稿集ｐ、５３０）。これを
解決する一つの方法としてグレーティドベース構造を用
いその内部電界により生成再結合電流を減少させる読み
がなされたが低電流領域ではまだ十分とはいえない（第
３２回応用物理学関係連合講演会講演予稿集１ｐ−Ｖ−
９）。
ヘテロ接合バイポーラトランジスタにおいてベースのＰ
十層及びベース・エミッタ接合部は表面に露出している
。このためその領域において表面準位１１が多く存在し
、この準位１１をかいして、ベース層内の正孔は、生成
再結合電流として流れる。エミッタサイズを小さくして
いった場−合この影響が大きくなり電流増幅率は低下す
る（５９年秋応用物理学会予稿集ｐ、５３０）。これを
解決する一つの方法としてグレーティドベース構造を用
いその内部電界により生成再結合電流を減少させる読み
がなされたが低電流領域ではまだ十分とはいえない（第
３２回応用物理学関係連合講演会講演予稿集１ｐ−Ｖ−
９）。
本発明の目的はヘテロ接合バイポーラトランジスタにお
ける表面及び界面をかいする生成再結合電流を減少させ
素子の微細化、高性能化を可能にする素子構造を提供す
るものである。
ける表面及び界面をかいする生成再結合電流を減少させ
素子の微細化、高性能化を可能にする素子構造を提供す
るものである。
（問題点を一決するための手段）
本発明によればヘテロ接合バイポーラトランジスタにお
いてベースの周辺部に高抵抗あるいはＰ−の半導体を形
成することを特徴とする半導体装置が得られる。
いてベースの周辺部に高抵抗あるいはＰ−の半導体を形
成することを特徴とする半導体装置が得られる。
（作用）
以下第１図の断面構造を参照しつつ本発明の原理と特有
の作用効果を明らかにする。
の作用効果を明らかにする。
第１図において１はｎ型オーミック電極（エミッタ電極
）、２は他の半導体層より電子親和力とエネルギーギャ
ップの和が大きいｎ型半導体層、３はｐ型オーミック電
極（ベース電極）、４はｐ型の第２の半導体層、５はｎ
型の第３の半導体層、６はｎ型の第４の半導体層、７は
ｎ型オーミック電極（コレクタ）、１０は高抵抗あるい
はＰ−の半導体層である。第４図は従来構造（ａ）及び
本発明の構造（ｂ）のｐ型の第２の半導体層４の表面付
近のバンド図である。電子と正孔が再結合する速度Ｕは
、正孔と電子の捕獲断面積を６、キャリアの速度をＶｔ
ｈ、トラップ密度をＮｔ、正孔の濃度をｐ、電子の濃度
をｎ、真性キャリア濃度をｎｉとすると（１）式で表わ
される。
）、２は他の半導体層より電子親和力とエネルギーギャ
ップの和が大きいｎ型半導体層、３はｐ型オーミック電
極（ベース電極）、４はｐ型の第２の半導体層、５はｎ
型の第３の半導体層、６はｎ型の第４の半導体層、７は
ｎ型オーミック電極（コレクタ）、１０は高抵抗あるい
はＰ−の半導体層である。第４図は従来構造（ａ）及び
本発明の構造（ｂ）のｐ型の第２の半導体層４の表面付
近のバンド図である。電子と正孔が再結合する速度Ｕは
、正孔と電子の捕獲断面積を６、キャリアの速度をＶｔ
ｈ、トラップ密度をＮｔ、正孔の濃度をｐ、電子の濃度
をｎ、真性キャリア濃度をｎｉとすると（１）式で表わ
される。
従来構造（ａ）ではｐ型半導体表面に存在する多くの表
面準位が再結合中心となりｐ型半導体中の正孔は、接合
部表面付近でｎ型半導体２から注入された電子と再結合
する。エミッタサイズを小さくしていった場合この影響
が大きくなり電流増幅率が低下する。本発明により（ｂ
）構造のようにｐ型の第２の半導体層４と同じ電子親和
力バンドギャップをもつ高抵抗あるいはＰ−の半導体層
１０でｐ型の第２の半導体層４をおおえば拡散電位によ
り表面近回に存在する正孔は大幅に減少し表面準位をか
いする再結合電流は減少する。このためエミッタサイズ
を小さくしても電流増幅率は低下しない。
面準位が再結合中心となりｐ型半導体中の正孔は、接合
部表面付近でｎ型半導体２から注入された電子と再結合
する。エミッタサイズを小さくしていった場合この影響
が大きくなり電流増幅率が低下する。本発明により（ｂ
）構造のようにｐ型の第２の半導体層４と同じ電子親和
力バンドギャップをもつ高抵抗あるいはＰ−の半導体層
１０でｐ型の第２の半導体層４をおおえば拡散電位によ
り表面近回に存在する正孔は大幅に減少し表面準位をか
いする再結合電流は減少する。このためエミッタサイズ
を小さくしても電流増幅率は低下しない。
このことから本発明により素子の微細化が可能となり高
速性及び高周波特性に優れた半導体装置が得られること
が明らかである。
速性及び高周波特性に優れた半導体装置が得られること
が明らかである。
（実施例）
次に本発明の実施例について説明する。本実施例におけ
るヘテロ接合バイポーラの模式的構造断面図は第１図と
同様である。本実施例において６としてｎ”ＧａＡｓ基
板を、５としてドナー不純物密度が５Ｘ１０”ａｍｍ模
膜４４０００人ｎ型ＧａＡｓ、４としてアクセプタ不純
物密度Ｉ Ｘ １０１１０ｌ９、膜厚５００人のｐ型Ｇ
ａＡｓ、２としてドナー不純物密度が５ Ｘ １０１７
ｃｍ−３、膜厚２５００人のｎ型Ａ１ｏ、３Ｇａｏ、７
ＡＳ、１および７としてＡｕＧｅ／□ｉオーミック電極
、３としてＡｕＺｎによるｐ型オーミック電極、１０と
して不純物密度Ｉ Ｘ １０”ｃｍ−３、厚さ２０００
人のＰ−ＧａＡｓを選択可成により形成した。本実施例
においてベースの周辺部はＰ−のＧａＡｓにおおわれて
いるため、この拡散電位により正孔の表面への拡散は低
減し、表面準位をかいした再結合電流は大きく減少した
。このため電流増幅率はエミッタサイズを５０μｍＸ５
０ｐｍから５１１ｍＸ５ｐｍまで小さくしても低下しな
かった。これによりヘテロ接合バイポーラトランジスタ
の微細化が可能となった。
るヘテロ接合バイポーラの模式的構造断面図は第１図と
同様である。本実施例において６としてｎ”ＧａＡｓ基
板を、５としてドナー不純物密度が５Ｘ１０”ａｍｍ模
膜４４０００人ｎ型ＧａＡｓ、４としてアクセプタ不純
物密度Ｉ Ｘ １０１１０ｌ９、膜厚５００人のｐ型Ｇ
ａＡｓ、２としてドナー不純物密度が５ Ｘ １０１７
ｃｍ−３、膜厚２５００人のｎ型Ａ１ｏ、３Ｇａｏ、７
ＡＳ、１および７としてＡｕＧｅ／□ｉオーミック電極
、３としてＡｕＺｎによるｐ型オーミック電極、１０と
して不純物密度Ｉ Ｘ １０”ｃｍ−３、厚さ２０００
人のＰ−ＧａＡｓを選択可成により形成した。本実施例
においてベースの周辺部はＰ−のＧａＡｓにおおわれて
いるため、この拡散電位により正孔の表面への拡散は低
減し、表面準位をかいした再結合電流は大きく減少した
。このため電流増幅率はエミッタサイズを５０μｍＸ５
０ｐｍから５１１ｍＸ５ｐｍまで小さくしても低下しな
かった。これによりヘテロ接合バイポーラトランジスタ
の微細化が可能となった。
（発明の効果）
以上本発明によればヘテロ接合バイポーラトランジスタ
において素子の露出した接合周辺部に高抵抗あるいはＰ
−の半導体を形成することによりベース層内に正孔は閉
込められ表面準位をかいした再結合電流はおさえられ、
素子の微細化にともなう電流増幅率の低下はなくなり、
素子の微細化、高性能化が可能となった。
において素子の露出した接合周辺部に高抵抗あるいはＰ
−の半導体を形成することによりベース層内に正孔は閉
込められ表面準位をかいした再結合電流はおさえられ、
素子の微細化にともなう電流増幅率の低下はなくなり、
素子の微細化、高性能化が可能となった。
第１図は本発明によるヘテロ接合バイポーラトランジス
タの断面構造図を示したものである。第２図は従来構造
のヘテロ接合バイポーラトランジスタの断面構造図を示
したものである。第３図は第２図においてエミッタ電極
直下のエネルギーバンド構造を示したものである。第４
図（ａ）、（ｂ）はｐ型半導体層の露出表面付近のエネ
ルギーバンド図である。ここで１＝ｎ型オーミツク電極
（エミッタ電極）、２：ｎ型の第１の半導体層、３：ｐ
型オーミック電極（ベース電極）、４：ｐ型の第２の半
導体層、５：ｎ型の第３の半導体層、６：ｎ型の第４の
半導体層、７：ｎ型オーミック電極（コレクタ電極）、
８：電子、９：正孔、１０：高抵抗あるいはＰ−の半導
体層、１１：表面準位 率 １ 図 ｔＯ＃１琢坑ある５・（寥ｐ−昨判鼻ｆ楊半 ２
図 １１、 汝ｆｔＪ準イＩコＬ ８、電子 ｑ、正Ｊ（。
タの断面構造図を示したものである。第２図は従来構造
のヘテロ接合バイポーラトランジスタの断面構造図を示
したものである。第３図は第２図においてエミッタ電極
直下のエネルギーバンド構造を示したものである。第４
図（ａ）、（ｂ）はｐ型半導体層の露出表面付近のエネ
ルギーバンド図である。ここで１＝ｎ型オーミツク電極
（エミッタ電極）、２：ｎ型の第１の半導体層、３：ｐ
型オーミック電極（ベース電極）、４：ｐ型の第２の半
導体層、５：ｎ型の第３の半導体層、６：ｎ型の第４の
半導体層、７：ｎ型オーミック電極（コレクタ電極）、
８：電子、９：正孔、１０：高抵抗あるいはＰ−の半導
体層、１１：表面準位 率 １ 図 ｔＯ＃１琢坑ある５・（寥ｐ−昨判鼻ｆ楊半 ２
図 １１、 汝ｆｔＪ準イＩコＬ ８、電子 ｑ、正Ｊ（。
Claims (1)
- ｎｐｎ型のヘテロ接合構造のバイポーラトランジスタに
おいて、ベースの周辺部に高抵抗あるいはＰ＾−の半導
体層を形成することを特徴とする前記バイポーラトラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28388585A JPH0671003B2 (ja) | 1985-12-16 | 1985-12-16 | バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28388585A JPH0671003B2 (ja) | 1985-12-16 | 1985-12-16 | バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62141769A true JPS62141769A (ja) | 1987-06-25 |
| JPH0671003B2 JPH0671003B2 (ja) | 1994-09-07 |
Family
ID=17671434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28388585A Expired - Lifetime JPH0671003B2 (ja) | 1985-12-16 | 1985-12-16 | バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671003B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01221906A (ja) * | 1988-02-29 | 1989-09-05 | Nippon Telegr & Teleph Corp <Ntt> | 増幅器回路 |
| JPH04117336U (ja) * | 1991-04-02 | 1992-10-21 | 日立冷熱株式会社 | スポツト式エアコンの吹出ダクト |
| US8530933B2 (en) | 2008-10-10 | 2013-09-10 | National Institute Of Advanced Industrial Science And Technology | Photo transistor |
-
1985
- 1985-12-16 JP JP28388585A patent/JPH0671003B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01221906A (ja) * | 1988-02-29 | 1989-09-05 | Nippon Telegr & Teleph Corp <Ntt> | 増幅器回路 |
| JPH04117336U (ja) * | 1991-04-02 | 1992-10-21 | 日立冷熱株式会社 | スポツト式エアコンの吹出ダクト |
| US8530933B2 (en) | 2008-10-10 | 2013-09-10 | National Institute Of Advanced Industrial Science And Technology | Photo transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0671003B2 (ja) | 1994-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62130561A (ja) | 高速半導体装置 | |
| KR890004972B1 (ko) | 이질접합 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPH0665216B2 (ja) | 半導体装置 | |
| US2915647A (en) | Semiconductive switch and negative resistance | |
| JPS62141769A (ja) | バイポ−ラトランジスタ | |
| JPH0665217B2 (ja) | トランジスタ | |
| US4910562A (en) | Field induced base transistor | |
| US3163562A (en) | Semiconductor device including differing energy band gap materials | |
| JPH05304163A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JPH0459786B2 (ja) | ||
| JPS62141772A (ja) | バイポ−ラトランジスタ | |
| JPS62141770A (ja) | バイポ−ラトランジスタ | |
| JPH0671005B2 (ja) | バイポ−ラトランジスタ | |
| Wei et al. | N-shaped negative differential resistance in a transistor structure with a resistive gate | |
| JPS61187271A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS6348859A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS6247157A (ja) | 半導体装置 | |
| JP2969778B2 (ja) | 高電子移動度複合トランジスタ | |
| JPS6174369A (ja) | 半導体装置 | |
| JPS63250855A (ja) | バイポ−ラ型トランジスタ | |
| JPS6159872A (ja) | 半導体装置 | |
| JPS60242672A (ja) | 半導体装置 | |
| JPS58197770A (ja) | 半導体装置 | |
| JP2830515B2 (ja) | 半導体装置，およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |