JPS63311768A - 相補型半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、相補型半導体装置の製造方法に於いて、Ｇａ
Ａｓ系半導体層とＧｅ半導体層とを積層し、選択的に硼
素イオンを注入し、ＧａＡｓ系半導体層を半絶縁性化す
ると共にＧｅ半導体層はｐ型化酸いは高不純物濃度化し
、ｐ型Ｇｅ半導体層にはｐチャネル・トランジスタを、
そして、ｎ型ＧａＡｓ系半導体層にはｎチャネル・トラ
ンジスタを形成することに依り、ｐチャネル・トランジ
スタが高速である相補型半導体装置を容易に製造できる
ようにした。

〔産業上の利用分野〕

本発明は、高速の相補型半導体装置を製造するのに好適
な方法に関する。

〔従来の技術〕

一般に、ｎチャネル・トランジスタとｐチャネル・トラ
ンジスタとを組み合わせて同一基板上に形成した相補型
ＭＯ３（ｃ　ｏｍｐ　ｌ　ｅｍｅ　ｎ　ｔ　ａｒｙ　　
ｍｅｔａｌ　　ｏｘｉｄｅ　　ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ）半導体装置は、その低消費電力性から、種々の用
途に使用される傾向にある。

〔発明が解決しようとする問題点〕

通常、Ｓｔ系半導体を用いたＣＭＯ３半導体装置に於い
ては、ｎチャネル・トランジスタは良いとして、ｐチャ
ネル・トランジスタに於いては、その正孔の移動度が小
さいことに起因して低速であり、従って、半導体装置全
体としても高速化できなかった。

これは、ＧａＡｓ系半導体を用いた場合も同様であって
、電子移動度は著しく大であるが、正孔移動度は小さい
。

本発明は、電子移動度は勿論のこと、正札移動度も大、
従って、ｎチャネル・トランジスタもｐチャネル・トラ
ンジスタも高速であり、しかも、工程が簡単な相補型半
導体装置の製造方法を提供しようとする。

〔問題点を解決するための手段〕

本発明では、ｎチャネル・トランジスタに於ける能動層
としてはＧａＡｓを、そして、ｐチャネル・トランジス
タに於ける能動層としてはＧｅをそれぞれ用いるように
するものであり、その理由を説明すると次の通りである
。

（１）第一の理由 第１３図は主な半導体の禁制帯幅Ｅｇと移動度μとの説
明図を表している。

図から明らかなように、ＧａＡｓの電子移動度は大きい
が正孔移動度は小さく、また、Ｇｅの正孔移動度はかな
り大きい。

従って、大きな電子移動度及び大きな正孔移動度を期待
できるのは、ＧａＡｓとＧｅとの組み合わせである。

尚、半導体装置のスイッチング特性に於いて、高速性能
の指数になっている相互コンダクタンスｇ、は、成る動
作状態に於いて、μと比例する関係にあることは良く知
られている。

（２）第二の理由 Ｇｅの格子定数は５．６４６１　　Ｃ人〕、また、Ｇａ
Ａｓのそれは５．６５３３　（人〕であって、極めて近
い値であるから、格子の不整合は問題にならないくらい
に少なく、例えば、有機金属化学気相堆積（ｍｅｔａｌ
ｏｒｇａｎｉｃ　　ｃｈｅｍｉｃａｌ　　ｖａｐｏｒ　
　ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶ　Ｄ）技術を適用す
れば、良好な単結晶成長、良好なヘテロ接合形成が可能
である。

（３）　　第三の理由 ＧａＡｓに硼素（Ｂ）イオンを注入すると、キャリヤで
ある電子の除去に効果があり、従って、高抵抗化（半絶
縁性化）することができる（要すれば、［Ｊｏｕｎａｌ
　　ｏｆ　　ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ　　↓度、
ｐ、３８９８〜　（１９７８）」、ｒＪｏｕｎａｌ　　
ｏｆ、、Ａｐｐｌｉｅｄ　　Ｐｈｙｓｉｃｓ　　Ｌｅｔ
ｔｅｒｓ　　２２．Ｌ３８９〜　（１９８３）Ｊなどを
参照のこと）。

また、Ｂイオンは、Ｇｅ中では、ｐ型不純物として振る
舞うことも知られている。

（４）第四の理由 Ｇ　ｅ　／　Ｇ　ａ　Ａ　ｓに対してＢイオンを注入し
てｐ型Ｇｅ層及び半絶縁性ＧａＡｓ層を得る技術かへテ
ロ接合バイポーラ・トランジスタについて実現されてい
る（要すれば、電子通信学会研究会　５ＳＤ８５−１）
２　１９８６年１月２１日を参照のこと）。

前記（１）乃至（４）に記述したところから、本発明に
依る相補型半導体装置の製造方法では、基板（例えば半
絶縁性ＧａＡｓ基板１）上にＧａＡｓ系半導体層（例え
ばｎ型ＧａＡｓ能動層２）及びＧｅ半導体層（例えばｉ
塑成いはｐ型Ｇｅ能動層３）をその順序で形成する工程
と、次いで、選択的に且つ表面から前記ＧａＡｓ系半導
体層の底面に到達するように硼素イオンの注入を行って
前記Ｇｅ半導体層をｐ型化或いはｐ型不純物濃度を高め
る（例えばｐ型Ｇ　ａ　Ａ　ｓ能動層３′とする）と共
に前記Ｇ　ａ　Ａ　ｓ系半導体層を半絶縁性化（例えば
半絶縁性ＧａＡｓＪｉ２’とする）する工程と、次いで
、前記硼素イオンの注入がなかった部分に前記ＧａＡｓ
系半導体層を表出させる工程と、次いで、前記ｐ型Ｇｅ
能動層上にｎチャネル・トランジスタ（例えばｎチャネ
ル・トランジスタＱＰ・）の電極を且つ前記ＧａＡｓ系
半導体層上にｎチャネル・トランジスタ（例えばｎチャ
ネル・トランジスタＱＮ）の電極を形成する工程とが含
まれている。

〔作用〕

前記手段を採ることに依り、ｎチャネル・トランジスタ
に於ける能動層はＧｅで構成される為、ＧａＡｓなどと
比較すると正孔の移動度が著しく大きいことから高速に
なり、その結果、相補型半導体装置全体のスイッチング
・スピードが向上し、また、Ｇｅのｐ型化並びにｎチャ
ネルとｎチャネルとを分離する為のＧａＡｓの半絶縁性
化が、単に、硼素イオンを注入するだけで同時に達成さ
れるので製造工程は極めて簡単である。

〔実施例〕

第１図乃至第１２図は本発明一実施例を解説する為の工
程要所に於ける相補型半導体装置の要部切断側面図を表
し、以下、これ等の図を参照しつつ説明する。尚、ここ
では、ｎチャネル・トランジスタとしてＱ　ａ　Ａ　Ｓ
　／　Ｑ　ｅ系ＭＩＳＦＥＴ（ｍｅｔａｌ　　１ｎｓｕ
ｌａｔｏｒ　　ｓｅｍｉｃｏｎｄｕｃｔｏｒ　　　ｆｉ
ｅｌｄ　　　ｅｆｆｅｃｔ　　　ｔｒ３ｒｌｓｉｓｔｏ
ｒ）を、ｎチャネル４トランジスタとしてＧａＡｓ系Ｍ
ＥＳＦＥＴ　（ｍｅ　ｔ　ａ　１ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ　　ｆｉｅｌｄ　　ｅｆｆｅｃｔ　　ｔｒａｎｓ
ｉｓｔｏｒ）をそれぞれ対象としている。

第１図参照 （１）Ｍ　ＯＣＶ　Ｄ技術を適用することに依り、半絶
縁性のＧａＡｓ基板１上にｎ型ＧａＡｓ能動層２、ｉ　
（或いはｐ）型Ｇｅ能動層３、ｉ型ＧａＡｓパ゛リヤ層
４を成長させる。尚、バリヤ層４は正孔に対処するもの
である。

この場合の各半導体層に於ける主要データを例示すると
次の通りである。

ｆａ）　　能動層２について 厚さ：〜１０００　　（人〕 不純物：Ｓｉ 不純物濃度：　Ｉ　Ｘ　Ｉ　Ｏ１７（ｃｍ−’）（ｂ）
　　能動層３について 厚さ：〜１０００　　（人〕 （Ｃ）　　バリヤＮ４について 厚さ：〜５００　〔人〕 第２図参照 （２）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、ｎチャネル・トラ
ンジスタ形成部分を覆うフォト・レジスト膜５を形成す
る。

（３）　　イオン注入法を適用することに依り、Ｂイオ
ンの打ち込みを行う。

このイオン注入を行う際の条件を例示すると次の通りで
ある。

力）速電圧ニア０（ＫｅＶ） ドーズｆＪ：　１．　５ＸＩ　０１５　　（Ｃｆｆｉ−
’）前記条件に依り、注入イオンのピーク深さは２００
０　　（人〕とすることができる。

第３図参照 （４）熱処理を行って、イオン注入に依る結晶のダメー
ジを回復し、併せて、Ｂイオンを活性化する。

この熱処理を行う際の条件を例示すると次の通りである
。

雰囲気二Ｎ２ 温度：６５０（’Ｃ） 時間：２０〔分〕 これに依り、ｎ型ＧａＡｓ能動層２には選択的に半絶縁
性ＧａＡｓ層２′が生成され、そして、ｉ型Ｇｅ能動層
３には選択的にｐ型Ｇｅ能動層３′が生成される。

第４図参照 （５）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、ｐ型Ｇｅ能動層３
′表面を覆うフォト・レジスト膜６を形成してから、ウ
ェット・エツチング法にてｉ型ＧａＡｓバリヤ層４及び
ｉ型Ｇｅ能動層３の除去を行う。

この場合のエッチャントとしては、 ＧａＡｓに対し、 ＨＦ＋Ｈ２Ｏ２＋Ｈ２０ なる混液を、また、 Ｇｅに対し、 Ｈ３ＰＯ４＋Ｈ２Ｏ２＋Ｈ２０ なる混液を用いて良い（要すれば、「Ｊａｐａｎｅｓｅ
　　Ｊｏｕｎａｌ　　ｏｆ　　Ａｐｐｌｉｅｄ　　Ｐｈ
ｙｓｉｃｓ　　２土、　　　ｐ、１ｓ１６〜（１９８２
）Ｊ）。

第５図参照 （６）フォト・レジスト膜６を除去してから、通常のフ
ォト・リソグラフィ技術に於けるレジスト・プロセスを
適用することに依り、ｐチャネル・トランジスタのオー
ミック電極形成用開口を有するフォト・レジスト膜７を
形成し、それをマスクとしてウェット・エツチング法に
てｉ型Ｇ　ａ　Ａ　ｓバリヤ層４を選択的に除去する。

第６図参照 （７）真空蒸着法を適用することに依り、厚さ例えば４
０００　［人〕程度のＡｕ膜８を形成する。

第７図参照 （８）　　フォト・レジスト膜７を除去することで、そ
の上に在るＡｕ膜８も除去し、リフト・オフ法に依るパ
ターニングを行う。ここで残ったＡｕ膜８はｐチャネル
・トランジスタのオーミック電極になる。

第８図参照 （９）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、ｎチャネル・トラ
ンジスタのオーミック電極形成用開口を有するフォト・
レジスト膜９を形成する。

第９図参照 ａω　真空蒸着法を適用することに依り、厚さ例えば２
００　〔人）／３８００（人〕程度のＡｕＧｅ／Ａｕ膜
１０を形成する。

第１Ｏ図参照 ０υ　フォト・レジスト膜９を除去することで、その上
に在るＡ　ｕ　Ｇ　ｅ　／　Ａ　ｕ膜１０も除去し、リ
フト・オフ法に依るパターニングを行う。ここで残った
Ａ　ｕ　Ｇ　ｅ　／　Ａ　ｕ膜１０はｎチャネル・トラ
ンジスタのオーミック電極になる。

（２）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、ｐチャネル・トラ
ンジスタ及びｎチャネル・トランジスタの制御電極形成
用開口を有するフォト・レジスト膜１）を形成する。

第１）図参照 α焉　真空蒸着法を適用することに依り、厚さ例えば４
０００　（人）程度のＡｌ膜１２を形成する。

第１２図参照 Ｑ４１　　フォト・レジスト膜１）を除去することで、
その上に在るＡｌ膜１２も除去し、リフト・オフ法に依
るパターニングを行う。ここで残ったＡｌ膜１２はｐチ
ャネル・トランジスタＱＰ及びｎチャネル・トランジス
タＱＮの制御電極となる。

〔発明の効果〕

本発明に依る相補型半導体装置の製造方法に於いては、
ＧａＡｓ系半導体層とＧｅ半導体層とを積層し、選択的
に硼素イオンを注入し、ＧａＡｓ系半導体層を半絶縁性
化すると共にＧｅ半導体層はｐ型化或いは高不純物濃度
化し、ｐ型Ｇｅ半導体層にはｐチャネル・トランジスタ
を、そして、ｎ型ＧａＡｓ系半導体店にはｎチャネル・
トランジスタを形成するようにしている。

前記構成を採ることに依り、ｐチャネル・トランジスタ
に於ける能動層はＧｅで構成される為、ＧａＡｓなどと
比較すると正札の移動度が著しく大きいことから高速に
なり、その結果、相補型半導体装置全体のスイッチング
・スピードが向上し、また、Ｇｅのｐ型化並びにｐチャ
ネルとｎチャネルとを分離する為のＧａＡｓの半絶縁性
化が、単に、硼素イオンを注入するだけで同時に達成さ
れるので製造工程は極めて簡単である。

【図面の簡単な説明】

第１図乃至第１２図は本発明一実施例を説明する為の工
程要所に於ける半導体装置の要部切断側面図、第１３図
は主な半導体の禁制帯幅Ｅ９と移動度μとの説明図をそ
れぞれ表している。 図に於いて、１は半絶縁性Ｇ　ａ　Ａ　ｓ基板、２はｎ
型ＧａＡｓ能動層、２′は半絶縁性ＧａＡｓ層、３はｉ
型Ｇｅ能動層、３′はｐ型Ｇｅ能動層、４はｉ型Ｇ　ａ
　Ａ　ｓバリヤ層、８はｐチャネル・トランジスタのオ
ーミック電極となるＡｕ膜、ＩＯはｎチャネル・トラン
ジスタのオーミック電極となるＡｕＧｅ／Ａｕ膜、１２
はｐチャネル・トランジスタ及びｎチャネル・トランジ
スタの制御電極となるＡ７！膜をそれぞれ示している。 特許出願人　　　富士通株式会社 代理人弁理士　　相　谷　昭　司 代理人弁理士　　渡　邊　弘　− 第１図 第５図 第６図 第９図 第１０図

Claims (2)

【特許請求の範囲】
1. （１）基板上にＧａＡｓ系半導体層及びＧｅ半導体層を
   その順序で形成する工程と、 次いで、選択的に且つ表面から前記ＧａＡｓ系半導体層
   の底面に到達するように硼素イオンの注入を行って前記
   Ｇｅ半導体層をｐ型化或いはｐ型不純物濃度を高めると
   共に前記ＧａＡｓ系半導体層を半絶縁性化する工程と、 次いで、前記硼素イオンの注入がなかった部分に前記Ｇ
   ａＡｓ系半導体層を表出させる工程と、次いで、前記ｐ
   型Ｇｅ半導体層上にｐチャネル・トランジスタの電極を
   且つ前記ＧａＡｓ系半導体層上にｎチャネル・トランジ
   スタの電極を形成する工程と が含まれてなることを特徴とする相補型半導体装置の製
   造方法。
2. （２）基板上にＧａＡｓ系半導体層及びＧｅ半導体層及
   びｉ型ＧａＡｓ半導体層をその順序で形成する行程と、 次いで、選択的に且つ表面から前記ＧａＡｓ系半導体層
   の底面に到達するように硼素イオンの注入を行って前記
   Ｇｅ半導体層をｐ型化或いはｐ型不純物濃度を高めると
   共に前記ＧａＡｓ系半導体層を半絶縁性化する工程と、 次いで、前記硼素イオンの注入がなかった部分に前記Ｇ
   ａＡｓ系半導体層を表出させる工程と、次いで、前記ｐ
   型Ｇｅ半導体層上にｐチャネル・トランジスタの電極を
   且つ前記ＧａＡｓ系半導体層上にｎチャネル・トランジ
   スタの電極を形成する工程と 次いで、前記ｉ型ＧａＡｓ半導体層上にｐチャネル・ト
   ランジスタの制御電極を且つ前記ＧａＡｓ系半導体層上
   にｎチャネル・トランジスタの制御電極を形成する工程
   と が含まれてなることを特徴とする相補型半導体装置の製
   造方法。