JP2867557B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2867557B2 JP2867557B2 JP2047952A JP4795290A JP2867557B2 JP 2867557 B2 JP2867557 B2 JP 2867557B2 JP 2047952 A JP2047952 A JP 2047952A JP 4795290 A JP4795290 A JP 4795290A JP 2867557 B2 JP2867557 B2 JP 2867557B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- hemt
- algaas
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 AlGaAs/GaAs系ヘテロ接合を利用して発生させた二次
元キャリア・ガス層をチャネルとする半導体装置に関
し、DXセンタがなく、ドーピング濃度及びその面内均一
性が低下することがなく、又キャリア移動度の高い半導
体装置を得ることを目的とし、基板上に順次積層された
GaAsからなるチャネル層、一導電型のAlGaAsからなるキ
ャリア供給層及び一導電型のGaAsからなる閾値制御層を
有する半導体装置において、前記キャリア供給層に導入
されるドーパントはセレンであり、前記閾値制御層に導
入されるドーパントはシリコンであるように構成し、ま
た、前記キャリア供給層と前記閾値制御層を同じ成長温
度で成長するように構成したことを特徴とする。
元キャリア・ガス層をチャネルとする半導体装置に関
し、DXセンタがなく、ドーピング濃度及びその面内均一
性が低下することがなく、又キャリア移動度の高い半導
体装置を得ることを目的とし、基板上に順次積層された
GaAsからなるチャネル層、一導電型のAlGaAsからなるキ
ャリア供給層及び一導電型のGaAsからなる閾値制御層を
有する半導体装置において、前記キャリア供給層に導入
されるドーパントはセレンであり、前記閾値制御層に導
入されるドーパントはシリコンであるように構成し、ま
た、前記キャリア供給層と前記閾値制御層を同じ成長温
度で成長するように構成したことを特徴とする。
本発明は、AlGaAs/GaAs系ヘテロ接合を利用して発生
させた二次元キャリア・ガス層をチャネルとする半導体
装置及びその製造方法に関する。
させた二次元キャリア・ガス層をチャネルとする半導体
装置及びその製造方法に関する。
近年、動作速度の高速化に伴い、高電子移動度トラン
ジスタ（以下、HEMTと称する。）に代表される二次元電
子ガス層を利用したトランジスタが注目されている。HE
MTは現在単体素子では実用段階に達しており、衛星放送
等のマイクロ波関連の製品に使用されている。またHEMT
をコンピュータに応用する研究も行われており、高集積
化の要望も強い。
ジスタ（以下、HEMTと称する。）に代表される二次元電
子ガス層を利用したトランジスタが注目されている。HE
MTは現在単体素子では実用段階に達しており、衛星放送
等のマイクロ波関連の製品に使用されている。またHEMT
をコンピュータに応用する研究も行われており、高集積
化の要望も強い。
ところで、HEMTを使用したデジタル回路として、エン
ハンスメント型HEMT（以下Ｅ−HEMTと称する。）とディ
プレッシュ型HEMT（以下、Ｄ−HEMTと称する。）を同一
基板上に形成したものが利用されている。このタイプの
回路はＥ−HEMTとＤ−HEMTを同一基板上に形成している
ため、ロジック回路を最小のデバイス数で構成でき、消
費電力も少なくて済むので、近年盛んに研究されてい
る。
ハンスメント型HEMT（以下Ｅ−HEMTと称する。）とディ
プレッシュ型HEMT（以下、Ｄ−HEMTと称する。）を同一
基板上に形成したものが利用されている。このタイプの
回路はＥ−HEMTとＤ−HEMTを同一基板上に形成している
ため、ロジック回路を最小のデバイス数で構成でき、消
費電力も少なくて済むので、近年盛んに研究されてい
る。
HEMTは、一般的にGaAsからなるチャネル層と、該GaAs
よりも電子親和力が小さいAlGaAsからなる電子供給層に
より構成され、該電子供給層にはSiがドーブされてｎ型
になっている。しかしながら、AlGaAsにSiをドーピング
すると、該AlGaAs層内にDXセンタと呼ばれる深い準位が
形成される。このDXセンタは、室温では、トランジスタ
に対してトランジェットすなわちスイッチング時の電流
の追従の遅れを起こし、また77K程度の低温では、ソー
ス・ドレイン電流の減少という悪影響をもたらす。そこ
で、前記問題点を解決する手段として前記AlGaAsにセレ
ン（Se）をドーピングすることが提案されている。
よりも電子親和力が小さいAlGaAsからなる電子供給層に
より構成され、該電子供給層にはSiがドーブされてｎ型
になっている。しかしながら、AlGaAsにSiをドーピング
すると、該AlGaAs層内にDXセンタと呼ばれる深い準位が
形成される。このDXセンタは、室温では、トランジスタ
に対してトランジェットすなわちスイッチング時の電流
の追従の遅れを起こし、また77K程度の低温では、ソー
ス・ドレイン電流の減少という悪影響をもたらす。そこ
で、前記問題点を解決する手段として前記AlGaAsにセレ
ン（Se）をドーピングすることが提案されている。
第７図は従来例を説明するための工程要所における半
導体装置の要部切断側面図を表している。
導体装置の要部切断側面図を表している。
この図において、51は半絶縁性GaAs基板、53はノンド
ープGaAsバッファ層及びチャネル層、54はノンドープAl
GaAsスペーサ層、55はｎ型AlGaAs電子供給層、56はｎ型
GaAs閾値制御層、57はｎ型AlGaAs閾値制御層、58はｎ型
GaAsキャップ層、61はＥ−HEMTのソース電極、62はＥ−
HEMTのゲート電極、63はＥ−HEMTのドレイン電極兼Ｄ−
HEMTのソース電極、64はＤ−HEMTのゲート電極、65はＤ
−HEMTのドレイン電極、53Dは２次元電子ガス層をそれ
ぞれ示している。ここで、55・56・57・58の各層にはｎ
型のドーパントとしてSeがドープされている。Seは、Al
GaAs層内で深い準位を形成しないので、前記問題点を解
決することができる。
ープGaAsバッファ層及びチャネル層、54はノンドープAl
GaAsスペーサ層、55はｎ型AlGaAs電子供給層、56はｎ型
GaAs閾値制御層、57はｎ型AlGaAs閾値制御層、58はｎ型
GaAsキャップ層、61はＥ−HEMTのソース電極、62はＥ−
HEMTのゲート電極、63はＥ−HEMTのドレイン電極兼Ｄ−
HEMTのソース電極、64はＤ−HEMTのゲート電極、65はＤ
−HEMTのドレイン電極、53Dは２次元電子ガス層をそれ
ぞれ示している。ここで、55・56・57・58の各層にはｎ
型のドーパントとしてSeがドープされている。Seは、Al
GaAs層内で深い準位を形成しないので、前記問題点を解
決することができる。
しかしながら、55・56・57・58の各層にｎ型のドーパ
ントとしてSeをドープした場合、以下のような問題点が
生ずる。
ントとしてSeをドープした場合、以下のような問題点が
生ずる。
すなわち、分子線結晶成長法（molecular beam epita
xy:以下MBE法と称する。）を用いて前記第７図の構成の
HEMTを形成する場合、SeをドーピングしながらGaAs層を
成長させる時の基板温度は590℃以下、またSeをドーピ
ングしながらAlGaAs層を成長させる時の基板温度は620
℃以下に制限される。これは、この温度以下にしないと
Seの再蒸発が起こり、ドーピング濃度の低下、或いはド
ーピング濃度の面内均一性の低下をきたしてしまうから
である。基板面内においてドーピング濃度が低下すると
コンタクト抵抗が大きくなり、また、ドーピング濃度に
ばらつきがあると、デバイスを作成した時にＤ−HEMTの
閾値電圧の基板面内での変動、及びコンタクト抵抗の不
均一をきたす。第８図はSeがドーピングされたGaAs層の
各基板温度におけるキャリア濃度の基板面内分布を示し
ている。この図から明らかなように、590℃ではSeのキ
ャリア濃度は面内でほぼ均一であるのに対して、620℃
ではキャリア濃度は、基板中央部で低く、基板周縁部で
高くなっている。
xy:以下MBE法と称する。）を用いて前記第７図の構成の
HEMTを形成する場合、SeをドーピングしながらGaAs層を
成長させる時の基板温度は590℃以下、またSeをドーピ
ングしながらAlGaAs層を成長させる時の基板温度は620
℃以下に制限される。これは、この温度以下にしないと
Seの再蒸発が起こり、ドーピング濃度の低下、或いはド
ーピング濃度の面内均一性の低下をきたしてしまうから
である。基板面内においてドーピング濃度が低下すると
コンタクト抵抗が大きくなり、また、ドーピング濃度に
ばらつきがあると、デバイスを作成した時にＤ−HEMTの
閾値電圧の基板面内での変動、及びコンタクト抵抗の不
均一をきたす。第８図はSeがドーピングされたGaAs層の
各基板温度におけるキャリア濃度の基板面内分布を示し
ている。この図から明らかなように、590℃ではSeのキ
ャリア濃度は面内でほぼ均一であるのに対して、620℃
ではキャリア濃度は、基板中央部で低く、基板周縁部で
高くなっている。
一方、結晶品質から考えるとGaAs及びAlGaAsの成長温
度は、できるだけ高いほうが良い。例えば、第７図にお
いてAl0.2Ga0.8Asスペーサ層54の厚さを30Åとした場
合、温度77Kにおいて、基板温度590℃で成長させたAlGa
As層を有するHEMTでは、電子の移動度がおよそ30000cm2
/Vsであるのに対し、620℃ではおよそ60000cm2/Vsに向
上する。
度は、できるだけ高いほうが良い。例えば、第７図にお
いてAl0.2Ga0.8Asスペーサ層54の厚さを30Åとした場
合、温度77Kにおいて、基板温度590℃で成長させたAlGa
As層を有するHEMTでは、電子の移動度がおよそ30000cm2
/Vsであるのに対し、620℃ではおよそ60000cm2/Vsに向
上する。
従って、AlGaAsを成長させる時には、基板温度を620
℃に、GaAsを成長させる場合には、基板温度を590℃に
設定するのが、ドーピング濃度の面内均一性及びキャリ
ア移動度の点から最も適したプロセス条件である。
℃に、GaAsを成長させる場合には、基板温度を590℃に
設定するのが、ドーピング濃度の面内均一性及びキャリ
ア移動度の点から最も適したプロセス条件である。
しかしながら、従来のMBE装置では、AlGaAsを成長さ
せる時には、基板温度を620℃に、GaAsを成長させる場
合には、基板温度を590℃に変化させて結晶成長させる
ことは、別の理由からかえって成長結晶の品質を劣化さ
せることになる。
せる時には、基板温度を620℃に、GaAsを成長させる場
合には、基板温度を590℃に変化させて結晶成長させる
ことは、別の理由からかえって成長結晶の品質を劣化さ
せることになる。
すなわち、MBE装置内に設置された基板の温度を成長
させる結晶に応じて変化させた場合、該基板を保持する
基板ホルダの熱容量が大きいため、基板温度を変化させ
た時、基板の温度が安定するまでに数分の時間がかか
る。そして、その間は結晶成長を中断しなければならな
い。このとき成長基板上に不純物が付着し、成長結晶に
表面準位が発生するので、結晶品質が低下してしまうか
らである。
させる結晶に応じて変化させた場合、該基板を保持する
基板ホルダの熱容量が大きいため、基板温度を変化させ
た時、基板の温度が安定するまでに数分の時間がかか
る。そして、その間は結晶成長を中断しなければならな
い。このとき成長基板上に不純物が付着し、成長結晶に
表面準位が発生するので、結晶品質が低下してしまうか
らである。
以上の理由により、基板上にGaAs及びAlGaAsを形成す
るためには、、成長時の基板温度をおよそ590℃乃至620
℃の間のいずれかの温度に保って結晶成長するよりほか
なかった。しかし、これではキャリア濃度が面内で均一
であり、且つ充分なキャリア移動度をもったHEMTを得る
ことができない。
るためには、、成長時の基板温度をおよそ590℃乃至620
℃の間のいずれかの温度に保って結晶成長するよりほか
なかった。しかし、これではキャリア濃度が面内で均一
であり、且つ充分なキャリア移動度をもったHEMTを得る
ことができない。
したがって、本願発明は、以上の問題点にかんがみ、
キャリア濃度が基板面内において均一であり、且つ、キ
ャリア移動度の高い半導体装置及びその製造方法を提供
することを目的とする。
キャリア濃度が基板面内において均一であり、且つ、キ
ャリア移動度の高い半導体装置及びその製造方法を提供
することを目的とする。
本発明は、GaAs層にはSiを、AlGaAs層にはSeをドーピ
ングすることにより前記問題点を解決した。
ングすることにより前記問題点を解決した。
すなわち、本発明は、基板上に順次積層されたGaAsか
らなるチャネル層、一導電型のAlGaAsからなるキャリア
供給層及び一導電型のGaAsからなる閾値制御層を有する
半導体装置において、前記キャリア供給層にはセレンを
ドーピングし、前記閾値制御層にはシリコンをドーピン
グすることを特徴とする。また、本発明は、前記キャリ
ア供給層と前記閾値制御層を同一温度で成長することを
特徴とする。
らなるチャネル層、一導電型のAlGaAsからなるキャリア
供給層及び一導電型のGaAsからなる閾値制御層を有する
半導体装置において、前記キャリア供給層にはセレンを
ドーピングし、前記閾値制御層にはシリコンをドーピン
グすることを特徴とする。また、本発明は、前記キャリ
ア供給層と前記閾値制御層を同一温度で成長することを
特徴とする。
第１図は、本発明の原理を説明するための工程要所に
おける半導体装置の要部切断側面図を示している。この
第１図において、１は半絶縁性GaAs基板、３はノンドー
プGaAsバッファ層及びチャネル層、４はノンドープAlGa
Asスペーサ層、５はｎ型AlGaAs電子供給層、６はｎ型Ga
As閾値制御層、７はｎ型AlGaAs閾値制御層、８はｎ型Ga
Asキャップ層、11はＥ−HEMTのソース電極、12はＥ−HE
MTのゲート電極、13はＥ−HEMTのドレイン電極兼Ｄ−HE
MTのソース電極、14はＤ−HEMTのゲート電極、15はＤ−
HEMTのドレイン電極をそれぞれ示している。ここで、ｎ
型AlGaAs電子供給層５及びｎ型AlGaAs閾値制御層７に
は、不純物としてSeが、ｎ型GaAs閾値制御層６及びｎ型
GaAsキャップ層８には、不純ものとしてSiがそれぞれド
ーピングされている。
おける半導体装置の要部切断側面図を示している。この
第１図において、１は半絶縁性GaAs基板、３はノンドー
プGaAsバッファ層及びチャネル層、４はノンドープAlGa
Asスペーサ層、５はｎ型AlGaAs電子供給層、６はｎ型Ga
As閾値制御層、７はｎ型AlGaAs閾値制御層、８はｎ型Ga
Asキャップ層、11はＥ−HEMTのソース電極、12はＥ−HE
MTのゲート電極、13はＥ−HEMTのドレイン電極兼Ｄ−HE
MTのソース電極、14はＤ−HEMTのゲート電極、15はＤ−
HEMTのドレイン電極をそれぞれ示している。ここで、ｎ
型AlGaAs電子供給層５及びｎ型AlGaAs閾値制御層７に
は、不純物としてSeが、ｎ型GaAs閾値制御層６及びｎ型
GaAsキャップ層８には、不純ものとしてSiがそれぞれド
ーピングされている。
GaAs層にSiをドーピングしても、該GaAs層中に深い準
位は形成されない。また、GaAs層を成長させる際、基板
温度を620℃程度まで高めても、基板面上におけるキャ
リア濃度の分布は面内でほぼ均一である。
位は形成されない。また、GaAs層を成長させる際、基板
温度を620℃程度まで高めても、基板面上におけるキャ
リア濃度の分布は面内でほぼ均一である。
したがって、GaAs結晶成長時の基板温度及びAlGaAs結
晶成長時の基板温度をほぼ等しく620℃にすることがで
きる。
晶成長時の基板温度をほぼ等しく620℃にすることがで
きる。
よって、結晶成長温度を従来よりも高くすることがで
き、HEMTのキャリア移動度を高めることができる。しか
も、結晶成長時の基板温度を高めたことによって、キャ
リア濃度の面内均一性が低下することがない。
き、HEMTのキャリア移動度を高めることができる。しか
も、結晶成長時の基板温度を高めたことによって、キャ
リア濃度の面内均一性が低下することがない。
第２図乃至第６図は、本発明の一実施例を説明するた
めの工程要所における半導体装置の要部切断側面図であ
る。以下、この図面を用いて、本発明の一実施例を説明
する。
めの工程要所における半導体装置の要部切断側面図であ
る。以下、この図面を用いて、本発明の一実施例を説明
する。
第２図参照 MBE法を適用することにより、半絶縁性GaAs基板21上
に、厚さ6000ÅのノンドープGaAsバッファ層及びチャネ
ル層22、厚さ30ÅのノンドープAlGaAsスペーサ層、厚さ
350ÅのSeドープｎ型AlGaAs電子供給層24、厚さ70ÅのS
iドープｎ型GaAs第１の閾値制御層25、厚さ50ÅのSeド
ープｎ型AlGaAs第２の閾値制御層26、厚さ500ÅのSiド
ープｎ型GaAsキャップ層27を順次形成する。
に、厚さ6000ÅのノンドープGaAsバッファ層及びチャネ
ル層22、厚さ30ÅのノンドープAlGaAsスペーサ層、厚さ
350ÅのSeドープｎ型AlGaAs電子供給層24、厚さ70ÅのS
iドープｎ型GaAs第１の閾値制御層25、厚さ50ÅのSeド
ープｎ型AlGaAs第２の閾値制御層26、厚さ500ÅのSiド
ープｎ型GaAsキャップ層27を順次形成する。
尚、この間の成長基板温度は620℃、AlGaAs層の組成
はAl0.2Ga0.8As、24・25・26・27層の不純物濃度は1.5
×1018cm-3である。また、前記スペーサ層は形成しなく
てもよい。さらにMBE法は、例えば、有機金属化学気相
成長（MOCVD）法等に代替することができる。
はAl0.2Ga0.8As、24・25・26・27層の不純物濃度は1.5
×1018cm-3である。また、前記スペーサ層は形成しなく
てもよい。さらにMBE法は、例えば、有機金属化学気相
成長（MOCVD）法等に代替することができる。
第３図参照 通常のフォト・リソグラフィ技術におけるレジスト・
プロセスを適用することにより、素子間分離領域形成予
定部分に開口を有するフォト・レジスト膜（図示せず）
を形成する。
プロセスを適用することにより、素子間分離領域形成予
定部分に開口を有するフォト・レジスト膜（図示せず）
を形成する。
イオン注入法を適用することにより、酸素イオンの打
ち込みをおこなって、素子間分離領域28を形成する。こ
の場合、ドーズ量:2×1013cm-2、加速エネルギ:110KeV
とする打ち込み、及びドーズ量:5×1012cm-2、加速エネ
ルギ:50KeVとする二重注入のいずれを実施してもよい。
ち込みをおこなって、素子間分離領域28を形成する。こ
の場合、ドーズ量:2×1013cm-2、加速エネルギ:110KeV
とする打ち込み、及びドーズ量:5×1012cm-2、加速エネ
ルギ:50KeVとする二重注入のいずれを実施してもよい。
尚、素子間分離としてはメサ・エッチングにより空気
絶縁分離を採用しても良い。
絶縁分離を採用しても良い。
通常のフォト・リソグラフィ技術におけるレジスト・
プロセスを適用することにより、オーミック・コンタク
ト電極形成予定部分に開口を有するフォト・レジスト膜
（図示せず）を形成する。
プロセスを適用することにより、オーミック・コンタク
ト電極形成予定部分に開口を有するフォト・レジスト膜
（図示せず）を形成する。
マグネトロン・スパッタ法或いは蒸着法を適用するこ
とにより、AuGe/Au膜を形成する。この場合あにおけるA
uGe/Au膜の厚さは、例えば1000Å/2000Å程度とする。
とにより、AuGe/Au膜を形成する。この場合あにおけるA
uGe/Au膜の厚さは、例えば1000Å/2000Å程度とする。
前記で形成したフォト・レジスト膜を溶解除去する
ことによるリフト・オフ法にてAuGe/Au膜のパターニン
グを行ってオーミック・コンタクト電極32を形成する。
尚、この実施例の場合、オーミック・コンタクト電極32
は左から順にソース電極、ドレイン兼ソース電極、及び
ドレイン電極となる。また、記号Ｅはエンハンスメント
型トランジスタ部分を、記号Ｄはデプレッション型トラ
ンジスタ部分をそれぞれ示している。
ことによるリフト・オフ法にてAuGe/Au膜のパターニン
グを行ってオーミック・コンタクト電極32を形成する。
尚、この実施例の場合、オーミック・コンタクト電極32
は左から順にソース電極、ドレイン兼ソース電極、及び
ドレイン電極となる。また、記号Ｅはエンハンスメント
型トランジスタ部分を、記号Ｄはデプレッション型トラ
ンジスタ部分をそれぞれ示している。
通常のフォト・リソグラフィ技術におけるレジスト・
プロセス及びエッチャントをフッ酸と過酸化水素水の希
釈混合液とするウェット・ケミカル・エッチングを適用
することにより、ｎ型GaAsキャップ層27、ｎ型AlGaAs第
２の閾値制御層26及びｎ型GaAs第１の閾値制御層25の選
択エッチングを行ってゲート・リセス30Aを形成する。
プロセス及びエッチャントをフッ酸と過酸化水素水の希
釈混合液とするウェット・ケミカル・エッチングを適用
することにより、ｎ型GaAsキャップ層27、ｎ型AlGaAs第
２の閾値制御層26及びｎ型GaAs第１の閾値制御層25の選
択エッチングを行ってゲート・リセス30Aを形成する。
第４図参照 通常のフォト・リソグラフィ技術におけるレジスト・
プロセスを適用することにより、ゲート・リセス30Aに
対応する領域及びデプレッション型トランジスタ部分の
ゲート・リセス形成予定領域に開口を有するフォト・レ
ジストからなるマスク33を形成する。
プロセスを適用することにより、ゲート・リセス30Aに
対応する領域及びデプレッション型トランジスタ部分の
ゲート・リセス形成予定領域に開口を有するフォト・レ
ジストからなるマスク33を形成する。
次に、CCl2F2をエッチング・ガスとする選択ドライエ
ッチング法を適用することによりエッチングを行う。
ッチング法を適用することによりエッチングを行う。
この工程では、エンハンスメント型トランジスタ部分
Ｅのｎ型GaAs第１の閾値制御層25がエッチングされてｎ
型AlGaAs電子供給層24で停止し、また、デプレッション
型トランジスタ部分Ｄのｎ型GaAsキャップ層27がエッチ
ングされてｎ型AlGaAs第２の閾値制御層26で停止する。
Ｅのｎ型GaAs第１の閾値制御層25がエッチングされてｎ
型AlGaAs電子供給層24で停止し、また、デプレッション
型トランジスタ部分Ｄのｎ型GaAsキャップ層27がエッチ
ングされてｎ型AlGaAs第２の閾値制御層26で停止する。
従って、エンハンスメント型トランジスタ部分Ｅにお
いて、ゲート・リセス30Aが深くなり、デプレッション
型トランジスタ部分Ｄにおいて、ゲート・リセス30Bが
形成される。
いて、ゲート・リセス30Aが深くなり、デプレッション
型トランジスタ部分Ｄにおいて、ゲート・リセス30Bが
形成される。
第５図参照 フォト・レジストからなるマスク33を残した状態でマ
グネトロン・スパッタリング法或いは蒸着法を適用する
ことによってAl膜（図示せず）を形成する。
グネトロン・スパッタリング法或いは蒸着法を適用する
ことによってAl膜（図示せず）を形成する。
前記マスク33を溶解・除去することによるリフト・オ
フ法で前記Al膜のパターニングを行ってゲート電極34及
び35を形成する。
フ法で前記Al膜のパターニングを行ってゲート電極34及
び35を形成する。
第６図参照 通常の技法を適用することにより、厚さ例えば7000Å
程度のSiONからなる層間絶縁膜36、電極コンタクト窓、
TiPtAuなどからなる金属電極・配線37を形成して完成す
る。尚、図において、GNDは接地端子、OUTは出力端子、
VDDは正側電源電圧端子をそれぞれ示している。
程度のSiONからなる層間絶縁膜36、電極コンタクト窓、
TiPtAuなどからなる金属電極・配線37を形成して完成す
る。尚、図において、GNDは接地端子、OUTは出力端子、
VDDは正側電源電圧端子をそれぞれ示している。
尚、本実施例は、チャネル層上に各二層ずつのｎ型Ga
As層及びｎ型AlGaAs層を形成した場合の例を述べたが、
GaAs層にSiをドープし、AlGaAs層にSeをドープするので
あれば、この層構成以外でも本発明を適用することがで
きる。
As層及びｎ型AlGaAs層を形成した場合の例を述べたが、
GaAs層にSiをドープし、AlGaAs層にSeをドープするので
あれば、この層構成以外でも本発明を適用することがで
きる。
本発明の上記実施例によれば、Si及びSeのキャリア濃
度の基板面内均一性は±１％以内であり、大変高い均一
性を示している。また、結晶の品質を示す電子の移動度
も、77Kにおいて、60000cm2/Vsを示しており、大変高い
結晶品質が得られていることがわかった。閾値電圧のウ
ェーハ面内での分散はＥ−HEMTで20mV、Ｄ−HEMTで60mV
と大変高均一であり、これはすべてSiドープのHEMTとほ
ぼ同一の性能である。また、DLTS（Deep Level Trap Sp
ectroscopy）及びホール測定により、本発明によるHEMT
には、DXセンタが殆ど無いことが判明した。
度の基板面内均一性は±１％以内であり、大変高い均一
性を示している。また、結晶の品質を示す電子の移動度
も、77Kにおいて、60000cm2/Vsを示しており、大変高い
結晶品質が得られていることがわかった。閾値電圧のウ
ェーハ面内での分散はＥ−HEMTで20mV、Ｄ−HEMTで60mV
と大変高均一であり、これはすべてSiドープのHEMTとほ
ぼ同一の性能である。また、DLTS（Deep Level Trap Sp
ectroscopy）及びホール測定により、本発明によるHEMT
には、DXセンタが殆ど無いことが判明した。
以上説明したように、本発明によれば、キャリア移動
度が高く且つ基板面内のキャリア濃度の分布が均一な高
速半導体装置を得ることができる。
度が高く且つ基板面内のキャリア濃度の分布が均一な高
速半導体装置を得ることができる。
第１図は、本発明の原理を説明するための工程要所にお
ける半導体装置の要部切断側面図、第２図乃至第６図
は、本発明の一実施例を説明するための工程要所におけ
る半導体装置の要部切断断面図、第７図は従来例を説明
するための工程要所における半導体装置の要部切断側面
図、第８図は、SeがドーピングされたGaAs層の各基板温
度におけるキャリア濃度の基板面内分布を示す図面をそ
れぞれ示している。 なお、図面において、１は半絶縁性GaAs基板、３はノン
ドープGaAsバッファ層及びチャネル層、４はノンドープ
AlGaAsスペーサ層、５はｎ型AlGaAs電子供給層、６はｎ
型GaAs閾値制御層、７はｎ型AlGaAs閾値制御層、８はｎ
型GaAsキャップ層、11はＥ−HEMTのソース電極、12はＥ
−HEMTのゲート電極、13はＥ−HEMTのドレイン電極兼Ｄ
−HEMTのソース電極、14はＤ−HEMTのゲート電極、15は
Ｄ−HEMTのドレイン電極をそれぞれ示している。
ける半導体装置の要部切断側面図、第２図乃至第６図
は、本発明の一実施例を説明するための工程要所におけ
る半導体装置の要部切断断面図、第７図は従来例を説明
するための工程要所における半導体装置の要部切断側面
図、第８図は、SeがドーピングされたGaAs層の各基板温
度におけるキャリア濃度の基板面内分布を示す図面をそ
れぞれ示している。 なお、図面において、１は半絶縁性GaAs基板、３はノン
ドープGaAsバッファ層及びチャネル層、４はノンドープ
AlGaAsスペーサ層、５はｎ型AlGaAs電子供給層、６はｎ
型GaAs閾値制御層、７はｎ型AlGaAs閾値制御層、８はｎ
型GaAsキャップ層、11はＥ−HEMTのソース電極、12はＥ
−HEMTのゲート電極、13はＥ−HEMTのドレイン電極兼Ｄ
−HEMTのソース電極、14はＤ−HEMTのゲート電極、15は
Ｄ−HEMTのドレイン電極をそれぞれ示している。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/80 - 29/812 H01L 29/775 - 29/778
Claims (2)
- 【請求項１】基板上に順次積層されたGaAsからなるチャ
ネル層、一導電型のAlGaAsからなるキャリア供給層及び
一導電型のGaAsからなる閾値制御層を有する半導体装置
において、 前記キャリア供給層に導入されるドーパントはセレンで
あり、前記閾値制御層に導入されるドーパントはシリコ
ンであることを特徴とする半導体装置。 - 【請求項２】GaAsからなるチャネル層を形成する工程
と、 ドーパントとしてセレンを用いて、第１の成長温度で、
一導電型のAlGaAsからなるキャリア供給層を形成する工
程と、 引き続き前記第１の成長温度を維持しつつ、ドーパント
としてシリコンを用いて、一導電型のGaAsからなる閾値
制御層を形成する工程 を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047952A JP2867557B2 (ja) | 1990-02-28 | 1990-02-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047952A JP2867557B2 (ja) | 1990-02-28 | 1990-02-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03250742A JPH03250742A (ja) | 1991-11-08 |
| JP2867557B2 true JP2867557B2 (ja) | 1999-03-08 |
Family
ID=12789693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2047952A Expired - Fee Related JP2867557B2 (ja) | 1990-02-28 | 1990-02-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867557B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4050128B2 (ja) * | 2002-10-24 | 2008-02-20 | 松下電器産業株式会社 | ヘテロ接合電界効果型トランジスタ及びその製造方法 |
-
1990
- 1990-02-28 JP JP2047952A patent/JP2867557B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03250742A (ja) | 1991-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717685A (en) | Method for producing a metal semiconductor field effect transistor | |
| JPH0259624B2 (ja) | ||
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| JPH0324782B2 (ja) | ||
| US4698652A (en) | FET with Fermi level pinning between channel and heavily doped semiconductor gate | |
| JP2630446B2 (ja) | 半導体装置及びその製造方法 | |
| EP0228624A2 (en) | Field effect transistor | |
| JP2867557B2 (ja) | 半導体装置及びその製造方法 | |
| JP4050128B2 (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
| JPH0793428B2 (ja) | 半導体装置及びその製造方法 | |
| US6242765B1 (en) | Field effect transistor and its manufacturing method | |
| US5413947A (en) | Method for manufacturing a semiconductor device with an epitaxial void | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JPH05259192A (ja) | ヘテロ接合型電界効果トランジスタおよびその製造方法 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JPH09172163A (ja) | 半導体装置の製造方法 | |
| JP3102947B2 (ja) | ヘテロ接合型電界効果トランジスタの素子間分離方法 | |
| JP2633009B2 (ja) | 化合物半導体電界効果トランジスタとその製造方法 | |
| JPH11274475A (ja) | ヘテロ接合電界効果トランジスタの製造方法及び半導体装置の製造方法 | |
| JP2668418B2 (ja) | 半導体装置 | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
| KR950001167B1 (ko) | 화합물 반도체소자 및 그 제조방법 | |
| JP3156279B2 (ja) | 半導体装置の製造方法 | |
| JP2834172B2 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |